JPH0577084B2 - - Google Patents
Info
- Publication number
- JPH0577084B2 JPH0577084B2 JP62011585A JP1158587A JPH0577084B2 JP H0577084 B2 JPH0577084 B2 JP H0577084B2 JP 62011585 A JP62011585 A JP 62011585A JP 1158587 A JP1158587 A JP 1158587A JP H0577084 B2 JPH0577084 B2 JP H0577084B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type transistor
- power supply
- transistor
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/72—Electric energy management in electromobility
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、低入出力電圧差電源回路に関し、
特に、精度良く電流保護を行うことができる低入
出力電圧差電源回路に関するものである。
特に、精度良く電流保護を行うことができる低入
出力電圧差電源回路に関するものである。
第２図は従来よく用いられる最も一般的な過電
流保護回路を内蔵した低入出力電圧差電源回路の
構成を示す回路図であり、図において、１は誤差
増幅器、２はベースに誤差増幅器１の出力が接続
されたNPNトランジスタで、これは、そのエミ
ツタとコレクタがα：βのマルチコレクタを有す
るPNPトランジスタ９のβ分とNPNトランジス
タ６とで構成されたコンプリメンタリ回路に接続
されている。ここで、PNPトランジスタ９のα
分のコレクタはNPNトランジスタ１０のベー
ス・エミツタ間の抵抗Ｒ１のベース側に接続さ
れ、NPNトランジスタ１０のコレクタはNPNト
ランジスタ６のベースに接続され、NPNトラン
ジスタ２，６，１０のエミツタはすべて出力端子
１２に接続されている。また、１１は電源端子で
ある。
流保護回路を内蔵した低入出力電圧差電源回路の
構成を示す回路図であり、図において、１は誤差
増幅器、２はベースに誤差増幅器１の出力が接続
されたNPNトランジスタで、これは、そのエミ
ツタとコレクタがα：βのマルチコレクタを有す
るPNPトランジスタ９のβ分とNPNトランジス
タ６とで構成されたコンプリメンタリ回路に接続
されている。ここで、PNPトランジスタ９のα
分のコレクタはNPNトランジスタ１０のベー
ス・エミツタ間の抵抗Ｒ１のベース側に接続さ
れ、NPNトランジスタ１０のコレクタはNPNト
ランジスタ６のベースに接続され、NPNトラン
ジスタ２，６，１０のエミツタはすべて出力端子
１２に接続されている。また、１１は電源端子で
ある。
次に動作について説明する。
誤差増幅器１の出力はNPNトランジスタ２に
入力され、その出力はα：βで分割されたマルチ
コレクタPNPトランジスタ９のβ分とNPNトラ
ンジスタ６とで構成されるコンプリメンタリ回路
を経て出力端子１２に出力される。ここで、過電
流時には、PNPトランジスタ９のα分の電流に
よる抵抗Ｒ１に発生する電圧で、NPNトランジ
スタ１０がオンし、NPNトランジスタ６がオフ
することとなり、これにより電流保護が行なわれ
る。
入力され、その出力はα：βで分割されたマルチ
コレクタPNPトランジスタ９のβ分とNPNトラ
ンジスタ６とで構成されるコンプリメンタリ回路
を経て出力端子１２に出力される。ここで、過電
流時には、PNPトランジスタ９のα分の電流に
よる抵抗Ｒ１に発生する電圧で、NPNトランジ
スタ１０がオンし、NPNトランジスタ６がオフ
することとなり、これにより電流保護が行なわれ
る。
従来の低入出力電圧差電源回路は以上のように
構成されており、その保護回路はα：βで分割さ
れたマルチコレクタPNPトランジスタ９とベー
ス・エミツタ間に抵抗Ｒ１を接続したNPNトラ
ンジスタ１０とから構成され、α：βで分割され
たマルチコレクタPNPトランジスタ９における
電流比で駆動するようになつている。しかるに、
その際の電流検出の精度には、NPNトランジス
タ６の電流増幅率hFEとPNPトランジスタ９の電
流増幅率hFEとが影響し、これらNPNトランジス
タ６とPNPトランジスタ９の電流増幅率hFEのバ
ラツキによつて検出精度が変動してしまうという
問題点があつた。
構成されており、その保護回路はα：βで分割さ
れたマルチコレクタPNPトランジスタ９とベー
ス・エミツタ間に抵抗Ｒ１を接続したNPNトラ
ンジスタ１０とから構成され、α：βで分割され
たマルチコレクタPNPトランジスタ９における
電流比で駆動するようになつている。しかるに、
その際の電流検出の精度には、NPNトランジス
タ６の電流増幅率hFEとPNPトランジスタ９の電
流増幅率hFEとが影響し、これらNPNトランジス
タ６とPNPトランジスタ９の電流増幅率hFEのバ
ラツキによつて検出精度が変動してしまうという
問題点があつた。
この発明は上記のような問題点を解消するため
になされたもので、精度良く電流保護を行うこと
ができる低入出力電圧差電源回路を得ることを目
的とする。
になされたもので、精度良く電流保護を行うこと
ができる低入出力電圧差電源回路を得ることを目
的とする。
この発明に係る低入出力電圧差電源回路は、コ
ンプリメンタリ回路を構成する出力側のNPNト
ランジスタのベースとエミツタに、該NPNトラ
ンジスタよりも面積が小さく、そのベース・エミ
ツタ間に抵抗を接続したNPNトランジスタのベ
ースとエミツタをそれぞれ接続し、このNPNト
ランジスタのコレクタに負荷となるカレントミラ
ー回路を接続し、該カレントミラー回路からの定
電流出力により電流制御用のNPNトランジスタ
の駆動を制御するようにしたものである。
ンプリメンタリ回路を構成する出力側のNPNト
ランジスタのベースとエミツタに、該NPNトラ
ンジスタよりも面積が小さく、そのベース・エミ
ツタ間に抵抗を接続したNPNトランジスタのベ
ースとエミツタをそれぞれ接続し、このNPNト
ランジスタのコレクタに負荷となるカレントミラ
ー回路を接続し、該カレントミラー回路からの定
電流出力により電流制御用のNPNトランジスタ
の駆動を制御するようにしたものである。
この発明においては、保護回路における電流制
御用のNPNトランジスタを、コンプリメンタリ
回路の出力側NPNトランジスタのバイアス電圧
（VBE）と、この出力側NPNトランジスタのベー
スとエミツタに、そのベースとエミツタをそれぞ
れ接続したNPNトランジスタのバイアス電圧
（VBE）との差によつて駆動させるようにしたか
ら、トランジスタの電流増幅率hFEの影響を受け
ることなく電流保護を行なうことができる。
御用のNPNトランジスタを、コンプリメンタリ
回路の出力側NPNトランジスタのバイアス電圧
（VBE）と、この出力側NPNトランジスタのベー
スとエミツタに、そのベースとエミツタをそれぞ
れ接続したNPNトランジスタのバイアス電圧
（VBE）との差によつて駆動させるようにしたか
ら、トランジスタの電流増幅率hFEの影響を受け
ることなく電流保護を行なうことができる。
以下、この発明の実施例を図について説明す
る。
る。
第１図はこの発明の一実施例による低入出力電
圧差電源回路の構成を示す回路図であり、図にお
いて、第２図と同一符号は同一または相当する部
分を示している。コンプリメンタリ回路は、エミ
ツタを電源端子１１に接続し、ベースを誤差増幅
器の出力を受けるNPNトランジスタ２のコレク
タに接続したPNPトランジスタ５のコレクタを
NPNトランジスタ６のベースに接続することに
より構成されている。また、７は電流検出用の
NPNトランジスタ７で、ベースとエミツタが上
記コンプリメンタリ回路における出力側のNPN
トランジスタ６のベースとエミツタにそれぞれ接
続され、コレクタが抵抗Ｒ２を介して出力端子１
２に接続されている。また、３，４はカレントミ
ラー回路を構成するPNPトランジスタで、各々
のエミツタが電源端子１１に接続され、互いのベ
ースの接続点がPNPトランジスタ４のコレクタ
に接続されている。また、８はベース・エミツタ
間に抵抗Ｒ１が接続された電流制御用のNPNト
ランジスタで、ベースがPNPトランジスタ３の
コレクタに接続され、コレクタがNPNトランジ
スタ７のベース接続され、エミツタが出力端子１
２に接続されている。この低入出力電圧差電源回
路では、これらトランジスタ３，４，７，８及び
抵抗Ｒ１，Ｒ２により保護回路が構成されてい
る。
圧差電源回路の構成を示す回路図であり、図にお
いて、第２図と同一符号は同一または相当する部
分を示している。コンプリメンタリ回路は、エミ
ツタを電源端子１１に接続し、ベースを誤差増幅
器の出力を受けるNPNトランジスタ２のコレク
タに接続したPNPトランジスタ５のコレクタを
NPNトランジスタ６のベースに接続することに
より構成されている。また、７は電流検出用の
NPNトランジスタ７で、ベースとエミツタが上
記コンプリメンタリ回路における出力側のNPN
トランジスタ６のベースとエミツタにそれぞれ接
続され、コレクタが抵抗Ｒ２を介して出力端子１
２に接続されている。また、３，４はカレントミ
ラー回路を構成するPNPトランジスタで、各々
のエミツタが電源端子１１に接続され、互いのベ
ースの接続点がPNPトランジスタ４のコレクタ
に接続されている。また、８はベース・エミツタ
間に抵抗Ｒ１が接続された電流制御用のNPNト
ランジスタで、ベースがPNPトランジスタ３の
コレクタに接続され、コレクタがNPNトランジ
スタ７のベース接続され、エミツタが出力端子１
２に接続されている。この低入出力電圧差電源回
路では、これらトランジスタ３，４，７，８及び
抵抗Ｒ１，Ｒ２により保護回路が構成されてい
る。
次に、動作について説明する。
NPNトランジスタ７の面積をｓ、NPNトラン
ジスタ６の面積をｓのｘ倍のxsとし、検出電流
をILとし、その１／ｙの電流IcをNPNトランジス
タ７に流すよう設定すると、NPNトランジスタ
６，７のベース・エミツタ間のバイアス電圧は、 VBEQ6＝kT／ｑlnｙ・Ic／ｘ・Is VBEQ7＝kT／ｑlnIc／Is （ｋ：ボルツマン定数、ｑ：電荷、Ｔ：絶対温
度、Is：飽和電流） となる。従つて、抵抗Ｒ２の両端にはVBEQ6−
VBEQ7の電位差kT／ｑlnｙ／ｘが発生する。ここでkT／
ｑ は定数となるのでｙ＞ｘととることにより、抵抗
Ｒ２の値で電流Icを決定できる。NPNトランジ
スタ７の負荷にはカレントミラー回路３，４が接
続されているので、その電流IcはPNPトランジス
タ３のコレクタに流れる。従つて、抵抗Ｒ１を適
当に決めてやることにより、Icだけ流れたとき電
流制御用のNPNトランジスタ８がオンし、出力
用のNPNトランジスタ６がオフして、電流保護
がなされる。
ジスタ６の面積をｓのｘ倍のxsとし、検出電流
をILとし、その１／ｙの電流IcをNPNトランジス
タ７に流すよう設定すると、NPNトランジスタ
６，７のベース・エミツタ間のバイアス電圧は、 VBEQ6＝kT／ｑlnｙ・Ic／ｘ・Is VBEQ7＝kT／ｑlnIc／Is （ｋ：ボルツマン定数、ｑ：電荷、Ｔ：絶対温
度、Is：飽和電流） となる。従つて、抵抗Ｒ２の両端にはVBEQ6−
VBEQ7の電位差kT／ｑlnｙ／ｘが発生する。ここでkT／
ｑ は定数となるのでｙ＞ｘととることにより、抵抗
Ｒ２の値で電流Icを決定できる。NPNトランジ
スタ７の負荷にはカレントミラー回路３，４が接
続されているので、その電流IcはPNPトランジス
タ３のコレクタに流れる。従つて、抵抗Ｒ１を適
当に決めてやることにより、Icだけ流れたとき電
流制御用のNPNトランジスタ８がオンし、出力
用のNPNトランジスタ６がオフして、電流保護
がなされる。
このような本実施例の低入出力電圧差電源回路
では、出力端子１２に接続されたコンプリメンタ
リ回路の出力側のNPNトランジスタ６のVBEと、
該NPNトランジスタ６に対してベースを共通に
接続し、そのエミツタを抵抗Ｒ２を介して出力端
子１２に接続した電流検出用のNPNトランジス
タ７のVBEとの電位差によつて電流制御用のトラ
ンジスタ８を駆動させさるようにしたので、従来
のように、電流検出用のトランジスタの増幅率の
影響を受けることなく、保護回路を駆動させるこ
とができ、精度良く電流保護を行うことができ
る。
では、出力端子１２に接続されたコンプリメンタ
リ回路の出力側のNPNトランジスタ６のVBEと、
該NPNトランジスタ６に対してベースを共通に
接続し、そのエミツタを抵抗Ｒ２を介して出力端
子１２に接続した電流検出用のNPNトランジス
タ７のVBEとの電位差によつて電流制御用のトラ
ンジスタ８を駆動させさるようにしたので、従来
のように、電流検出用のトランジスタの増幅率の
影響を受けることなく、保護回路を駆動させるこ
とができ、精度良く電流保護を行うことができ
る。
なお、上記実施例では、出力トランジスタ６を
NPNトランジスタとして構成したが、出力トラ
ンジスタ６をPNPトランジスタにて構成し、他
のトランジスタもすべて逆導電型のトランジスタ
を用いて構成してもよく、この場合も、上記実施
例と同様の効果を得ることができる。
NPNトランジスタとして構成したが、出力トラ
ンジスタ６をPNPトランジスタにて構成し、他
のトランジスタもすべて逆導電型のトランジスタ
を用いて構成してもよく、この場合も、上記実施
例と同様の効果を得ることができる。
以上のように、この発明の低入出力電圧差電源
回路によれば、その保護回路を電流検出用のトラ
ンジスタの増幅率に影響を受けることなく駆動で
きるようにしたので、精度良く電流保護を行なう
ことができる効果がある。
回路によれば、その保護回路を電流検出用のトラ
ンジスタの増幅率に影響を受けることなく駆動で
きるようにしたので、精度良く電流保護を行なう
ことができる効果がある。
第１図はこの発明の一実施例による低入出力電
圧差電源回路を示す回路図、第２図は従来の低入
出力電圧差電源回路を示す回路図である。 図において、１は誤差増幅器、２，６，７，８
はNPNトランジスタ、３，４，５はPNPトラン
ジスタ、Ｒ１，Ｒ２は抵抗、１１は電源端子、１
２は出力端子である。なお図中同一符号は同一又
は相当部分を示す。
圧差電源回路を示す回路図、第２図は従来の低入
出力電圧差電源回路を示す回路図である。 図において、１は誤差増幅器、２，６，７，８
はNPNトランジスタ、３，４，５はPNPトラン
ジスタ、Ｒ１，Ｒ２は抵抗、１１は電源端子、１
２は出力端子である。なお図中同一符号は同一又
は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１の主電極が電源端子に接続され、第２の
主電極が出力端子に接続された第１の第１導電型
トランジスタと、第１の主電極が上記第１の第１
導電型トランジスタの制御電極に接続され、第２
の主電極が電源端子に接続された第１の第２導電
型トランジスタとからなるコンプリメンタリ回路
を有し、 制御電極が誤差増幅器の出力に接続された第２
の第１導電型トランジスタの第１、第２の主電極
を、上記第１の第２導電型トランジスタの制御電
極と、上記出力端子にそれぞれ接続してなる低入
出力電圧差電源回路であつて、 制御電極が上記第１の第１導電型トランジスタ
の制御電極に接続され、第２の主電極が抵抗を介
して上記出力端子に接続された、上記第１の第１
導電型トランジスタよりも面積が小さい第３の第
１導電型トランジスタと、 第１の主電極が上記第３の第１導電型トランジ
スタの制御電極に接続され、第２の主電極が上記
出力端子に接続され、制御電極と第２の主電極間
に抵抗が接続された、第４の第１導電型トランジ
スタと、 第２の主電極が上記電源端子に接続され、第１
の主電極が上記第３の第１導電型トランジスタの
第１の主電極に接続された第２の第２導電型トラ
ンジスタと、第２の主電極が上記電源端子に接続
され、第１の主電極が上記第４の第１導電型トラ
ンジスタの制御電極に接続された第３の第２の導
電型トランジスタの互いの制御電極を接続し、こ
の接続点を該第２の第２導電型トランジスタの第
１の主電極に接続してなるカレントミラー回路と
を設けたことを特徴とする低入出力電圧差電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011585A JPS63178310A (ja) | 1987-01-20 | 1987-01-20 | 低入出力電圧差電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011585A JPS63178310A (ja) | 1987-01-20 | 1987-01-20 | 低入出力電圧差電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63178310A JPS63178310A (ja) | 1988-07-22 |
| JPH0577084B2 true JPH0577084B2 (ja) | 1993-10-26 |
Family
ID=11781981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62011585A Granted JPS63178310A (ja) | 1987-01-20 | 1987-01-20 | 低入出力電圧差電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63178310A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109745635A (zh) * | 2019-02-18 | 2019-05-14 | 河南中医药大学 | 超声波信号处理装置 |
-
1987
- 1987-01-20 JP JP62011585A patent/JPS63178310A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63178310A (ja) | 1988-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH0546571B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0521445B2 (ja) | ||
| JPH0577084B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0352031Y2 (ja) | ||
| JP2614272B2 (ja) | フィルター回路 | |
| JPH0145766B2 (ja) | ||
| JPS6211528B2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPH0545093B2 (ja) | ||
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0326670Y2 (ja) | ||
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JPS6342763Y2 (ja) | ||
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS6246326Y2 (ja) | ||
| JPH077905B2 (ja) | 電圧比較器 | |
| JPS6155805B2 (ja) | ||
| JPH0219648B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |