JPS58128698A - 放電電流制御回路 - Google Patents
放電電流制御回路Info
- Publication number
- JPS58128698A JPS58128698A JP1032882A JP1032882A JPS58128698A JP S58128698 A JPS58128698 A JP S58128698A JP 1032882 A JP1032882 A JP 1032882A JP 1032882 A JP1032882 A JP 1032882A JP S58128698 A JPS58128698 A JP S58128698A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- current
- discharge current
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、レーザ励起装置に適用して好適な放電管制御
回路に関する。
回路に関する。
従来、ガス放電管をパルス放電させる場合、外部パルス
信号により放電スイッチ回路をオンオフさせるものがあ
る。
信号により放電スイッチ回路をオンオフさせるものがあ
る。
しかし、このような外部信号による制御にょると、放電
回路のオンオフ即ち放電電流の制御が煩雑となり、回路
の構成が複雑となり、廉価に提供することが困難となる
欠点を有する。殊に放電管の放電電極を分割して電流平
均化を図りながらパルス放電するときは、回路構成が更
に複雑となる欠点を否めない。
回路のオンオフ即ち放電電流の制御が煩雑となり、回路
の構成が複雑となり、廉価に提供することが困難となる
欠点を有する。殊に放電管の放電電極を分割して電流平
均化を図りながらパルス放電するときは、回路構成が更
に複雑となる欠点を否めない。
本発明はかかる点に鑑み、放電電流を畝分又（ｄ〔以下
空白〕 積分することにより過渡応答の制御又は間欠放電を行な
わしめることにより、放電電流の安定化制御を実現する
ことができるこの種放電電流制御回路を提案することを
主たる目的とする。
空白〕 積分することにより過渡応答の制御又は間欠放電を行な
わしめることにより、放電電流の安定化制御を実現する
ことができるこの種放電電流制御回路を提案することを
主たる目的とする。
以下本発明の一実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の原理を示す図である。同図において、
放電管２は一方の極が直流型ｒ？、１に、他方の極が可
制御電流調整器３に接続□され、この調整器３は更に抵
抗器１０及びインダクタンス１１を介して直流電源１に
接続される。従って放電電流は調整器３、抵抗器１０及
びインダクタンス１１を通過して直流電源１に帰還され
る。そして抵抗器１０の電圧降下を検出するため、抵抗
器１０の両端が第１の差動増幅器４に接続され、更にそ
の出力端が第２の差動増幅器５に接続され。
放電管２は一方の極が直流型ｒ？、１に、他方の極が可
制御電流調整器３に接続□され、この調整器３は更に抵
抗器１０及びインダクタンス１１を介して直流電源１に
接続される。従って放電電流は調整器３、抵抗器１０及
びインダクタンス１１を通過して直流電源１に帰還され
る。そして抵抗器１０の電圧降下を検出するため、抵抗
器１０の両端が第１の差動増幅器４に接続され、更にそ
の出力端が第２の差動増幅器５に接続され。
ダイオード７を介して調整器３のグリッドに接続差動増
幅器５で参照電圧Ｅ１ と比較されることにより、調整
器３では放電電流がｉｔ ｉ ＝ Ｅ、の関係に安定化
制御されることになる。一方、インダクタンス１１の両
端電位を検出するため、インダクタンス１１の一方端が
第３の差動増幅器６に接続され、ダイオードゲート８を
介して調整器３のグリッドに接続される。そのため、第
３の差動増幅器６で参照電圧Ｅ２と比較されることによ
り、調整器３では放電電流がＬ’ ４１．−Ｅ２の関係
に安定化制御されることになる。尚、ダイオードゲート
７．８はバイアス電源１２に対して共通の電源インピー
ダンスを有するから、過渡応答時の電流増加率がＥ２に
よって決せられ、最大放電電流がＥｌによって決定され
ることになり、結局、第２図に示す如き特性となる。こ
こで可制御電流調整器３の具体例は、三極、四極、三極
真空管又はトランジスタ又は電解効果トランジスタドＥ
Ｔとすることができる。
幅器５で参照電圧Ｅ１ と比較されることにより、調整
器３では放電電流がｉｔ ｉ ＝ Ｅ、の関係に安定化
制御されることになる。一方、インダクタンス１１の両
端電位を検出するため、インダクタンス１１の一方端が
第３の差動増幅器６に接続され、ダイオードゲート８を
介して調整器３のグリッドに接続される。そのため、第
３の差動増幅器６で参照電圧Ｅ２と比較されることによ
り、調整器３では放電電流がＬ’ ４１．−Ｅ２の関係
に安定化制御されることになる。尚、ダイオードゲート
７．８はバイアス電源１２に対して共通の電源インピー
ダンスを有するから、過渡応答時の電流増加率がＥ２に
よって決せられ、最大放電電流がＥｌによって決定され
ることになり、結局、第２図に示す如き特性となる。こ
こで可制御電流調整器３の具体例は、三極、四極、三極
真空管又はトランジスタ又は電解効果トランジスタドＥ
Ｔとすることができる。
更に第３図及び第４図に示す如く、バイアス回路１３を
有する真空管又はトランジスタ又はｌ−’ Ｅｉ’の複
合回路とすることができる。勿論、第３図及び第４図中
の三極真空管に代えて、四極又は三極に空管とすること
ができる。
有する真空管又はトランジスタ又はｌ−’ Ｅｉ’の複
合回路とすることができる。勿論、第３図及び第４図中
の三極真空管に代えて、四極又は三極に空管とすること
ができる。
第５図は本発明の他の例を示す回路図であり、第１図列
と同じ構成要素に同一符号を付して説明する。本例では
、第１図例における第２の差動増幅器５ｖｃ代えてシュ
ミット回路１４を挿入し、入力電圧がＥｌ に達したと
き反転出力が得られるよした時点でダイオードゲート７
を通じて電流調整器３が遮断状態となり、放電は瞬時に
停止する。
と同じ構成要素に同一符号を付して説明する。本例では
、第１図例における第２の差動増幅器５ｖｃ代えてシュ
ミット回路１４を挿入し、入力電圧がＥｌ に達したと
き反転出力が得られるよした時点でダイオードゲート７
を通じて電流調整器３が遮断状態となり、放電は瞬時に
停止する。
放電が停止すると第１の差動増幅器４の出力が零となる
から、シュミット回路１４の出力は再び初期状聾に復起
し、第３０差動増幅器６からの信号面、シュミット回路
１４に単安定動作を付与することにより、！！断後の遅
延時間τの後に復起帰せしめるようにすると、第７図に
示す如き間欠放電電特性を得ることができる。
から、シュミット回路１４の出力は再び初期状聾に復起
し、第３０差動増幅器６からの信号面、シュミット回路
１４に単安定動作を付与することにより、！！断後の遅
延時間τの後に復起帰せしめるようにすると、第７図に
示す如き間欠放電電特性を得ることができる。
第８図は放電電流の積分を制御に用いた例を示す。本例
ではインダクタンス１１に代えてコンデンサー５とし、
更にコンデンサ放電用回路を付加したものである。従っ
て、コンデンサー５の両端”ｆ 電位が−１ｄｔ＝ｈｓ２ の関係に安定化制御される。
ではインダクタンス１１に代えてコンデンサー５とし、
更にコンデンサ放電用回路を付加したものである。従っ
て、コンデンサー５の両端”ｆ 電位が−１ｄｔ＝ｈｓ２ の関係に安定化制御される。
コンデンサー５の両端電位がす、ｖｃ達するまでは第２
の差動増幅器５からの信号によって電流調整器３が制御
されるので、コンデンサー５の放電 電流ばＩ −”’
ｌ／ Ｆｊ、となる。更に第３の差動増幅器６とダイ
オード８との間に単安定マルチバイブレータ１６を介在
せしめることにより、コンデンサ充！電圧がＥ２に達し
たときの第３の差動増幅器６０反転出力により単安定マ
ルチバイブレータ１６が駆動される。従って単安定マル
チバイブレータ１６の立下がり信号がダイオードゲート
８を通じて電流調整器３に負帰還され、第２の差動増幅
器５の入力がＥ２に達した瞬間に放電電流が遮断される
。この遮断状態は単安定マルチバイブレータ１６の準安
定状態の持続時間τの間保持される。またコンデンサ１
５０両端に放電用素子１７を接続しかつ単安定マルチパ
イフｌ／−１１６の出力信号を放電用素子１７の制御信
号とすることにより、単安定マルチバイブレータ１６の
立トがり信号により放電用素子１７が駆動され、コンデ
ンサ１５は初期状態に復帰される。従って本例における
放電電流波形は、第９図に示す如く、間欠矩形状波形と
なる。尚、放電用素子１７ば、図示のトランジスタの外
ｉ ト” Ｅ’ｔ’又はサイリスタ等の素子に代えるこ
とができる。また第３の差動増幅器６及ヒ革安定マルチ
バイブレータによる遅延及び復帰機能に代えて、他の回
路による同じ機能を得ることを妨げない。
の差動増幅器５からの信号によって電流調整器３が制御
されるので、コンデンサー５の放電 電流ばＩ −”’
ｌ／ Ｆｊ、となる。更に第３の差動増幅器６とダイ
オード８との間に単安定マルチバイブレータ１６を介在
せしめることにより、コンデンサ充！電圧がＥ２に達し
たときの第３の差動増幅器６０反転出力により単安定マ
ルチバイブレータ１６が駆動される。従って単安定マル
チバイブレータ１６の立下がり信号がダイオードゲート
８を通じて電流調整器３に負帰還され、第２の差動増幅
器５の入力がＥ２に達した瞬間に放電電流が遮断される
。この遮断状態は単安定マルチバイブレータ１６の準安
定状態の持続時間τの間保持される。またコンデンサ１
５０両端に放電用素子１７を接続しかつ単安定マルチパ
イフｌ／−１１６の出力信号を放電用素子１７の制御信
号とすることにより、単安定マルチバイブレータ１６の
立トがり信号により放電用素子１７が駆動され、コンデ
ンサ１５は初期状態に復帰される。従って本例における
放電電流波形は、第９図に示す如く、間欠矩形状波形と
なる。尚、放電用素子１７ば、図示のトランジスタの外
ｉ ト” Ｅ’ｔ’又はサイリスタ等の素子に代えるこ
とができる。また第３の差動増幅器６及ヒ革安定マルチ
バイブレータによる遅延及び復帰機能に代えて、他の回
路による同じ機能を得ることを妨げない。
次に、放電管２の放電管長が長くなる場合には電源が徒
らに高電圧となるのを防ぐため、放電電極を分割して制
御することが行なわれる。この場合は放電電流の均一化
を図りながら全電流を制御することが必要となる。第１
０図は分割された放電管の放電電流制御回路の一例を示
す図である。
らに高電圧となるのを防ぐため、放電電極を分割して制
御することが行なわれる。この場合は放電電流の均一化
を図りながら全電流を制御することが必要となる。第１
０図は分割された放電管の放電電流制御回路の一例を示
す図である。
高圧電源Ｅ１からの電流は、多分割這極を有する放’ｔ
ｙｎにおいて分流され、プレートＰから複数のカソード
に、、に２．に３・・・・・Ｋｎ に各電流１、、Ｉ
２・・・・・・Ｉｎが流れる。この各電流は夫々真空管
Ｖ、、Ｖ２・・・・・・Ｖｎ及びトランジスタＩｌｌ
、。
ｙｎにおいて分流され、プレートＰから複数のカソード
に、、に２．に３・・・・・Ｋｎ に各電流１、、Ｉ
２・・・・・・Ｉｎが流れる。この各電流は夫々真空管
Ｖ、、Ｖ２・・・・・・Ｖｎ及びトランジスタＩｌｌ
、。
Ｔ２・・・・・・Ｔ、より成る電流制限回路Ｃ，，Ｃ２
・・・・・ＣＤを介して抵抗器１０及びインターフタン
ス１１に流れる。各放電電流Ｉ、、Ｉ２・・・・・・ｉ
ｎのエミッタ電圧検出用抵抗器Ｒ，，ＦＬ２・・・・・
・Ｒ，での電圧降下信号が多入力多出力平衡増幅器Ａ１
に入力され、増幅器Ａ１の各出力は各電流制限回路Ｃ１
，Ｃ２・・・・・・ＣｎのトランジスタＴ、、Ｔ、・・
・・・・Ｔｎのベースに帰還される。
・・・・・ＣＤを介して抵抗器１０及びインターフタン
ス１１に流れる。各放電電流Ｉ、、Ｉ２・・・・・・ｉ
ｎのエミッタ電圧検出用抵抗器Ｒ，，ＦＬ２・・・・・
・Ｒ，での電圧降下信号が多入力多出力平衡増幅器Ａ１
に入力され、増幅器Ａ１の各出力は各電流制限回路Ｃ１
，Ｃ２・・・・・・ＣｎのトランジスタＴ、、Ｔ、・・
・・・・Ｔｎのベースに帰還される。
多入力多出力平衡増幅器Ａ１は、例えば第１２図に示す
如く、複数の増幅素子の各々のコレクタが抵抗器を介し
て夫々一方の給配電圧端子に接続され、各々のエミッタ
が共通接続されかつ他方の給配電圧端子に接続され、各
々のベースを入力端（、、Ｉ２・・・・・・Ｉｎとし、
各々のコレクタを出力端０１，０□・・・・・・０口と
した構成である。向、全体の電流を制御する誤差増幅器
２０がトランジスタ２１のベースに、トランジスタ２１
のコレクタが各トランジスタの共通エミッタに、エミッ
タが負の電源端子に夫々接続されている。
如く、複数の増幅素子の各々のコレクタが抵抗器を介し
て夫々一方の給配電圧端子に接続され、各々のエミッタ
が共通接続されかつ他方の給配電圧端子に接続され、各
々のベースを入力端（、、Ｉ２・・・・・・Ｉｎとし、
各々のコレクタを出力端０１，０□・・・・・・０口と
した構成である。向、全体の電流を制御する誤差増幅器
２０がトランジスタ２１のベースに、トランジスタ２１
のコレクタが各トランジスタの共通エミッタに、エミッ
タが負の電源端子に夫々接続されている。
従って、この多入力多出力差動増幅器Ａ、は、各トラン
ジスタ’ｒ、、Ｔ２・・・・・・ｌｌＩｎの各エミッタ
電圧が高い場合は、べ一電圧７５；低くなるように動き
、エミッタ電圧が低い場合は、ベース電圧が高くなるよ
うに動く。よって、並列接続された各トランジスタＴ１
１２１・・・・・・＋ｐｎのエミッタ電流すなわち各放
電電流は全て等しくなる。
ジスタ’ｒ、、Ｔ２・・・・・・ｌｌＩｎの各エミッタ
電圧が高い場合は、べ一電圧７５；低くなるように動き
、エミッタ電圧が低い場合は、ベース電圧が高くなるよ
うに動く。よって、並列接続された各トランジスタＴ１
１２１・・・・・・＋ｐｎのエミッタ電流すなわち各放
電電流は全て等しくなる。
尚、ツェナダイオードＺ（、Ｚ２・・・・・・Ｚ ｎは
。
。
トランジスタＴ、、Ｔ２・・・・・・ｌ１ｌｎの保護の
ために設けられる また真空管Ｖ、、Ｖ２・・・・・Ｖｎは耐圧を維持する
ことか第１の機能であるため、四極又は五極式或いはそ
の他の高耐圧素子であってもよい。すなわちトランジス
タ゛’１％Ｆ２・・・・・Ｔｎに充分な耐圧がある場合
は、各真空管Ｖ、、Ｖ２・・・・・・Ｖｎがなくてもよ
い。
ために設けられる また真空管Ｖ、、Ｖ２・・・・・Ｖｎは耐圧を維持する
ことか第１の機能であるため、四極又は五極式或いはそ
の他の高耐圧素子であってもよい。すなわちトランジス
タ゛’１％Ｆ２・・・・・Ｔｎに充分な耐圧がある場合
は、各真空管Ｖ、、Ｖ２・・・・・・Ｖｎがなくてもよ
い。
従って本例は、実質的に第１図例と同
〔以下空白〕
様の制御動作をすることになる。また第２の差動増幅器
５に代えてシュミット回路１４を挿入することにより、
実質的に第６図又は第７図に示すノζルス動作をさせる
ことができる。
５に代えてシュミット回路１４を挿入することにより、
実質的に第６図又は第７図に示すノζルス動作をさせる
ことができる。
第１１図は分割された放電管の放電電流制御回路の他の
例を示す図である。第１０図例と同じ構成要素には同一
符号を付して説明する。この場合は実質的に第９図に示
す間欠矩形波形の放電電流となるものである。
例を示す図である。第１０図例と同じ構成要素には同一
符号を付して説明する。この場合は実質的に第９図に示
す間欠矩形波形の放電電流となるものである。
以上説明したように本発明によれば、放電電流の積分値
又は微分値を用いて放電管の放電特性を制御するように
構成したので、従来のように複雑な回路構成を採用する
ことなく放電電流の安定化を図ることができる。まだ放
電電極を多分割し各側電極の電流平均化回路を付与する
ことにより、各放′亀特性を制御又は間欠放′屯するよ
うに構成したので、全体としての放電電流の制御が簡素
化される。
又は微分値を用いて放電管の放電特性を制御するように
構成したので、従来のように複雑な回路構成を採用する
ことなく放電電流の安定化を図ることができる。まだ放
電電極を多分割し各側電極の電流平均化回路を付与する
ことにより、各放′亀特性を制御又は間欠放′屯するよ
うに構成したので、全体としての放電電流の制御が簡素
化される。
第１図は本発明の一例を示す回路図、第２図は故！電流
波形図、第３図及び第４図は夫々可制御電流調整器の他
の例を示す図、第５図は本発明の他の例を示す回路図、
第６図は放電電流波形図、第７図は他の構成に係る放電
電流波形図、第８図は本発明の更に他の例を示す回路図
、第９図は放電電流波形図、第１０図及び第１１図は夫
々本発明の応用例を示す回路図、第１２図は多入力多出
力平衡増幅器の一例を示す図叉ＫＬ％■＜ｑｔ＜柚へ′
＠翫禾稟議である。 ２・・・放電管、３・・・回訓「卸電流調整器、１１・
・・インダクタンス、１５・・・コンデンサ、■）・・
多分割電極を有する放電管。 代理人 僻理士 秋 山 高 第１図 第２図 第３図 第４７ 第５ｍ 第６図 第７図 −Ｎ − う ｃｈ （＞ ′ １ 臂 煩 Ｎ Ｎ ト ｔｏ東ら同
波形図、第３図及び第４図は夫々可制御電流調整器の他
の例を示す図、第５図は本発明の他の例を示す回路図、
第６図は放電電流波形図、第７図は他の構成に係る放電
電流波形図、第８図は本発明の更に他の例を示す回路図
、第９図は放電電流波形図、第１０図及び第１１図は夫
々本発明の応用例を示す回路図、第１２図は多入力多出
力平衡増幅器の一例を示す図叉ＫＬ％■＜ｑｔ＜柚へ′
＠翫禾稟議である。 ２・・・放電管、３・・・回訓「卸電流調整器、１１・
・・インダクタンス、１５・・・コンデンサ、■）・・
多分割電極を有する放電管。 代理人 僻理士 秋 山 高 第１図 第２図 第３図 第４７ 第５ｍ 第６図 第７図 −Ｎ − う ｃｈ （＞ ′ １ 臂 煩 Ｎ Ｎ ト ｔｏ東ら同
Claims (1)
- 【特許請求の範囲】 １、放電電流の積分値又は鍛分値を用いて放電特性を制
御することを特徴とする放電電流制御回路。 ２、上記放電電流の積分器としてキャパシタンスを用い
、微分器としてインダクタンスを用いた特許請求の範囲
第１項記載の放電電流制御回路。 ３、上記放電電流は多分割放電管の放電電流とし。 多分割電極の電流平均化回路を付加した特許請求の範囲
第１項又は第２項記載の放電電流制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032882A JPS58128698A (ja) | 1982-01-25 | 1982-01-25 | 放電電流制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032882A JPS58128698A (ja) | 1982-01-25 | 1982-01-25 | 放電電流制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58128698A true JPS58128698A (ja) | 1983-08-01 |
Family
ID=11747140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1032882A Pending JPS58128698A (ja) | 1982-01-25 | 1982-01-25 | 放電電流制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58128698A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356974A (ja) * | 1986-08-27 | 1988-03-11 | Aloka Co Ltd | レ−ザ管の電圧制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661797A (en) * | 1979-10-26 | 1981-05-27 | Fuji Photo Optical Co Ltd | Automatic strobe dimming system and device |
-
1982
- 1982-01-25 JP JP1032882A patent/JPS58128698A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661797A (en) * | 1979-10-26 | 1981-05-27 | Fuji Photo Optical Co Ltd | Automatic strobe dimming system and device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356974A (ja) * | 1986-08-27 | 1988-03-11 | Aloka Co Ltd | レ−ザ管の電圧制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237414A (en) | High impedance output current source | |
| JPS58105611A (ja) | 差動増幅器 | |
| JPS58128698A (ja) | 放電電流制御回路 | |
| CN210693766U (zh) | 伺服驱动器的脉冲输入端电路 | |
| JPH0232719B2 (ja) | ||
| US3522471A (en) | Transistor driver circuits for cathode glow display tubes | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| KR910009559B1 (ko) | 샘플 홀드 회로 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| US4410814A (en) | Signal buffer circuit in an integrated circuit for applying an output signal to a connecting terminal thereof | |
| JPS5976169U (ja) | 映像増幅回路 | |
| GB1355841A (en) | Sense amplifier | |
| JPH02690Y2 (ja) | ||
| JPH0833419B2 (ja) | ピークホールド回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH0618299B2 (ja) | 増幅器 | |
| JPS6311768Y2 (ja) | ||
| JPH0139014Y2 (ja) | ||
| GB985945A (en) | Improvements in or relating to electrical signal limiting and amplifying circuits | |
| JPH0445199Y2 (ja) | ||
| JPH0612872B2 (ja) | 電流切換回路 | |
| JPS6142706A (ja) | 磁気記憶装置の書込読出回路 | |
| JPH0691625B2 (ja) | クランプ回路 | |
| JPS63317813A (ja) | 電圧制限回路 | |
| JPH0546904B2 (ja) |