JPH0618385Y2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0618385Y2 JPH0618385Y2 JP1986095483U JP9548386U JPH0618385Y2 JP H0618385 Y2 JPH0618385 Y2 JP H0618385Y2 JP 1986095483 U JP1986095483 U JP 1986095483U JP 9548386 U JP9548386 U JP 9548386U JP H0618385 Y2 JPH0618385 Y2 JP H0618385Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- package
- display device
- control line
- common control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000969 carrier Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】 〔考案の利用分野〕 本考案は、チップオングラス型表示装置において、特に
その表示部に接続される駆動回路を改良した表示装置に
関するものである。
その表示部に接続される駆動回路を改良した表示装置に
関するものである。
従来のチップオングラス型表示装置としては、例えば第
5図に示す如き構造のものがある。このチップオングラ
ス型表示装置(1)は、互に対向配置されかつ対向面に電
極が配設されている一対の絶縁性基板(2)と(3)との間に
例えば液晶又はエレクトロルミネッセンス等の封入によ
る表示部(4)を構成し、また上記一方の絶縁性基板(3)の
表面積は、他方の絶縁性基板(2)の表面積よりも大きく
設定して、その絶縁性基板(3)の三方辺縁と、絶縁性基
板(2)の三方辺縁との間に空間部(5)を形成して、この空
間部(5)上に前記表示部(4)の表示に必要な多数本の出力
線(6)及びこれらの出力線(6)に接続される多数個のチッ
プキャリア(7)及びこれらのチップキャリア(7)に接続さ
れる入力制御線(バスライン)(8)を配設しているもの
であった。(9)はチップキャリア(7)上に取付けているチ
ップを示す。
5図に示す如き構造のものがある。このチップオングラ
ス型表示装置(1)は、互に対向配置されかつ対向面に電
極が配設されている一対の絶縁性基板(2)と(3)との間に
例えば液晶又はエレクトロルミネッセンス等の封入によ
る表示部(4)を構成し、また上記一方の絶縁性基板(3)の
表面積は、他方の絶縁性基板(2)の表面積よりも大きく
設定して、その絶縁性基板(3)の三方辺縁と、絶縁性基
板(2)の三方辺縁との間に空間部(5)を形成して、この空
間部(5)上に前記表示部(4)の表示に必要な多数本の出力
線(6)及びこれらの出力線(6)に接続される多数個のチッ
プキャリア(7)及びこれらのチップキャリア(7)に接続さ
れる入力制御線(バスライン)(8)を配設しているもの
であった。(9)はチップキャリア(7)上に取付けているチ
ップを示す。
ところが、上記従来例のチップキャリア(7)の平面形状
は図示のように、正方形であって、その三辺から略同数
の出力線(6)が支出されており、他の一辺に入力制御線
(8)が接続される構造であるために、そのチップキャリ
ア(5)の周辺部においてチップキャリア(7)及び接続線
(6,8)を配設するためのスペース(空間部)(5)を広く確
保しなければならなくなり、そのため一方の絶縁性基板
(3)の外形が大型化され、ひいては、表示装置全体の形
状が大型化されて、重量の増大及びコスト高を免れない
といった問題点があった。
は図示のように、正方形であって、その三辺から略同数
の出力線(6)が支出されており、他の一辺に入力制御線
(8)が接続される構造であるために、そのチップキャリ
ア(5)の周辺部においてチップキャリア(7)及び接続線
(6,8)を配設するためのスペース(空間部)(5)を広く確
保しなければならなくなり、そのため一方の絶縁性基板
(3)の外形が大型化され、ひいては、表示装置全体の形
状が大型化されて、重量の増大及びコスト高を免れない
といった問題点があった。
本考案は、かかる従来の問題点に着目してなされたもの
で、チップキャリアの形状を改良して、そのチップキャ
リアの一辺から出力線を導出させ、またそのチップキャ
リアの他の対向する二辺から入力制御線を導出させて、
チップキャリアの残り一辺からの接続線の導出を省くよ
うにすることにより、接続線を配設するためのスペース
を狭ばめて、基板の小型化を可能ならしめた表示装置を
提供することを目的とするものである。
で、チップキャリアの形状を改良して、そのチップキャ
リアの一辺から出力線を導出させ、またそのチップキャ
リアの他の対向する二辺から入力制御線を導出させて、
チップキャリアの残り一辺からの接続線の導出を省くよ
うにすることにより、接続線を配設するためのスペース
を狭ばめて、基板の小型化を可能ならしめた表示装置を
提供することを目的とするものである。
以下に本考案を、第1図乃至第4図に示す実施例に基い
て詳細に説明する。
て詳細に説明する。
(1)は本実施例よりなるチップオングラス型表示装置で
あって、この表示装置(11)は、互に対向配置されかつそ
の対向面に不図示の透明電極(図示せず)がパターン形
成されている一対の絶縁性基板(12)と(13)との間に、例
えば液晶又はエレクトロルミネッセンス等の封入により
表示部(14)を構成し、また上記一方の絶縁性基板(13)の
表面積は、他方の絶縁性基板(12)の表面積よりも大きく
設定しその絶縁性基板(13)の三方辺縁と、絶縁生基板(1
2)の三方辺縁との間に両絶縁性基板が重り合ない空間部
(15)を形成して、この空間部(15)上に、前記表示部(14)
の表示に必要なチップ(16)を取付けてなる多数個のチッ
プキャリア(17)と、このチップキャリアに接続される多
数本の出力線(18)及び入力制御線(19)が配設されてい
る。
あって、この表示装置(11)は、互に対向配置されかつそ
の対向面に不図示の透明電極(図示せず)がパターン形
成されている一対の絶縁性基板(12)と(13)との間に、例
えば液晶又はエレクトロルミネッセンス等の封入により
表示部(14)を構成し、また上記一方の絶縁性基板(13)の
表面積は、他方の絶縁性基板(12)の表面積よりも大きく
設定しその絶縁性基板(13)の三方辺縁と、絶縁生基板(1
2)の三方辺縁との間に両絶縁性基板が重り合ない空間部
(15)を形成して、この空間部(15)上に、前記表示部(14)
の表示に必要なチップ(16)を取付けてなる多数個のチッ
プキャリア(17)と、このチップキャリアに接続される多
数本の出力線(18)及び入力制御線(19)が配設されてい
る。
この実施例によるチップキャリア(17)は長方形に形成
し、そのチップキャリア(17)の長辺が絶縁性基板(12,1
3)の辺縁と平行するようにして空間部(15)上に配置し、
さらにその長辺の片側から、出力線(18)を引き出してい
る。また、チップキャリア(17)の裏側の基板(15)上に共
通制御線(19)を配設し、該チップキャリア(17)の相対向
する短辺を介して表示駆動用集積回路(16)に共通制御線
(19)をそれぞれ接続している。従って各チップキャリア
(17)の片側長辺には引出し線が導出されないように構成
されている。
し、そのチップキャリア(17)の長辺が絶縁性基板(12,1
3)の辺縁と平行するようにして空間部(15)上に配置し、
さらにその長辺の片側から、出力線(18)を引き出してい
る。また、チップキャリア(17)の裏側の基板(15)上に共
通制御線(19)を配設し、該チップキャリア(17)の相対向
する短辺を介して表示駆動用集積回路(16)に共通制御線
(19)をそれぞれ接続している。従って各チップキャリア
(17)の片側長辺には引出し線が導出されないように構成
されている。
このように構成されたチップキャリア(17)を上記の空間
部(15)に配置すれば、第1図に示すように空間部(15)の
空間幅aを、従来例のものより狭ばめることができるの
で、表示部(14)の大きさを従来例と同様に確保しながら
も、絶縁性基板(13)の大きさを小型化することができ、
その結果表示装置をコンパクト化することができるもの
である。
部(15)に配置すれば、第1図に示すように空間部(15)の
空間幅aを、従来例のものより狭ばめることができるの
で、表示部(14)の大きさを従来例と同様に確保しながら
も、絶縁性基板(13)の大きさを小型化することができ、
その結果表示装置をコンパクト化することができるもの
である。
上記構造におけるチップキャリア(17)における多数本の
引出線(17,19)の接続用ランド(20)は、第3図に示す如
くそのチップキャリア辺縁に沿って密間隔で配設されて
いることから、これらのランド(20)に引出線(17,19)を
半田付けするとき、ランド相互間で半田プリッジが生じ
やすいが、この半田ブリッジの発生を抑制するために、
第4図に示す如くランド(20)を斜め段設することによ
り、半田ブリッジの発生を有効に防止することができ
る。
引出線(17,19)の接続用ランド(20)は、第3図に示す如
くそのチップキャリア辺縁に沿って密間隔で配設されて
いることから、これらのランド(20)に引出線(17,19)を
半田付けするとき、ランド相互間で半田プリッジが生じ
やすいが、この半田ブリッジの発生を抑制するために、
第4図に示す如くランド(20)を斜め段設することによ
り、半田ブリッジの発生を有効に防止することができ
る。
本考案による表示装置は、一部を残して互いに対向配置
された一対の絶縁性基板(12,13)の対向範囲内面に表示
用電極が夫々形成されかつ少なくとも一方が透光可能に
構成された一対の電極基板間に、前記表示用電極に電圧
を印加することにより光学的に変化する表示素子を配設
すると共に、前記一対の絶縁性基板(12,13)の対向範囲
外に位置する基板面(15)に、パッケージ型構造に形成さ
れかつ互いに共通制御線(19)を介して結線された複数の
表示駆動用集積回路(16)を載置してなる表示装置におい
て、前記各表示駆動用集積回路(16)のパッケージ(17)を
横長形状に形成し、該パッケージの裏側の基板面(15)上
に前記共通制御線(19)を配設し、かつ該パッケージ(17)
の相対向する短辺を介して前記表示駆動用集積回路(16)
に共通制御線(19)を夫々接続すると共に、長辺の一辺に
表示素子を動作せしめるための出力線(18)を接続してな
ることを特徴とする。
された一対の絶縁性基板(12,13)の対向範囲内面に表示
用電極が夫々形成されかつ少なくとも一方が透光可能に
構成された一対の電極基板間に、前記表示用電極に電圧
を印加することにより光学的に変化する表示素子を配設
すると共に、前記一対の絶縁性基板(12,13)の対向範囲
外に位置する基板面(15)に、パッケージ型構造に形成さ
れかつ互いに共通制御線(19)を介して結線された複数の
表示駆動用集積回路(16)を載置してなる表示装置におい
て、前記各表示駆動用集積回路(16)のパッケージ(17)を
横長形状に形成し、該パッケージの裏側の基板面(15)上
に前記共通制御線(19)を配設し、かつ該パッケージ(17)
の相対向する短辺を介して前記表示駆動用集積回路(16)
に共通制御線(19)を夫々接続すると共に、長辺の一辺に
表示素子を動作せしめるための出力線(18)を接続してな
ることを特徴とする。
従ってこの表示装置によれば、集積回路用のパッケージ
(17)が長方形に形成されていることから、このパッケー
ジを載置する基板空間即ち基板面(15)の面積を狭ばめる
ことができ、その結果表示装置の全体形状を小型化する
ことができる効果がある。また、この考案によれば結線
のためのクロスオーバー部をなくすことができるので、
多層配線の必要がない。また、複数の表示駆動用集積回
路の結線に当たり、共通制御線はパッケージの裏側の基
板面上に配設されて、パッケージの外側に出ないので、
配線スペースを節減することができる。
(17)が長方形に形成されていることから、このパッケー
ジを載置する基板空間即ち基板面(15)の面積を狭ばめる
ことができ、その結果表示装置の全体形状を小型化する
ことができる効果がある。また、この考案によれば結線
のためのクロスオーバー部をなくすことができるので、
多層配線の必要がない。また、複数の表示駆動用集積回
路の結線に当たり、共通制御線はパッケージの裏側の基
板面上に配設されて、パッケージの外側に出ないので、
配線スペースを節減することができる。
第1図は、本考案よりなる表示装置の説明図、第2図は
その要部拡大説明図、第3図はパッケージの平面拡大
図、第4図はそのパーケージ形状の実施例を示した平面
拡大図、第5図は従来の表示装置の説明図、第6図はそ
の要部拡大説明図である。 11……表示装置、12,13……絶縁性基板 14……表示部、16……空間部 16……チップ、17……チップキャリア 18……出力線、19……入力制御線 20)……ランド
その要部拡大説明図、第3図はパッケージの平面拡大
図、第4図はそのパーケージ形状の実施例を示した平面
拡大図、第5図は従来の表示装置の説明図、第6図はそ
の要部拡大説明図である。 11……表示装置、12,13……絶縁性基板 14……表示部、16……空間部 16……チップ、17……チップキャリア 18……出力線、19……入力制御線 20)……ランド
Claims (1)
- 【請求項1】一部を残して互いに対向配置された一対の
絶縁性基板(12,13)の対向範囲内面に表示用電極が夫々
形成されかつ少なくとも一方が透光可能に構成された一
対の電極基板間に、前記表示用電極に電圧を印加するこ
とにより光学的に変化する表示素子を配設すると共に、
前記一対の絶縁性基板(12,13)の対向範囲外に位置する
基板面(15)に、パッケージ型構造に形成されかつ互いに
共通制御線(19)を介して結線された複数の表示駆動用集
積回路(16)を載置してなる表示装置において、前記各表
示駆動用集積回路(16)のパッケージ(17)を横長形状に形
成し、該パッケージの裏側の基板面(15)上に前記共通制
御線(19)を配設し、かつ該パッケージ(17)の相対向する
短辺を介して前記表示駆動用集積回路(16)に共通制御線
(19)を夫々接続すると共に、長辺の一辺に表示素子を動
作せしめるための出力線(18)を接続してなることを特徴
とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986095483U JPH0618385Y2 (ja) | 1986-06-23 | 1986-06-23 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986095483U JPH0618385Y2 (ja) | 1986-06-23 | 1986-06-23 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS632980U JPS632980U (ja) | 1988-01-09 |
| JPH0618385Y2 true JPH0618385Y2 (ja) | 1994-05-11 |
Family
ID=30960067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986095483U Expired - Lifetime JPH0618385Y2 (ja) | 1986-06-23 | 1986-06-23 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618385Y2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5273693A (en) * | 1975-12-16 | 1977-06-20 | Seiko Epson Corp | Display device |
| JPS5873693A (ja) * | 1981-10-27 | 1983-05-02 | 川崎重工業株式会社 | シ−ルド工法によるトンネルの部分拡幅方法 |
| JPS597393A (ja) * | 1982-07-05 | 1984-01-14 | セイコーエプソン株式会社 | 表示装置 |
| JPS59129834A (ja) * | 1983-01-17 | 1984-07-26 | Hitachi Ltd | 液晶表示素子 |
| JPS60130721A (ja) * | 1983-12-19 | 1985-07-12 | Citizen Watch Co Ltd | 液晶表示装置 |
| JPS61114226A (ja) * | 1984-11-09 | 1986-05-31 | Hitachi Ltd | 液晶表示素子 |
-
1986
- 1986-06-23 JP JP1986095483U patent/JPH0618385Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632980U (ja) | 1988-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160290A (ja) | 回路モジュール | |
| JP3123616B2 (ja) | 液晶表示装置の実装方法 | |
| JPH11288001A5 (ja) | ||
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| JPH0618385Y2 (ja) | 表示装置 | |
| JP3150334B2 (ja) | 液晶パネル | |
| US5654730A (en) | Liquid crystal display device | |
| JP2535878Y2 (ja) | Ic素子 | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JPH07254760A (ja) | 基板とicユニットとの接続構造 | |
| JP3778759B2 (ja) | 表示装置 | |
| JP2572134Y2 (ja) | 基板の配線構造 | |
| JP2828829B2 (ja) | 液晶表示モジュール | |
| JPH07263485A (ja) | Icチップおよびそれと基板との接続構造 | |
| JP2665275B2 (ja) | 半導体装置 | |
| JPH086058A (ja) | 液晶表示装置 | |
| JPH0954329A (ja) | 液晶表示装置 | |
| JPH048458Y2 (ja) | ||
| JPH085552Y2 (ja) | フラットパネルディスプレイ | |
| JP3646704B2 (ja) | 半導体装置 | |
| JP3994637B2 (ja) | 液晶表示装置 | |
| JP3113669B2 (ja) | 液晶表示装置 | |
| JP3261002B2 (ja) | 液晶表示装置 | |
| JPS5986031A (ja) | ドライバ−付き液晶表示装置 | |
| JP2522823Y2 (ja) | 表示パネルの配線構造 |