JPH0618427B2 - 画像通信装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、画情報を複数のライン情報に分割して伝送を
行う画像通信装置に関するものである。

更に詳述すれば、本発明は、画情報の再送訂正を効率よ
く行い得るよう構成したファクシミリ装置などの画像通
信装置に関するものである。

〔従来技術〕

電話改選などの通信回線を介してデータ伝送を行う場合
には、通信回線の瞬断，雑音，ひずみなどの影響によ
り、一定の確立でデータに誤りが生ずる。このデータの
誤りを検出するために、受信データに対して所定の演算
等を施し、一定のルールが維持されているか否かの判定
が行われている。そして、誤りが検出された場合には、
予め定められている伝送制御手順に従い、誤りデータを
含んでいる情報データ群を再び送出するという手法が採
られている。

かかる自動再送要求方式（ARQ:automatic repeat reque
st）は電話回線などを用いて半二重伝送を行う場合に用
いられる手法であり、ハイレベルデータリンク制御手順
(HDLC:high level data link control procedure)に従
って行われる。このHDLCとは、データ伝送回線を経由し
てデータ端末装置(DTE)相互の間で高能率のデータ伝送
を可能とし、かついかなる符号体系にも依存せずに任意
のビット列を伝送できるビットトランスペアレントな同
期式の伝送制御手順である。HDLC手順では、任意のビッ
ト列の情報およびリンク制御情報を、転送単位であるフ
レームによって伝送する。フレームの開始および終了は
フラグシーケンス(01111110)で示す。

第１図は、HDLC手順のフレームフォーマットを示す。図
示したフラグシーケンスはフレーム同期用の信号であ
り、１個以上のフラグシーケンスの送受信によりフレー
ムの同期がとられる。また、フレームで転送する情報の
中にフラグシーケンスと同じビット列が出現すると、受
信側はそれをフレームの終了と見なす。これを防ぐた
め、フレームの情報中に５個の連続するビット“１”の
パターンが出現した場合、送信側はその直後にビット
“０”を一つ強制的に挿入して送信し、受信側では５個
の連続したビット“１”のパターンに続いて受信する一
つのビット“０”を除去する方法（ゼロビット挿入方
式）を用いて、転送するデータの透過性を保証する。

アドレスフィールドは、そのフレームを送受信する局に
割り当てたアドレスを２進符号（例えば、11111111）で
示す。そのフレームを受信する側の局のアドレスをもつ
フレームはコマンドフレームであり、送信する側の局の
アドレスをもつフレームはレスポンスフレームである。

制御フィールドは、フレームがコマンドの場合には相手
局に対する動作の指令を、また、フレームがレスポンス
の場合にはコマンドフレームの指令に対する応答などを
示す。

フレームチェックシーケンス(FCS:frame checking sequ
ence)は、フレームの伝送誤り検出用の16ビットのシー
ケンスであり、生成多項式X¹⁶＋X¹²＋X⁵＋１による演算
結果を示す。演算対象はフレームのアドレスフィールド
の始めから情報フィールドの終りまでである。

情報フィールドの長さは任意（例えば、512バイトすな
わち512×8ビット）である。

第２図は、第１図に示したHDLCフレームデータを用いて
誤り再送を行ったときの具体例を示す。すなわち、受信
側があるフレームを受信した時にエラーが生じていない
場合にはACK信号を送出し、また、エラーが発生してい
る場合にはNACK信号を送出している。

これに対し、送信側では、フレームＮの送信中に検出し
たACK信号に応答して、フレームＮの送出後にフレーム
Ｎ＋１の送出を行う。

他方、あるフレームＮの送出中にNACK信号を検出した場
合、あるいはACK信号を検出し得なかった場合には、フ
レームＮを送出した後にフレームＮ−１の再送を行う。
そして、同一フレームについて、所定回数以上のNACK信
号を検出したとき、あるいはACK信号を全く検出しない
ときには、フォールバック(falback)を行う制御が行わ
れる。

このように、送信側からフレーム化されたデータを送出
し受信側において受信を行う場合、第２図に示すように
受信側においてはフレームＮに関してエラーが発生せ
ず、フレームＮ＋１の受信時にエラーが発生した場合に
は、次のような制御が行われる。すなわち、受信側はフ
レームＮを受信した後にACK信号を送出し、フレームＮ
＋１を受信した後にNACK信号を送出する。

これに対して、送信側ではフレームＮ＋１を送出中にAC
K信号を受信することになるので、フレームＮ＋１を送
出した後にフレームＮ＋２の送出を行う。更に送信側で
は、フレームＮ＋２の送出中にNACK信号を受信すること
になるので、フレームＮ＋２の送出後に再びフレームＮ
＋１の送出を行う。

受信側ではフレームＮ＋１に対する上記NACK信号を送出
した後、フレームＮ＋２にエラーが発生するか否かに拘
りなく、フレームＮ＋２の受信後にACK信号を送出す
る。かくして、受信側はフレームＮ＋１の受信待ち状態
となる。そして、フレームＮ＋２に続いて送出される再
送フレームＮ＋１にはエラーが発生していない場合、受
信側は再送フレームＮ＋１を受信した後に、ACK信号を
送出する。

他方、送信側では再送フレームＮ＋１を送出中にACK信
号を受信することになるので、再送フレームＮ＋１を送
出した後に再びフレームＮ＋２の送信を行う。そして、
フレームＮ＋２を送出中に受信したACK信号に応答し
て、フレームＮ＋２の送出後にフレームＮ＋３の送出を
行う。

従来から知られている再送訂正方式ARQを用いた画像通
信装置は、このようにHDLCフレーム構成を採用している
ので、主として以下に述べる問題点があった。

i)回線エラーに対する影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、受信側においては、 イ）そのブロックの中にエラーが全く生じなかったか、
あるいは、ロ）１ビット以上のエラーが生じたかという
ことを判断することができる。このため、受信側では、
１ビットもエラーのない良好な画像を再現することが可
能である。

しかし、あるブロックに関して受信エラーが生じた場
合、どの程度のエラーであったかということを判断する
ことはできない。すなわち、受信側では、単にそのブロ
ックにエラーが全く生じなかったか、あるいは、そのブ
ロックにエラーが存在したのか（すなわち、第１ビット
目から第×ビット目（×はブロックサイズ，画情報によ
り異なる）のいずれかを特定することはできない）とい
う二者択一的な判断しかできなかった。

従って、日本など回線状態が良い状況下においてHDLCフ
レームにより信号をブロック化するのは有効であるが
（すなわち、回線状況の良い場合には、１ビットもエラ
ーのない画像を受信機側で再現することができるが）、
回線状態が悪い場合には、HDLCフレームに含まれる数ビ
ットが受信エラーとなる確率が高くなる。このため、再
送回数が多くなるという欠点がみられる。

ii)エラーが生じたビット位置による影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、ブロックのどのビット位置でエラーが発生し
た場合にも、ブロックの先頭から再送を行う必要があ
る。例えば第３図に示すように、（ア）で示す部分のデ
ータにエラーが発生した場合においても、ブロックの先
頭、すなわち（イ）のところのデータから再送を行う必
要がある。このために、伝送効率を向上させることがで
きないという欠点があった。

iii)通信回線が有する伝播遅延特性に基づく影響につい
て 送信側では、あるフレームＮの送出期間中に先に送出し
たフレームＮ−１が受信側に正しく受信されたか否かを
判断する。しかし、この場合にも、回線が固有的に有す
る遅延時間に起因して、ACK信号を受信し得ない事態が
生じることがある。その具体例を第４図を参照して説明
する。いま、１ブロックのデータを伝送するのに要する
時間をTf，送信側から受信側へ信号を伝達する際に生じ
る遅延時間をTdとすると、Tf＞2Tdである必要がある。
このように、ブロックサイズに応じて、許される回線上
の遅延時間が規定されてしまうという欠点がある。そこ
で、回線上の遅延時間を長く許容できるようにするため
には、ブロックサイズを大きくする方法が考えられる。
しかし、ブロックサイズを大きくすると、上述した『i
i)エラーが生じたビット位置による影響について』の項
で述べた欠点が顕著に表われてきてしまうという不都合
が生じる。

〔目 的〕

本発明の目的は、原稿画像を読取る読取手段と、前記読
取手段により読取られた画像データを格納するメモリ手
段と、前記メモリ手段に格納された画像データを送信す
る送信手段と、前記送信された画像データに対する誤り
再送要求信号を受信する受信手段と、前記メモリ手段に
格納された画像データのページの終了を検出する検出手
段と、前記誤り再送信号で指示された画像データを前記
メモリ手段から読出して前記送信手段に送信させる制御
手段とを有し、前記制御手段は、前記送信手段により送
信されていない未送信画像データが所定量以下で前記検
出手段によりページ終了が検出されない場合、前記未送
信画像データの送信を禁止し、前記未送信画像データが
前記所定量以下であっても前記検出手段によりページ終
了が検出された場合、前記未送信画像データの送信を行
うことを特徴とする画像通信装置を提供することにあ
る。

〔実施例〕

一実施例としてファクシミリ装置を挙げ、これを説明し
ていく。

まず、本実施例の概要を述べる。

(i)画情報の伝送時（送信側）においては、符号化した
ラインナンバーをライン毎に付して画情報と共に伝送す
る。そして、あるラインナンバーに対応する符号から以
後のデータを再送可能とする。

受信機側においては、画情報の受信中にラインナンバー
をチェックし、それにより受信エラーの有無を判定す
る。そして、正しくデータを受信したときには、ライン
ナンバーを除去して復合化を行う。他方、受信機側で受
信エラーの発生を認識したときには、受信側装置は制御
信号を送出し、送信側装置の画情報伝送を中断させる。
その後、受信側装置は再送要求開始ラインナンバーを送
信側装置に知らせる。このことにより、送信側装置は、
再送要求開始ラインナンバーからの伝送を再開する。

(ii)画情報の伝送時において、ライン毎に挿入するライ
ンナンバーは次のとおりの特性を有する。

イ）ラインナンバーはある一定ライン（１〜ｎ（ｎは正
の整数））毎にインクリメントしている。

受信側装置が１ラインの画像データを受信した場合に当
該ラインナンバーをチェックし、そのラインナンバーが
前回と同じであるか、あるいは、１つだけインクリメン
トされているときには、受信画像が良好であると判断す
る。すなわち、送信側装置においてラインナンバーを１
ライン毎にインクリメントした場合は、受信側装置にお
いては、１ラインでも受信エラーが発生すると受信画像
が良好でないと判断し、再送要求を行う。このことによ
り、受信した画情報には１ラインもエラーのないものが
得られる。

他方、送信機側において、ラインナンバーを２ライン毎
に１ずつインクリメントするよう構成した場合は、受信
側装置において、１ラインぶんだけ受信エラーが生じた
としても、受信画像が良好であると判断される。よっ
て、ラインナンバーのインクリメント状態如何によっ
て、受信側装置における受信画像のエラー判定を任意に
変更することが可能となる。

ロ）ラインナンバーは１ラインの符号の終わりを表わす
信号、例えば“EOL"（End of Line; CCITT勧告T4に基づ
いてモディファイド ハフマン符号化、あるいはモディ
ファイド リード符号化などを行った場合などに用い
る)の後に挿入する。このことにより、受信側装置で
は、画情報とラインナンバーとの識別を可能とする。

ハ）ラインナンバーの長さを一定としてある。従って、
小さな数を表すラインナンバーと大きい数を表すライン
ナンバーとはその符号長が同じになっている。これによ
り、受信側装置では、１ラインの符号の終わりを表す信
号のうち所定バイトは、ラインナンバーであると認識す
ることができる。このように、受信側での画情報とライ
ンナンバーの識別が容易になる。

ニ）ラインナンバーは特別な意味を持つ信号、例えば、
１ラインの終りを表わす信号、と異なる符号構成を有す
る信号としてある。従って、受信側においてエラーが発
生したときには、再び特別な意味を持つ（１ラインの終
りを表す）信号をサーチし、当該信号の検出に応答して
ライン同期を確立することが可能となる。

以下、図面を参照して本実施例を詳細に説明する。

第５図は、ラインナンバーの具体例を示すビット構成図
である。このラインナンバーは、EOL(ライン終端符号)
の後に挿入されるものである。

なお、本実施例では、符号化方式としてモディファイド
ハフマン符号を変更した方式を採用している。

ラインナンバーは、ライン終端符号EOLに続く２バイト
（16ビット）とする。そして、ラインナンバーはEOL信
号と区別し得るように、ラインナンバーにおけるハイバ
イトのLSB(Least Significant Bit)及びラインナンバー
のローバイトのLSBは、それぞれ１に固定する。受信側
装置でデコードされたときに１ラインのビット数が1728
ビット（A4サイズの受信時）でなかった場合には、再び
EOLのサーチを実行し、ライン同期をとる。このため
に、ラインナンバーは、EOLと異なる信号にする必要が
ある。

例えば、ラインナンバー０は01H（ラインナンバーのハ
イバイト）01H（ラインナンバーのローバイト）、ライ
ンナンバー１は01H（ラインナンバーのハイバイト）03H
（ラインナンバーのローバイト）、ラインナンバー２は
01H（ラインナンバーのハイバイト）05H（ラインナンバ
ーのローバイト）、ラインナンバー３は01H（ラインナ
ンバーのハイバイト）07H（ラインナンバーのローバイ
ト）、ラインナンバー10は01H（ラインナンバーのハイ
バイト）15H（ラインナンバーのローバイト）、ライン
ナンバー100は01H（ラインナンバーのハイバイト）C9H
（ラインナンバーのローバイト）となる。これらライン
ナンバーは、３ライン毎にインクリメントするよう規定
してある。

第６図は、符号化したデータおよび各ラインナンバーに
対応した再送開始アドレスをメモリに格納した状態を例
示するものである。本図において、TFIFSは、符号化し
たデータを格納するメモリの先頭アドレス(本実施例に
おいては、8400H)である。送信側装置における符号化デ
ータを格納するメモリ領域として、例えば8400HからAFF
FHまでを考える。また、再送開始アドレスを格納するメ
モリ領域として、例えばC000HからC3FFHまでを考える。

いま、送信側装置の条件として、１ラインが全白の場合
の最小伝送時間は10m sec,１ラインに黒が有る場合の最
小伝送時間は20m sec,伝送スピードは4800b/sとしたと
きに、A4サイズの原稿（全白）を伝送する手順を第６図
に基づいて説明する。このとき、１ラインの最小バイト
数は６である。また、メモリに格納されたバイトデータ
を送出するときにはLSBから送出するものとする。例え
ば、アドレス8401Hのデータを送出するときは、まず０
の情報を７ビット送出し、その後、１の情報を送出す
る。

第６図において、アドレス8400H,8401Hに格納されてい
るデータによりEOLが形成される(15個の連続した０情報
の後に１情報が送出される)。アドレス8402Hにはライン
ナンバーのハイバイトデータ、アドレス8403Hにはライ
ンナンバーのローバイトデータが格納される。アドレス
8402H,8403Hに格納されているデータは、01H,01Hであ
り、ラインナンバー０を表わす。

アドレス8404Hから8406Hには、1728ビットが全白であっ
たとき、モディファイドハフマン符号化したデータが格
納されている。すなわち、1728ビット全白であったとき
のモディファイドハフマン符号化したデータは、01 001
1 011 0011 01 01（左側のデータから順に回線に送出さ
れる場合）である。ここで、010011011は、1728ビット
白ランレングスである場合のメークアップ符号であり、
00110101は０ビット白ランレングスである場合のターミ
ネイティング符号である。この1728ビット全白であった
ときのモディファイドハフマン符号化したデータをメモ
リに格納すると、B2H,59H,01Hとなる。

回線にデータが送出さる時は、B2HのLSBのデータからMS
Bのデータ、59HのLSBのデータからMSBのデータ、01HのL
SBのデータからMSBのデータの順に送出される。すなわ
ち、01001101(B2Hのデータ)10011010(59Hのデータ)1000
0000（01Hのデータ）の順に（左側のデータから順に回
線に送出される場合）回線にデータが送出される。以後
同様に、符号化されたデータが送信側装置のメモリに格
納される。

一方、再送開始アドレスが、各ラインナンバーに対応し
て、メモリに格納されている。再送開始アドレスが格納
されるメモリ領域は、アドレスC000HからアドレスC3FFH
である。再送開始アドレスが格納されているメモリ領域
の先頭アドレスをLIN0と呼ぶ。１つの再送開始アドレス
を指定するためにはメモリ領域は２バイトぶんが必要で
ある。アドレスC000HからアドレスC3FFHのメモリ領域は
1024バイトであるので、再送開始アドレスとして512個
を格納することが可能である。また、上述したとおりラ
インナンバーは３ライン毎にインクリメントする構成と
してあるので、ラインナンバーが変化した（すなわち、
１だけインクリメントされた）とき、再送開始アドレス
を格納するメモリに対し、符号化されたデータが格納さ
れているメモリのラインナンバーの先頭アドレスを格納
する。その具体例は、第６図に示す通りである。

アドレスC000H,C001Hには、00H,84Hが格納されている。
アドレスC000Hに格納されているデータはラインナンバ
ー０の再送開始アドレスにおけるローデータ、アドレス
C001Hに格納されているデータはラインナンバー０の再
送開始アドレスにおけるハイデータであり、ラインナン
バー０の格納されている先頭アドレス（符号化されたデ
ータが格納されているメモリに対して）は、8400Hであ
る。

また、アドレスC0002H,C003Hには15H,84Hが格納されて
いる。アドレスC002Hに格納されているデータはライン
ナンバー１の再送開始アドレスにおけるローデータ、ア
ドレスC003Hに格納されているデータラインナンバー１
の再送開始アドレスにおけるハイデータであり、ライン
ナンバー１の格納されている先頭アドレス（符号化され
たデータが格納されているメモリに対して）は8415Hで
ある。以下同様に、ラインナンバー２，ラインナンバー
３，ラインバー４の格納されている先頭アドレス（符号
化されたデータが格納されているメモリに対して）は、
842AH,843FH,8454Hである。

更に、上述したように、再送開始アドレスを格納するメ
モリ領域は1024バイトであるので、再送開始ラインナン
バーとしては、512個格納することができる。513番目の
ラインナンバーは、LIN0（アドレスC000H）に格納す
る。かくして、過去512ぶんのラインナンバーが格納さ
れることになる。

送信側装置においては、本実施例により符号化されたデ
ータがFIFO(First-In First-Out)メモリにストアされ
る。第７図にFIFOメモリと各種ポインタとの関係を示
す。FIFOメモリの容量は上述の如く8400HからAFFFHまで
である。ここで、送信側装置のFIFOメモリの先頭アドレ
スはTFIFS(TRN FIFO START；本実施例においては8400
H)、送信側装置のFIFOメモリの先頭アドレスにおけるハ
イバイトはTFIFSH(TRN FIFO START HIGH；本実施例にお
いては84H)、送信側装置のFIFOメモリにおける最終アド
レスはTFIFE(TRN FIFO END;本実施例においてはAFFF
H)、送信側装置のFIFOメモリの最終アドレスにおけるハ
イバイトはTFIFEH(TRN FIFO END HIGH;本実施例におい
てはAFH)と呼ぶ。

送信側装置において、読取手段（図示せず）により読み
取ったデータは、符号化を施された後に送信側装置のFI
FOメモリにストアされるが、FIFOのメモリをコントロー
ルするためにポインタを使用する。このために使用する
ポインタをTMHPTR(TRN MH POINTER)と呼ぶ。また、送信
機側のFIFOメモリにストアされたデータは、変調器によ
り変調した後、回線に順次送出するが、ここでもFIFOの
メモリをコントロールするポインタが必要である。この
ために使用するポインタをTMDPTR(TRN MODEM POINTER)
と呼ぶ。

一方、受信側装置においては、送信側装置から送られて
きたデータをメモリに格納する。このメモリは、送信側
装置と同様、FIFO(First-In First-Out)メモリである。
受信側装置のFIFOメモリの容量も送信側装置と同じく、
8400HからAFFFHまでとする。

ここで、受信側装置のFIFOメモリにおける先頭アドレス
はRFIFS(REC FIFO START;本実施例においては8400H)、
受信側装置のFIFOメモリにおける先頭アドレスのハイバ
イトはRFIFSH(REC FIFO START HIGH；本実施例において
は84H)、受信側装置のFIFOメモリにおける最終アドレス
はRFIFE(REC FIFO END；本実施例においてはAFFFH)、受
信側装置のFIFOメモリにおける最終アドレスのハイバイ
トはRFIFEH(REC FIFO END HIGH;本実施例においてはAF
H)と呼ぶ。

受信側装置においては、送信側装置から送られてきたデ
ータを復調器により復調し、その後にFIFOメモリにスト
アする。復調データをFIFOメモリにストアするときにポ
インタを使用するが、このポインタをRMDPTR(REC MODEM
POINTER)と呼ぶ。また、FIFOメモリにストアされたデ
ータは、順次読み出して復号し、記録を行う。FIFOメモ
リにストアされたデータを順次読み出して復号化すると
きにもポインタを使用するが、このポインタをRMHPTR(R
EC MH POINTER)と呼ぶ。

送信側装置に含まれるFIFOメモリの管理について、以下
に説明する。TMHPTRは、FIFOメモリ空間において、どこ
の番地まで符号化したデータがストアされているかを示
す。一方、TMDPTRは、FIFOメモリ空間において、どこの
番地のデータまでを変調して回線に送出したかを示す。
符号器は、TFIFS番地から符号化したデータをストア
し、TFIFE番地まで符号化したデータをストアしたと
き、次の符号化したデータをTFIFS番地にストアする。
この時、REVRS（リバース）というフラグに１をセット
し、モデム側に対し、符号化したデータがFIFOの最終番
地までストアされTMHPTRがFIFOの先頭に戻ったことを知
らせる。

一方、モデム側の処理として、TFIFS番地からの符号化
されたデータを順次読み出して変調した後、回線に送出
していく。そして、TFIFE番地にストアされているデー
タを読み出し、変調し、回線に送出した後は、TFIFS番
地にストアされているデータを読み出し、変調し、回線
に送出する。この時、REVRS(リバース)というフラグに
０をセットして符号化を行っている側に対し、FIFOの最
終番地におけるデータの変調および回線への送出が終了
しTMDPTRがFIFOの先頭に戻ったことを知らせる。

送信側装置におけるFIFO管理の主な作用は下記の通りで
ある。

ラインナンバーが変わったとき、再送開始ラインナン
バーを格納するメモリに対し、そのラインナンバーに対
応する符号化データが格納されているアドレスをストア
する。

モデムのポンインタ、すなわちTMDPTRがエンコーダの
ポインタＴＭＨＰＴＲを追い越さないようにする。

そこで、エンコーダのポインタＴＭＨＲＴＲとモデムの
ポインタＴＭＤＰＴＲの間に所定量の未送信画像データ
分の距離を設け、未送信画像データが所定量あれば画像
データを送信し、なければ画像データが所定量そろうま
で待って送信するように制御することが考えられる。

しかし、このとき、ページの終了時点で未送信画像デー
タが所定量以下でそのページ読み取りが終了することが
ある。その場合、その未送信画像データは、所定量の画
像データがそろうのを一定時間待ち、一定時間経過後、
そのページには続きの画像データがないと判断し、その
ページの未送信画像データを送信することになる。しか
し、この待ち時間の間に、次ページの読み取りが実行さ
れ次ページの先頭の画像データが上記所定量以上となっ
た場合は、送信待ちしている前ページの終了時の未送信
画像データより先に、次ページの先頭の画像データが送
信される不都合が生じる。

本発明は、この不都合を解消することを目的とする（本
発明の目的）。

エンコーダのポインタTMHPTRがFIFOメモリを一周して
モデムのポインタTMDPTRにあまり近づかないようにする
（受信側で受信エラーが発生した時に再送を行うが、こ
の再送を行うためのデータをFIFOメモリに残しておくた
め）。

上記に関しては、既に第６図を用いて説明してあるの
で、ここでは説明を省略する。

次に、本実施例の動作を説明するために、上記に関し
て説明を行う。モデムのポインタTMDPTRがエンコーダの
ポインタTMHPTRを追い越さないようにするために、モデ
ムのポインタTMDPTRがエンコーダのポインタTMHPTRに近
づいたとき、フィルを送出する。ここで、読取ったデー
タを符号化するとき、EOLは２バイトで構成し、00H，80
Hのデータとしている（第６図参照）。かかる項目の
制御の一例として、以下の実例が考えられる。

モデムのポインタTMDPTRがFIFOメモリのデータを送出
中、00H，80Hのデータを検出した場合、REVRS(リバー
ス)フラグのチェックを行う。REVRS（リバース）フラグ
が０のときは、 （エンコーダのポインタTMHPTRにおけるハイアドレス）
−（モデムのポインタTMDPTRにおけるハイアドレス）＜
２ であるか否かを判断し、上記の条件が満足するときには
フィルの送出を行い（本発明の「未送信画像データの送
信を禁止する」動作）、上記の条件が満たされないと
き、すなわち、 （エンコーダのポインタTMHPTRにおけるアドレス）−
（モデムのポインタTMDPTRにおけるハイアドレス）≧２
のときは、モデムのポインタTMDPTRを順次インクリメン
トしてFIFOメモリにストアされているデータの送出を行
う。

一方、REVRS（リバース）フラグが１のときには、ま
ず、モデムのポインタTMDPTRにおけるハイアドレスがTF
IFEH(FIFOの最終アドレスにおけるバイト)と等しいか否
かが判断される。モデムのポインタTMDPTRにおけるハイ
アドレスがTFIFEHと等しくないときには、モデムのポイ
ンタを順次インクリメントしてFIFOメモリにストアされ
ているデータの送出を行う。

モデムのポインタTMDPTRがTFIFEHに等しいときは、 （エンコーダのポインタTMHPTRにおけるハイアドレス）
−TFIFSH＜１ であるか否かを判断し、上記の条件を満たす場合はフィ
ルの送出を行い（本発明の「未送信画像データの送信を
禁止する」動作）、上記の条件が満たされない場合、す
なわち， （エンコーダのポインタTMHPTRにおけるハイアドレス）
−TFIFSH≧１ である場合は、モデムのポインタTMDPTRを順次インクリ
メントしてFIFOメモリにストアされているデータの送出
を行う。

以上の場合において、フィルを送出するケースにおいて
も符号化がすべて終了（実際には、符号化を行う側で符
号化が終了した時にMHENDというフラグに１をセットす
るので、モデム側はこのフラグをチェックすることによ
り、符号化がすべて終了しているか否かを認識すること
ができる）しているときには、モデムのポインタTMDPTR
を順次インクリメントしてFIFOメモリにストアされてい
るデータの送出を行う（本発明の「ページ終了が検出さ
れた場合、前記未送信画像データの送信を行う」動作。

また、符号化された全てのデータの送出が終了した時
は、RTC(Return To Control)信号を送出する。

このような本発明によれば、送信手段により送信されて
いない未送信画像データが所定量以下で前記検出手段に
よりページ終了が検出されない場合、前記未送信画像デ
ータの送信を禁止し、前記未送信画像データが所定量以
下であっても前記検出手段によりページ終了が検出され
た場合、前記未送信画像データの送信を行うので、メモ
リ手段へ格納終了したページの送信中に、ページの後端
部分にさしかかりデータが所定量以下となった場合、次
ページの送信を行った場合に、受信側でのページ管理が
複雑となるが、本発明はこれを容易にできると共に、次
ページの先頭にエラーがあった場合、いつまでもページ
の記録ができないことを防止できる（本発明の効果）。

次に上記に関して説明する。第８図には、各々の伝送
スピードにおいて、３秒間に送出されるビット数および
バイト数を示してある。すなわち、往復で３秒間の遅延
までの再送をできるようにするためには、エンコーダの
ポインタTMHPTRがモデムのポインタTMDPTRに3600以上離
れている必要がある。

第９図にFIFOメモリと各種ポインタの関係を示す。本実
施例では、エンコーダのポインタTMHPTRにおけるハイア
ドレスをインクリメントするとき、モデムのポインタTM
DPTRと比較して、エンコーダのポインタTMHPTRがモデム
のポインタTMDPTRに対し4096以上離れるように制御す
る。以下にその制御の具体例を示す。

エンコーダのポインタTMHPTRにおけるハイアドレスをイ
ンクリメントするとき、REVRS(リバース)フラグのチェ
ックを行なう。ＲＥＶＲＳ（リバース）フラグが０のと
きには、 ｛TIFEH−（エンコーダのポインタTMHPTRにおけるハイ
アドレス）｝＋｛（モデムのポインタTMDPTRにおけるハ
イアドレス）−TFIFSH｝＜16であるか否かを判断し、上
記の条件を満たすときはエンコードを中断し、ウェイト
状態となる。また、上記の条件が満たされないとき、す
なわち、 ｛TFIFEH−（エンコーダのポインタTMHPTRにおけるハイ
アドレス）｝＋｛（モデムのポインタTMDPTRにおけるハ
イアドレス）−TFIFSH｝≧16のときは、符号化を行い、
符号化したデータをFIFOメモリにストアする。

これに対し、REVRS(リバース)フラグが１のときは、 （モデムのポインタTMDPTRにおけるハイアドレス）−
（エンコーダのポインタTMHPTRにおけるハイアドレス）
＜16 であるか否かを判断し、上記の条件を満たすときは、エ
ンコードを中断し、ウェイト状態となる。上記の条件が
満たされないとき、すなわち、 （モデムのポインタTMDPTRにおけるハイアドレス）−
（エンコーダのポインタTMHPTRにおけるハイアドレス）
≧16 のときには、符号化を行い、符号化したデータをFIFOメ
モリにストアする。

再送開始アドレスを格納するメモリ領域は本実施例では
1024バイトを考えている。このため、512個の再送開始
アドレスを格納することができる。すなわち、過去512
ラインナンバー分の再送が可能になっている。ここで、
１ラインを符号化したとき、１番短いデータは、１ライ
ンが全白であったときである。上述したように、全白ラ
インを符号化したときのバイト数は７バイトである。１
ラインナンバーは３ラインごとにインクリメントされる
で、１ラインナンバーの最小バイト数は21である。そし
て、512ラインナンバー分の再送を考えると、最小10752
バイトが必要となる。このとき、伝送速度を9600b/sec
とした場合にも、10752(バイト)÷1200（バイト／秒）
≒９（秒）であり、先に述べたように回線上の遅延を許
容する時間として３秒を考えているので、再送開始アド
レスは512個の容量を有するメモリに格納すれば充分で
ある。

受信側装置には、最新の受信したラインナンバーを格納
するメモリエリアを設ける。そして、インシャライズ時
においては、0101Hのデータを格納しておく。そして復
号器は、EOLを検出する毎に次の２バイトのデータ、す
なわちラインナンバーをチェックする。そして、ライン
ナンバーが前回と同じか、あるいは、１つだけインクリ
メントされている場合は、受信画像が“良好”であると
判断する。ラインナンバーは検出されるたびにメモリに
ストアされ、アップデートされる。

一方、ラインナンバーが前回と比較して２つ以上インク
リメントされている場合は、NACK信号の送出を行う。本
実施例においては、PIS信号(462Hzの信号を３秒間連続
させた信号）の送出を行う。そして、送信側装置からの
信号が断になるのを確認した後、300b/sの信号を用いて
再送開始ラインナンバーを送信機に知らせる。

受信側装置から送信側装置に再送開始アドレスを連絡す
るための300b/sの信号の一例を第10図に示す。本図にお
いて、プリアンブルは「0111 1110」パターンの連送、FFH
はアドレスデータ、13Hはコントロールデータ(LSBのデ
ータからMSBのデータの順に回線に送出される),20HはNS
FのFCF(ファクシミリ コントロール フィールド)であ
る。また、その後に送出するラインナンバーは、ライン
ナンバーの下９けたに着目したデータであり、ラインナ
ンバー０からラインナンバー511までである。このとき
に送出するラインナンバーについては、各バイトデータ
のLSBに１をセットすることはしない。例えば、ライン
ナンバー０は、00H,00Hである。FCSはフレームチェック
シーケンス、FLAGは「0111 1110」である。復号に際し
て、EOLに続く２バイトのデータは無視して行う。

送信側装置は、読取り手段（図示せず）により原稿の情
報を読み取り、そのデータを符号器により符号化し、モ
デムによりその符号化したデータを変調し、回線に送出
している。この時、NACK信号(本実施例においてはPIS信
号)の監視をしている。そして、NACK信号を検出しない
場合は、画情報の伝送を行い、NACK信号を検出した場合
には画情報の伝送を中断する。そして、300b/s信号の受
信へ向かう。この300d/sには、前述の如く、再送を開始
するラインナンバー(下９けた)が格納されている。

送信側装置が再送開始ラインナンバーを検出すると、送
信側装置におけるエンコーダのポインタTMHPTRにおける
アドレス，送信側装置におけるモデムポインタTMDPTRの
アドレス，REVRS(リバース)フラグ，再送開始アドレス
をチェックし、その結果に基づいて各種の制御を行う。
この制御例としては、以下に述べる３つのケースが考え
られる。

第１のケースは、REVRSフラグが０であって、送信側装
置におけるエンコーダのポインタTMHPTRが当該装置にお
けるモデムのポインタTMDPTRより大きいときに、送信側
装置のモデムのポインタTMDPTRが再送開始アドレスより
大きい場合である。第11図(1)〜(3)には、再送開始アド
レスを認識し、再送を行う３つのケースを図示してあ
る。ここで述べた第１のケースは、第11図(1)に図示し
てある。この場合には、送信側装置におけるモデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのライ
ンナンバーから再送を行う。

第２のケースは、第11図(2)に図示してある。すなわ
ち、REVRS(リバース)フラグが１であって、送信側装置
におけるモデムのポインタTMDPTRが当該装置におけるエ
ンコーダのポインタTMHPTRより大きい場合である。この
場合には、送信側装置におけるモデムのポインタTMDPTR
に再送開始アドレスをセットし、そのラインナンバーか
ら再送を行う。ここで、送信側装置におけるエンコーダ
のポインタTMHPTRが再送開始アドレスより大きい場合は
エラーが生じたものと判断し、画情報の伝送は行うこと
なく、例えばDCN信号等(300b/sによる)を送出し、回線
を開放する。

第３のケースは、第11図(3)に図示してある。すなわ
ち、REVRS(リバース)フラグが０であって、送信側装置
におけるエンコーダのポインタTMHPTRが当該装置におけ
るモデムのポインタTMDPTRより大きいときに、再送開始
アドレスのポインタが送信側装置におけるモデムのポイ
ンタTMDPTRより大きい場合である。この場合には、送信
側装置におけるモデムのポインタTMDPTRに再送開始アド
レスをセットし、そのラインナンバーから再送を行う。
ここで、送信側装置におけるエンコーダのポインタTMHP
TRが再送開始アドレスより大きい場合はエラーと判断
し、画情報の伝送は行うことなく、例えばDCN信号等(30
0b/s)を送出し、回線を開放する。

次に、受信側装置におけるその他の処理を簡単に述べ
る。受信が良好のときには、EOLに続く２バイト（すな
わちラインナンバーのデータ）は無視して復号を行って
いる。一方、ラインナンバーをチェックした結果、受信
エラーが発生した場合には再送要求を行う。これ以外の
制御として、例えば、下記の制御を行なっている。

1)５秒間にわたってEOLを検出できない場合は、エラー
と判断し、回線を開放する。

2)キヤリアが５秒間連続して検出されない場合は、エラ
ーと判断し、回線を開放する。

3)１枚の画情報を受信中に、誤り再送が所定回数以上行
われたときは、伝送速度のフォールバックを行い、ある
いは回線断とする。

4)制御復帰信号RTCを検出したときは、画情報の受信処
理を終了する。

第12図は、本発明を適用したファクシミリ装置の送信側
構成を示すブロック図である。

第12図において、２はループの保持を行う網制御装置NC
U(Network Control Unit)であり、電話網をデータ通信
等に使用するために、その回線の端末に接続して電話交
換網の接続制御を行ったり、あるいは、データ通信路へ
の切替えを行う。

2aは電話回線である。

４は、送信系の信号と受信系の信号を分離するハイブリ
ッド回路である。信号線28aの送信信号は信号線2bを通
り、網制御装置２を介して、電話回線2aに送出される。
また、相手側ファクシミリ装置から送られてきた信号
は、網制御装置２を介した後、信号線4aに出力される。

６は、受信機から送出される再送要求信号（本実施例に
おいてはPIS信号を使用する）を検出する回路である
（本発明の「受信手段」）。すなわち、信号線4aの信号
を導入し、再送要求信号（本実施例においてはPIS信
号）を検出してい時には信号線6aに信号レベル「１」の
信号を出力する。一方、信号線4aの信号を導入し、再送
要求信号（本実施例においてはPIP信号）を検出してい
ない時には、信号線6aに信号レベル「０」の信号を出力
する。

８は、受信側装置から再送要求信号に引き続いて送出さ
れる再送開始ラインナンバーが格納されている300b/sの
信号(本実施例においてはNSF信号を使用する(第10図参
照))及び再送要求信号に引き続いて送出される切断命令
(DCN)信号(300b/sの信号)を受信する回路である。この
バイナリー信号受信回路８は、NSF信号を検出した時、
信号線8aにパルスを発生するとともに、信号線8bに再送
開始ラインナンバーを出力する。また、このバイナリー
信号受信回路８は、DCN信号を検出した時、信号線8cに
パルスを発生する。

10は読取装置であり、送信原稿より主走査線方向１ライ
ン分の画信号を読み取り、白あるいは黒の２値を表す信
号列を作成する（本発明の「読取手段」）。この読取装
置10はCCD（電荷結合素子）等の撮像素子と光学系によ
り構成する。信号線12aにパルスが発生すると、すなわ
ち、１ラインの画信号の読取要求があると、１ラインの
画信号を読み取り、２値化したデータを信号線10aに出
力する。

12は、一方のバッファメモリ内にある画信号が符号化さ
れている間に、他方のバッファメモリに次のラインの画
信号が書き込まれるようにするためのダブルバッファ回
路である。２本のバッファはBUF0（バッファ０），BUF1
(バッファ１)と呼ぶ。BUF0のバッファに画像データが詰
まっているときには、信号線12b(バッファ０フル)に信
号レベル「１」の信号を出力する。BUF0のバッファに画
像データが詰まっていないときには、信号線12b(バッフ
ァ０フル)に信号レベル「０」の信号を出力する。ま
た、BUF1のバッファに画像データが詰まっているときに
は、信号線12c(バッファ１フル)に信号レベル「１」の
信号を出力する。BUF1のバッファに画像データが詰まっ
ていないときには、信号線12c(バッファ１フル)に信号
レベル「０」の信号を出力する。

後述する制御回路30は、バッファがフルになったことを
確認した後、次に読み出すべきバッファを信号線30bに
出力する信号により指定し(信号線30bが信号レベル
「０」のときは、バッファ０のデータを読み出す；信号
線30bが信号レベル「１」のときは、バッファ１のデー
タを読み出す)、その後、信号線30aにパルス（リードパ
ルス）を発生する。

このダブルバッファ回路12は、指定されたバッファのデ
ータを信号線12dに出力する。そして、指定されたバッ
ファのデータを信号線12dに出力し終ると、指定された
バッファのバッファフルを落とす。すなわち、信号線30
bに出力されている信号レベルが「０」（バッファ０指
定）であって、信号線30aに（リード）パルスが発生
し、バッファのデータをすべて出力したときは、バッフ
ァフル０を落とす（すなわち、信号線12bに信号レベル
「０」の信号を出力する）。また、信号線30bに出力さ
れている信号レベルが「１」（バッファ１指定）であっ
て、信号線30aに（リード）パルスが発生し、バッファ
のデータをすべて出力したときは、バッファフル１を落
とす（すなわち、信号線12cに信号レベル「０」の信号
を出力する）。

また、ダブルバッファ回路12は、バッファが空になった
とき、信号線12aにパルスを発生し、主走査方向におけ
る１ライン分のデータを読取装置10から入力する。この
場合に、そのデータを空いているバッファに格納する
が、同時にデータを格納したバッファフルに１をセット
する。読み取ったデータは、バッファ０，バッファ１，
バッファ０，バッファ１と交互に格納される。

14は、ライン終端符号(EOL)の後に挿入するラインナン
バーのカウントを行うカウンタである。信号線30cにパ
ルスが発生すると、ラインナンバーを０（0101H）にセ
ットする。そして、信号線30dにパルスが発生する毎に
ラインナンバーの値をインクリメントする。すなわち、
ラインナンバーが０（0101H）の状態で信号30dにパルス
が発生したとき、ラインナンバーは1(0103H)となる。以
下同様である。また、ラインナンバーを示す２バイトの
データは、信号線14aに出力される。

16は、信号線30eに出力されている１ラインの２値化さ
れたデータを入力し、符号化（本実施例においてはモデ
ィファイドハフマン符号化）したデータを信号線16cに
出力する回路である。１ラインの２値化されたデータを
入力し、符号化をしたときのビット数が８となったと
き、すなわち、１バイトの符号化したデータがそろった
とき、信号線16aにパルスを発生する。一方、１ライン
の符号化がすべて終了したとき、信号線16bに(終了)パ
ルスを発生する。１ラインの符号化を終了したとき、最
後のデータが８ビットに満たない場合は、残りのデータ
は、０とし、データが８ビットそろったものとして処理
を行う。

18は、ラインデータを読取り符号化したデータをストア
するのに使用するFIFOメモリである（本発明の「メモリ
手段」）。一方、モデム側は、このFIFOメモリにストア
されているデータを読み出し、変調した回線に送出す
る。信号線30fから、信号線30hの３本の信号線により、
符号化したデータをFIFOメモリに書き込む。信号線30f
に（ライト）パルスが発生した場合、信号線30gに出力
されている番地に対し、信号線30hに出力されているバ
イトデータをストアする。また信号線30i,信号線30j,信
号線18aの３本の信号線により、FIFOメモリにストアさ
れているデータを読み出す。信号線30iに（リード）パ
ルスが発生したとき、信号線30jに出力されている番地
のデータを、信号線18aに出力する。本実施例において
は、FIFOメモリは8400HからAFFFHのアドレスを有する。

20は再送開始アドレス格納メモリであり、これにより、
受信側で受信エラーが発生したときに送信側装置はエラ
ーが発生したラインナンバーから再送を行う。送信側装
置において、あるラインナンバーからの再送を行う場
合、そのラインナンバーのデータがFIFOメモリの何番地
から格納されているかを認識する必要があるが、このデ
ータをこのメモリに格納する。信号線30k,信号線30l,信
号線30mを用いて、“あるラインナンバーのデータがFIF
Oメモリの何番地からストアされているか”という情報
を本メモリ20に書き込む。信号線30mに（ライト）パル
スが発生した時、信号線30kに出力されている番地に信
号線30lのバイトデータをストアする。また、信号線30
k,信号線30n,信号線20aを用いて、“あるラインナンバ
ーからのデータがFIFOメモリの何番地からストアされて
いるか”という情報を本メモリ20から読み出す。

そして、信号線30nに(リード)パルスが発生したとき、
信号線30kに出力されている番地のデータを信号線20aに
出力する。再送開始アドレス格納メモリは、C000HからC
3FFHのアドレスを有する。再送開始アドレスの格納メモ
リ構成は第13図に示すとおりである。

第13図に示したように、アドレスC000H,C001Hにはライ
ンナバー０，512…のアドレスが格納され、アドレス000
2H,C003Hにはラインナンバー１，513…のアドレスが格
納され、アドレスC004H，C005Hにはラインナンバー２，
514…のアドレスが格納され、以下同様に、アドレスC3F
CH,C3FDHにはラインナンバー510,1022…のアドレスが格
納され、アドレスC3FEH,C3FFHにはラインナンバー511,1
023…のアドレスが格納される。

22は、パラレルデータをシリアルデータに変換するパラ
レル−シリアル変換回路（以下、P/S変換回路と略す）
である。このP/S変換回路22は、パラレルデータが空に
なると、信号線22aにバイトデータ要求パルスを発生す
る。制御回路30は、信号線22aにパルスが発生すると、
信号線300にバイトデータを出力する。一方、P/S変換回
路22は、信号線300に出力されたバイトデータを入力
し、パラレル−シリアル変換をした後、そのシリアルデ
ータを信号線22bに出力する。

24は、公知のCCITT勧告V27ter（差動位相変調）に基づ
いた変調を行う変調器である（本発明の「送信手
段」）。この変調器24は信号線22bの信号を入力して変
調を行い、変調データを信号線24aに出力する。

26は、信号線30pにパルスが発生したとき、信号線26aに
DCN信号(300b/sの信号)を送出する回路である。このDCN
信号送出回路26は、DCN信号の送出が終了すると、信号
線26bにパルスを発生する。

28は、信号線24aの信号の信号線26aの信号を入力し、加
算した結果を信号線28aに出力する加算回路である。

30は、下記の制御を行なう制御回路である（本発明の
「検出手段」および「制御手段」）。但し、符号化はメ
インルーチンに従って処理し、信号の伝送はインタラプ
トルーチンにより処理を行う。

この制御回路30による符号化、すなわちメインルーチン
における制御過程は第14図に示すとおりである。まず、
モデムのポインタTMDPTRおよびエンコーダのポインタTM
HPTRを、符号化したデータを格納するFIFOメモリの先頭
アドレスにセットする（ステップS100）。そして、１ラ
インの主走査ラインの画情報の読取りが終了したか、す
なわち、ラインバッファがフルになったかを判断する
（ステップS102）。

１ラインにおける主走査ラインの画情報の読取りが終了
すると（すなわち、ラインバッファがフルになると）、
ステップS104に進む。そして、１ラインのデータの読み
込みを行う（ステップS104）。ここで、上述したよう
に、バッファはバッフ０，バァフ１とダブルバッファ構
成になっており、これら２つのバッファから交互にデー
タの読出しを行う。

各バッファからデータを読み出した後、符号化し、その
符号化したデータをFIFOメモリに書き込む（ステップS1
06）。符号化時の主な制御を下記に箇条書きにして示
す。

1.符号化したデータをFIFOメモリに書き込む。

2.ライン終端符号(EOL信号)(FIFOメモリに書き込むデー
タとしては、00H,80Hである)およびラインナンバーをFI
FOメモリに書き込む。

3.受信側装置において受信エラーが発生した場合、送信
側装置においては、エラーしたラインナンバーからデー
タを再送する。この再送が可能となるように、以下の制
御を行う。

すなわち、エンコーダのポインタTMHPTRにおけるバイト
をインクリメントするとき、エンコーダのポインタTMHP
TRがモデムのポインタTMDPTRにFIFOメモリを一周して、
余り近づきすぎない様に制御する。具体的には、エンコ
ーダのポインタTMHPTRがモデムのポインタTMDPTRに、あ
る程度以上近づいたとき、符号化を中断してウェイト状
態にする。そして、ウェイトしているときには、PIS信
号を検出したか否かをチェックし、PIS信号を検出した
場合には、NSF信号の受信を行う。そして、モデムのポ
インタを再送開始アドレスにセットし、そのデータから
の再送を行う。この再送を行うとき、再びトレーニング
を行う。これは、後述するステップS108からステップS1
12の制御と同じである。

4.あるラインナンバーから再送を行う場合、そのライン
ナンバーのデータがFIFOメモリの何番地から格納されて
いるかを認識する必要がある。この情報を再送開始アド
レス格納メモリに格納する。

そして、あるラインの符号化が終了したとき、再送要求
信号、すなわちPIS信号を検出したか否かを判断する
（ステップS108）。再送要求信号、すなわち、PIS信号
を検出すると、画情報の伝送を中断し、NSF信号の受信
を行う（ステップS110）。そして、モデムのポインタTM
DPTRを再送開始アドレス(NSF信号の中にこの情報が入っ
ている)にセットし、そのデータからの再送を行う（ス
テップS112）。

次に、１枚の原稿の符号化が終了したかを判断する（ス
テップS114）。１枚の原稿の符号化が未だ終了していな
いときには、ステップS102に戻る。また、１枚の原稿の
符号化が終了した場合には、ステップS116に進む。

１枚の原稿の符号化が終了したときは、ダブルバッファ
メモリに未だ符号化していないデータが残っているか否
かを判断する（ステップS116）。ダブルバッファメモリ
に未だ符号化していないデータが残っている場合には、
ステップS102に戻る。また、ダブルバッファメモリに符
号化していないデータが残っていない場合には、ステッ
プS118に進み、制御復帰信号RTC(Return To Control)を
FIFOメモリに書き込む。

一方、伝送処理（すなわち、インタラプト処理）は、 （イ）モデムのポインタTMDPTRに格納されているデータ
を変調し回線に送出すること、 （ロ）モデムのポインタTMDPTRを順次インクリメントす
ること、 （ハ）モデムのポインタTMDPTRがエンコーダのポインタ
TMHPTRを追いこさないように制御することが主な内容で
ある。

次に、第15図(1)〜(9)に示すフローチャートを参照して
制御回路30が行う制御手順（符号化処理手順）を説明す
る。

まず、ステップS128からステップS144において各種のイ
ニシャライズ処理を行う。

ステップS128においては、符号化したFIFOメモリに格納
したデータを全て送出したか否かを表すフラグTRNENDに
０をセットする。

ステップS130においては、再送開始アドレスを格納する
メモリを制御するポインタAGAPTRにC000Hをセットす
る。

ステップS132においては、エンコーダのポインタTMHPTR
に8400Hをセットする。

ステップS134においては、モデムのポインタTMDPTRに84
00Hをセットする。

ラインナンバーは、ある一定ライン数（本実施例におい
ては３ライン）毎にインクリメントするが、この制御を
LINCNTというカンウンタにより制御する。ステップS136
においては、このカウンタLINCNTに３をセットする。

ステップS138においては、前述したREVRSフラグに０を
セットする。

ステップS140においては、符号化が終了したか否かを表
わすフラグMHEMDに０をセットする。

ステップS142においては、現在どちらのバッファからデ
ータを読み出しているかを表わすフラグBAFに０をセッ
トする。フラグBAFが０のときは、バッファ０からデー
タを読み出している。また、フラグBAFが１のときは、
バッファ１からデータを読み出している。

ステップS144においては、ラインナンバーをイニシャラ
イズする。

ステップS146からステップS154においては、バッファが
フルか、すなわち、１ラインの読み取りが終了したか否
かを判断し、バッファがフルになった場合、ステップS1
56に進む。ここで、バッファのデータは、バッファ０，
バッファ１と交互に読み取る。

ステップS156からステップS160においては、１ラインの
データをダブルバッファから読み出し、符号器へ出力す
る。

第15図(2)に示すステップS162ないしステップS182にお
いては、特定のラインナンバーのデータから再送を行う
よう、特定ラインナンバーのデータがFIFOメモリの何番
地から格納されているかを、再送開始アドレス格納メモ
リにストアする。ここでは、ラインナンバーが変わった
ときに、再送開始アドレスを再送開始アドレス格納メモ
リにストアする。

ステップS162においては、３ライン毎にラインナンバー
をインクリメントする制御を行う。ステップS164からス
テップS168においては、再送開始アドレスにおけるロー
バイトのデータを再送開始アドレス格納メモリにストア
する。

ステップS170においては、再送開始アドレスポインタAG
APTRのインクリメントを行う。ステップS172ないしステ
ップS176においては、再送開始アドレスにおけるハイバ
イトのデータを再送開始アドレス格納メモリにストアす
る。ステップS178においては、再送開始アドレスポイン
タAGAPTRのインクリメントを行う。ステップS180におい
ては、再送ポインタAGAPTRが再送開始アドレス格納メモ
リの終端まで進んだか否かの判断を行う。そして、再送
ポインタAGAPTRが再送開始アドレス格納メモリの終端ま
で進むと、再送ポインタAGAPTRにはC000Hをセットする
（ステップS182）。

第15図(3)に示すステップS184ないしステップS188にお
いては、FIFOメモリに00Hをストアする。

ステップS190においては、エンコーダのポインタTMHPTR
をインクリメントする。このTMHPTRのインクリメントに
ついては後述する。

ステップS192からステップS196においては、FIFOメモリ
に、800Hをストアする。

ステップS198においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS200ないしステップS216においては、ラインナ
ンバーを入力し、ラインナンバーをFIFOメモリにストア
する。すなわち、ステップS200においては、ラインナン
バーを入力する。ステップS202ないしステップS206にお
いては、ラインナンバーのハイバイトデータをFIFOメモ
リにストアする。ステップS208においては、エンコーダ
のポインタTMHPTRをインクリメントする。ステップS210
ないしステップS214においては、ラインナンバーのロー
バイトデータをFIFOメモリにストアする。ステップS216
においては、エンコーダのポインタTMHPTRをインクリメ
ントする。

第15図(4)に示すステップS218ないしステップS230にお
いては、符号化データをFIFOメモリにストアする。

まず、ステップS218においては、１バイトのデータが符
号化されたか否かを判断する。１バイトのデータが符号
化されると、そのデータを入力（ステップS220）し、１
バイトの符号化データをFIFOメモリにストアする（ステ
ップS222ないしステップS226）。

ステップS228においては、エンコーダのポインタTMHPTR
をインクリメントする。ステップS230においては、１ラ
インの符号化が終了したかを判断し、１ラインの符号化
が終了していないときには、ステップS218に進む。ま
た、１ラインの符号化が終了すると、ステップS232進
む。

第15図(5)に示すステップS232ないしステップS238にお
いては、ラインナンバーをインクリメントするか否かを
チェックし、インクリメントする必要がある場合は、ラ
インナンバーのインクリメントを行う。ここでは、３ラ
イン毎にラインナンバーのインクリメントを行う。

ステップS240ないしステップS248においては、再送要求
信号、すなわちPIS信号を受信したか否かを判断する。P
IS信号を受信した場合には、NSF信号の受信を行い、再
送開始ラインナンバーを入力する。そして、モデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのアド
レスのデータから送信を行う。

ステップS250においては、１枚の原稿の符号化が終了し
たか否かを判断する。１枚の原稿の符号化が終了した場
合には、ステップS252に進む。１枚の原稿の符号化が未
だ終了していない場合には、ステップS146に進む。

ステップS252およびステップS254においては、どちらか
バッファがフルであるか否かを判断する。バッファ０、
あるいはバッファ１のどちらかのバッファがフルの場合
は、ステップS146に進む。バッファ０、バッファ１のい
ずれもバッファがフルでない場合には、ステップS256に
進む。

第15図(6)および同(7)に示すステップS256ないしステッ
プS300においては、FIFOメモリに制御復帰信号RTC(Retu
rn To Control)信号をストアする。

まず、ステップS256ないしステップS260においては、00
HのデータをFIFOメモリにストアする。

ステップS262においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS264ないしステップS268においては、80Hのデ
ータをFIFOメモリにストアする。

ステップS270においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS274ないしステップS296においては、00H,08H,
80HのデータをFIOメモリにストアする。ステップS272,
ステップS298,ステップS300により、00H,08H,80Hのデー
タをFIFOメモリにストアする。

ステップS302においては、符号化が終了したのでフラグ
MHENDに１をセットし、モデムが符号化したデータを全
て送出するまでウェイトする（ステップS303）。そし
て、モデムが符号化したデータを全て送出したときに、
画像伝送を終了する（ステップS304）。

第15図(8)に示すステップS306ないしステップS326は、
送信中に再送要求信号（すなわちPIS信号）を検出し、
モデムのポインタTMHPTRを再送開始アドレスにセットす
るときのサブルーチンである（ステップS248，ステップ
S348）。

再送開始アドレスのセットは、上述したように1)REVRS
フラグが０の場合 1-1)TMHPTR＞TMDPTRであって、且つ再送アドレス＜TMDP
TRのとき 1-2)TMHPTR＞TMDPTR、且つ再送アドレス＞TMHPTR、且つ
再送アドレス＞TMHPTRのとき（この場合はREVRSに１を
セットする） 2)REVRSフラグが１の場合 TMDPTR＞TMHPTRであって、且つ再送アドレス＞TMHPTRの
とき には、再送アドレスをモデムのポインタTMDPTRにセット
し（ステップS318）、リターンする（ステップS320）。
それ以外はエラーとする。

第15図(9)に示すステップS328ないしステップS354まで
は、エンコーダのポインタTMHPTRのインクリメントを行
う。

ここで、ステップS330においては、エンコーダのポイン
タTMHPTRをインクリメントする。そして、TMHPTRのハイ
バイトがインクリメントされないときには直ちにリター
ンするが、TMHPTRのハイバイトがインクリメントされた
ときはステップS334に進む。

ステップS334なしいステップS338においては、エンコー
ダのポインタTMHPTRが一周して、モデムのポインタTMDP
TRにあまり近づきすぎないように制御する。すなわち、
エンコーダのポインタTMHPTRが、モデムのポインタTMDP
TRに4096以上離れているときには、リターンする。この
とき、エンコーダのポインタTMHPTRがFIFOメモリの終端
に達しているか否かをチェックし、FIFOメモリの終端に
達している場合には、エンコーダのポインタTMHPTRに84
00Hをセットする。

エンコーダのポインタTMHPTRがモデンのポインタTMDPTR
に4096以上離れていない場合は、符号化を中断してウェ
イト状態に入る。このウェイトしている時、再送要求信
号（すなわち、PIS信号）を検出したか否かを判断する
（ステップS340）。そして、PIS信号を検出した場合に
は、伝送を中断し（ステップS342）、NSF信号の受信を
行う（ステップS344）。そして、再送開始ラインナンバ
ーを入力し（ステップS346）、モデムのポインタTMHPTR
に再送アドレスをセットする。

本実施例においては、PIS信号を受信した場合にはNSF信
号の受信に向かうが、このときにDCN信号を受信する
と、回線断としてエラー処理を終了する。

第16図に示すフローチャートは、符号化されたデータの
伝送処理（すなわち、インタプラト処理）に関する詳細
な制御過程を示す。本実施例では、信号線22aにパルス
（すなわち、バイトデータ要求パルス）が発生すると、
このインタラプト処理が、実行される。

ここでの主な制御は、FIFOメモリに格納されたデータを
順次読み出し（ステップS370ないしステップS376）、P/
S変換回路22に出力する（ステップS380ないしステップS
386，ステップS390ないしステップS396）ことである。
このときに、モデムのポインタTMDPTRがエンコーダのポ
インタを追い越さない様に制御する。すなわち、符号化
されたデータを送出中に00H,80Hのデータを検出する
と、前述の如く、エンコーダのポインタTMHPTRがモデム
のポインタより、ある一定量先にいっていない場合はフ
ィルを送出して符号化が進むのを待期する（ステップS3
80ないしステップS392,ステップＳ404ないしステップＳ
410）Ｃ本発明の「未送信データの送信を禁止する」動
作）。ここで、MHENDが１のとき（すなわち、１枚の原
稿の符号化がすべて終了したとき）はこの限りではない
（本発明の「ページ終了が検出された場合、前記未送信
画像データの送信を行う」動作）。モデムのポインタが
FIFOメモリの終端まできたときは、モデムのポインタTM
DPTRをFIFOメモリの先頭アドレス8400Hにセットする
（ステップS398,S400）。

また、符号化がすべて終了(MHEND=１)し、モデムが符号
化したデータを全て送出(TMHPTR＝TMDPTR)したとき（ス
テップS364）は、TRNENDに１をセットし（ステップS36
6）、符号化されたデータの伝送がすべて終了したこと
をメイン処理ルーチン（符号化処理ルーチン）に知らせ
る。

第17図には、本発明を適用したファクシミリ装置の受信
側の構成を示すブロック図である。

第17図において、40は第12図に示す２と同じ網制御装置
(NCU)である。また、40aは電話回線を示す。

42は、第12図に示す４と同様のハイブリッド回路であ
る。信号線54aに送信された信号は、信号線40bを通り、
網制御装置40を介して、電話回線40aに送出される。ま
た、相手側ファクシミリ装置から送られてきた信号は、
綱制御装置40を介した後、信号線42aに出力される。

44は、信号線42aの信号を入力し、信号が有るか否かを
検出する回路である。-43dBm以上の信号を受信している
ときは、信号線44aに信号レベル「１」の信号を出力
し、-43dBm未満の信号を受信しているときは、信号線44
aに信号レベル「０」の信号を出力する。

46は、公知のCCITT勧告V27ter（差動位相変調）に基づ
いた復調を行う復調器である。復調器46は、信号線42a
の信号を入力し、復調を行い、復調データを信号線46a
に出力する。

48は、シリアルデータをパラレルデータに変換するシリ
アル−パラレル変換回路である（以下、S/P変換回路と
略す）。このS/P変換回路48は、８ビットのパラレルデ
ータが揃うと信号線48aにパルスを発生し、受信データ
を信号線48bに出力する。制御回路66は、この信号線48a
にパルスが発生したことを検出することにより、１バイ
トのデータを受信したことを認識する。

50は、信号線66bにパルスが発生した時、信号線50aにNS
F信号(第10図参照)を送出する回路である。NSF信号に
は、ラインナンバーが含まれている。このラインナンバ
ーには、信号線66aに出力されている値をセットする。N
SF信号送出回路50は、NSF信号の送出が終了すると、信
号線50bにパルスを発生する。

52は、再送要求信号（すなわち、本実施例においてはPI
S信号）を送出する回路である。換言すれば、信号線66c
にパルスが発生したとき、信号線52aにPIS信号(462Hzの
信号を３秒間)を送出する回路である。PIS信号の送出が
終了すると、信号線52bにパルスを発生する。

54は、信号線50aの信号と信号線52aの信号を入力し、加
算した結果を信号線54aに出力する加算回路である。

56は、相手側ファクシミリ装置から送られてきたデータ
を復調し、復調データストアするために使用するFIFOメ
モリである。このFIFOメモリは送信側のFIFOメモリ(第1
2図の18参照)と同じである。

一方、復号器はこのFIFOメモリにストアされたデータを
読み出し、復号し、ダブルバッファ回路62を経て、記録
を行う。信号線66cないし信号線66eを用いて、復調した
データをFIFOメモリに書き込む。信号線66cに（ライ
ト）パルスが発生したとき、信号線66dに出力されてい
る番地に信号線66eに出力されているバイトデータをス
トアする。

また、信号線66f,信号線66g,信号線56aの３本の信号線
により、FIFOメモリにストアされているデータを読み出
す。信号線66fに（リード）パルスが発生すると、信号
線66gに出力されている番地のデータを信号線56aに出力
する。本実施例においては、FIFOメモリのアドレスは、
8400HないしAFFHである。

58は、正しく受信した最新ラインナンバーを格納してお
くラインナンバー格納メモリである。このラインナンバ
ー格納メモリ58にラインナンバーを書き込む場合は、ラ
インナンバーを信号線66hに出力し、信号線66iに（ライ
ト）パルスを発生する。一方、正しく受信した最新のラ
インナンバーを読み出す場合は、信号線66jに（リー
ド）パルスを発生すると、正しく受信した最新のライン
ナンバーが信号線66hに出力される。

60は、復調されたデータをFIFOメモリから読み出し、復
号したデータを信号線60cに出力する復号器である。復
調された１バイトのデータを復号する準備が完了する
と、信号線60aにバイトデータ要求パルスを発生する。
そのパルスが発生されたとき、時制御回路66はFIFOメモ
リから１バイトの復調されたデータを読み出し、信号線
66kに出力する。復号器60は、１ラインの復号が終了す
ると、信号線60bにパルスを発生する。そして、１ライ
ンの復号データを信号線60cに出力する。

62は、一方のバッファ内にある画信号を記録している間
に、他方のバッファメモリに次のラインの画信号が書き
込まれるようにするためのダブルバッファ回路である。
このバッファは、送信機のダブルバッファ(第12図の12
参照)と同じである。２本のバッファはBUF0（バッファ
０），BUF1(バッファ１)と呼ぶ。このバッファBUF0に画
像データが詰まっているときには、信号線62a(バッファ
０フル)に信号レベル「１」の信号を出力する。BUF0の
バッファに画像データが詰まっていないときには、信号
線6a(バッファ０フル)に信号レベル「０」の信号を出力
する。

また、BUF1のバッファに画像データが詰まっているとき
には、信号線62b(バッファ１フル)に信号レベル「１」
の信号を出力する。BUF1のバッファに画像データが詰ま
っていないときには、信号線62b(バッファ１フル)に信
号レベル「０」の信号を出力する。

後述する制御回路66は、バッファが空であるのを認識し
てどのバッファにデータを書き込むべきかを指定し（す
なわち、信号線66mが信号レベル「０」のときは、バッ
ファ０にデータを書き込む；信号線66mが信号レベル
「１」のときは、バッファ１にデータを書き込む）、そ
の後、記録データを信号線66nに出力し、信号線66lに
（ライト）パルスを発生する。

ダブルバッファ回路62は、指定されたバッファのバッフ
ァフルに１をセットする。

一方、記録装置64は、あるバッファに格納されているラ
インデータの記録が終了すると、信号線64aに記録要求
パルスを発生する。

また、ダブルバッファ回路62は、記録要求パルスを検出
したとき、バッファにデータがつまっていた場合は、記
録データを信号線62cに出力する。バッファのデータを
すべて記録装置64に出力すると、そのバッファに対応す
るバッファフルを落とす。ここで、使用するバッファ
は、バッファ０，バッファ１，バッファ０，バッファ１
と交互である。

64は記録装置であり、記録の準備が完了すると、信号線
64aに記録要求パルスを発生する。そして、信号線62cに
出力されている記録データを入力し、記録を行う。

66は、下記の制御を行う制御回路である。伝送データの
受信は、既述のインタラプトルーチンにより処理し、復
号化はメインルーチンにより処理する。

データの受信を行うために、信号線48aにパルスが発生
する毎に１バイトのデータを入力し、FIFOメモリにスト
アする。このときモデムのポインタRMDPTRを順次インク
リメントする。一方、モデムのポインタRMDPTRがFIFOメ
モリの終端まで達すると、モデムのポインタをFIFOメモ
リの先端にセットする。このとき、REVRSフラグに１を
セットする。

第18図は、復調さ８たデータの受信（すなわち、インタ
ラプト処理）に関する詳細な制御手順を示すフローチャ
ートである。

信号線48aにパルスが発生すると、インタラプト処理が
スタートする（ステップS600）。ステップS602ないしス
テップS606においては、復調データを入力し、FIFOメモ
リにストアする。

ステップS608においては、モデムのポインタRMDPTRをイ
ンクリメントする。

ステップS610においては、モデムのポインタがFIFOメモ
リの終端まできたか否かを判断し、FIFOの終端まできて
いるときには、モデムのポインタRMDPTRに8400Hをセッ
トし、そしてREVRSフラグを１にセットする。

メイン処理過程の主な処理内容は、まずライン終端符合
EOLのサーチをすることである。EOLに接続する２バイト
はラインナンバーを示している。ラインナンバーが前回
と同じであるか、あるいは、１つだけ大きい場合は、画
像受信が良好であると判断する。このとき、ラインナン
バーは新しいラインナンバーを受信する毎にアップデー
トされていく。従って、ラインナンバーが前回より２つ
以上大きい場合は、画像受信は良好でないと判断する。
そして、PIS信号、再送開始ラインナンバーが格納され
ているNSF信号を送信側装置に送出し、そのラインナン
バーからの受信を行う。

画像データを正しく受信しているときは、１ラインの画
像データが揃う毎にダブルバッファに出力し、記録を行
う。ダブルバッファへの出力は、バッファ０，バッファ
１と交互に行う。

エンコーダのポインタがFIFOの終端に至すると、エンコ
ーダのポインタをFIFOの先頭にセットする。このとき、
REVRSフラグを０にセットする。

第19図(1)〜(4)は復号処理過程（メイン処理）を詳細に
示すフローチャートである。

第19図(1)に示すステップS620ないしステップS630は、
各種のイニシャライズを表している。

ステップS620においては、モデムのポインタRMDPTRに84
00Hをセットする。

ステップS622においては、エンコーダのポインタRMHPTR
に8400Hをセットする。

ステップS624においては、フラグBAF(いま、どちらのバ
ッファに対して記録データをストアしようとしているか
というフラグ)に１をセットする。

ステップS626においては、モデムのポインタがFIFOの終
端から先頭に戻ったことを表すフラグREVRSに０をセッ
トする。

ステップS628ないしステップS630においては、ラインナ
ンバーをイニシャライズ(0101Hにセット)する。

ステップS632ないしステップS640においてはEOLを見つ
けたか否かを判断する。EOLを見つけた場合は、ステッ
プS642に進む。

ステップS634ないしステップS638においては、FIFOメモ
リから１バイトの復調データを入力する。

ステップS640においては、エンコードのポインタをイン
クリメントする。これに関しては後述する（ステップS7
20ないしステップS734参照）。

ステップS642ないしステップS654においては、制御復号
信号RTC信号を検出したか否かを判断する。ステップS64
2においては、RTC信号の可能性があるか、すなわち、EO
Lに続くバイトデータが00Hであるか否かを判断する。画
信号を受信しているときは、EOLに続くバイトデータは
ラインナンバーのハイバイトのデータであるので00Hと
なることはない。RTC信号の可能性がある場合には、ス
テップS644ないしステップS652によりRTC信号を検出し
たかを判断する。RTC信号を検出すると、画像受信を終
了する（ステップS564）。ここで、RTC信号の検出とし
ては、例えば、「EOL」に続いて「0が11個続いた後に１」を
２回検出したときとする。

ステップS644ないしステップS648においては、FIFOメモ
リから１バイトの復調データを入力する。

ステップS650においては、エンコーダのポインタRMHPTR
をインクリメントする。ここで、RTC信号の検出の可能
性がない場合、すなわち、EOLに続くバイトデータが00H
でないものを検出したときには、ステップS656に進む。

ステップS656では、EOL信号に続く２バイトのデータ、
すなわち、今回受信したラインナンバーを入力する。ス
テップS658，ステップS660においては、最新の正しく受
信したラインナンバーを入力する。

ステップS662においては、今回受信したラインナンバー
が最新の正しく受信したラインナンバーより２つ以上大
きいか、すなわち、画像受信エラーが発生したか否かを
判断する。今回受信したラインナンバーが最新の正しく
受信したラインナンバーより２つ以上大きい場合、すな
わち、画像受信エラーが発生した場合は、ステップS698
に進む。

今回受信したラインナンバーが最新の正しく受信したラ
インナンバーに等しい場合、あるいは１つ大きい場合、
すなわち画像受信が良好な場合は、ステップS664に進
む。

ステップS664およびステップS666においては、今回受信
したラインナンバーをラインナンバー格納メモリ58にス
トアする。

第19図(2)に示すステップS668ないしステップS680にお
いては、復調データを入力し、デコードを行い、１ライ
ンの記録データを作成する。

ステップS668ないしステップS672においては、FIFOメモ
リから１バイトの復調データを入力する。ステップS674
においては、エンコーダのポインタRMHPTRをインクリメ
ントする。

復号器がバイトデータを要求すると（ステップS676）、
１バイトのデータが復号器に送出される（ステップS67
8）。そして、ステップS680においては、１ラインのデ
コードが終了したか否かを判断する。１ラインのデコー
ドが未だ終了していないときには、ステップS668に進
む。これに対し、１ラインのデコードが終了していると
きには、ステップS682に進む。

ステップS682においては、１ラインの復号化データを入
力し、該当するバッファをセレクトしそのバッファに出
力する（ステップS684ないしステップS696）。バッファ
に１ラインのデータを書き込む時には、バッファ０，バ
ッファ１を交互に選択する。そして、ステップS632に進
み、次のラインのデコードを行う。

画像受信が良好でない場合には、第19図(3)に示すステ
ップS698に進む。まず、PIS信号を送信し（ステップS69
8ないしステップS700）、送信側装置の伝送を中断させ
る。その後、最新の正しく受信したラインナンバーに１
を加えたラインナンバーをNSF信号にセットし、NSF信号
の送信を行う（ステップS702ないしステップS706）。そ
して、モデムのポインタRMDPTRに8400H,エンコーダのポ
インタRMHPTRに8400H,BAFに１，REVRSに０をセットし、
各種イニシャライズを行い、再び画像受信を行なう。

第19図(4)に示すステップS720ないしステップS734は、
エンコーダのポインタRMHPTRのインクリメントするサブ
ルーチンである。エンコーダのポインタRMHPTRをインク
リメントする時、モデムのポインタRMDPTRを追い越さな
いように制御する必要がある（ステップS722ないしステ
ップS724）。

ステップS726においては、エンコーダのポインタRMHPTR
をインクリメントする。エンコーダのポインタがFIFOメ
モリの終端に達した場合は、エンコーダのポインタにFI
FOメモリの先頭アドレスをセットし、REVRSフラグに０
をセットする（ステップS728ないしステップS732）。

なお、ある一定回数以上再送を行った場合にも画像受信
が良好でないときには、フォールバックあるいは回線断
とする。

また、制御を行っている最中にも各種のタイマーが作動
しており、例えば、タイムオーバーになった場合には、
回線断となる。

更に、本発明を適用した受信側装置においては、ライン
ナンバーを検出しているので、どの程度のエラーが生じ
たかを正しく認識することができる。これにより、エラ
ーを分析することが可能となる。例えば、エラーが全体
にばらまかれて均等に発生する場合と、エラーがバース
ト的に発生する場合とを、受信側で正しく識別すること
ができる。かくして、再送を行う際に、フォールバック
するか否か、あるいは、回線断とするか否かを正しく識
別することができる。

〔効 果〕

以上説明したように、本発明によれば、送信手段により
送信されていない未送信画像データが所定量以下で前記
検出手段によりページ終了が検出されない場合、前記未
送信画像データの送信を禁止し、前記未送信画像データ
が所定量以下であっても前記検出手段によりページ終了
が検出された場合、前記未送信画像データの送信を行う
ので、メモリ手段へ格納終了したページの送信中に、ペ
ージの後端部分にさしかかりデータが所定量以下となっ
た場合、次ページの送信を行った場合に、受信側でのペ
ージ管理が複雑となるが、本発明はこれを容易にできる
と共に、次ページの先頭にエラーがあった場合、いつま
でもページの記録ができないことを防止できる。

【図面の簡単な説明】

第１図はHDLCのフレームフォーマットを示す図、 第２図は第１図に示したHDLCフレームデータを用いて誤
り再送を行なった具体例を示す図、 第３図は２つのHDLCフレームを示す図、 第４図は回線に遅延があった場合のHDLCフレームの伝送
例を示す図、 第５図(1)〜(7)はラインナンバーの具体例を示すビット
構成図、 第６図は符号化したデータおよび各ラインナンバーに対
応した再送開始アドレスをメモリに格納した例を示す
図、 第７図(1)および(2)はFIFOメモリと各種ポインタとの関
係を説明する図、 第８図は各伝送スピードにおいて３秒間に送出されるビ
ット数およびバイト数を示す図、 第９図(1)および(2)はFIFOメモリと各種ポインタとの関
係を示す図、 第10図は受信側から送信側に再送開始アドレスを連絡す
るための300b/sの信号の一例を示す図、 第11図(1)〜(3)は再送開始アドレスのセット方法を説明
する図、 第12図は本発明を適用したファクシミリ装置における送
信側の一実施例を示すブロック図、 第13図は再送開始アドレス格納メモリを示す構成図、 第14図は第12図に示した制御回路30の符号化処理（すな
わちメイン処理）を示すフローチャート、 第15図(1)〜(9)は第12図に示した制御回路30の符号化処
理（すなわち、メイン処理）を示すフローチャート、 第16図は第12図に示した制御回路30が制御する符号化デ
ータの伝送手順（すなわち、インタラプト処理）を示す
フローチャート、 第17図は本発明を適用したファクシミリ装置における受
信側の一実施例を示すブロック図、 第18図は第17図に示した制御回路66が制御する復調デー
タの受信処理（すなわち、インタラプト処理）を示すフ
ローチャート、 第19図(1)〜(4)は第17図に示した制御回路66が制御する
復号処理（すなわち、メイン処理）を示すフローチャー
トである。 ２……NCU、 ４……ハイブリッド回路、 ６……再送要求信号検出回路、 ８……バイナリー信号受信回路、 10……読取装置、 12……ダブルバッファ回路、 14……ラインナンバーのカウンタ回路、 16……符号化回路、 18……FIFOメモリ、 20……再送開始アドレス格納メモリ、 22……P/S変換回路、 24……変調器、 26……DCN信号送出回路、 28……加算回路、 30……制御回路、 40……NCU、 42……ハイブリッド回路、 44……信号有無検出回路、 46……復調器、 48……S/P変換回路、 50……NSF信号送出回路、 52……再送要求信号送出回路、 54……加算回路、 56……FIFOメモリ、 58……ラインナンバー格納メモリ、 60……復号器、 62……ダブルバッファ回路、 64……記録装置。

Claims (1)

【特許請求の範囲】
1. 【請求項１】原稿画像を読取る読取手段と、 前記読取手段により読取られた画像データを格納するメ
   モリ手段と、 前記メモリ手段に格納された画像データを送信する送信
   手段と、 前記送信された画像データに対する誤り再送要求信号を
   受信する受信手段と、 前記メモリ手段に格納された画像データのページの終了
   を検出する検出手段と、 前記誤り再送信号で指示された画像データを前記メモリ
   手段から読出して前記送信手段に送信させる制御手段と
   を有し、 前記制御手段は、前記送信手段により送信されていない
   未送信画像データが所定量以下で前記検出手段によりペ
   ージ終了が検出されない場合、前記未送信画像データの
   送信を禁止し、 前記未送信画像データが前記所定量以下であっても前記
   検出手段によりページ終了が検出された場合、前記未送
   信画像データの送信を行うことを特徴とする画像通信装
   置。