JPH0646769B2

JPH0646769B2 - 画像通信装置

Info

Publication number: JPH0646769B2
Application number: JP60037361A
Authority: JP
Inventors: 武弘吉田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1985-02-28
Filing date: 1985-02-28
Publication date: 1994-06-15
Anticipated expiration: 2009-06-15
Also published as: JPS61198865A

Description

【発明の詳細な説明】［技術分野］本発明は、誤り再送を行う誤り再送モードを有する画像
通信装置において、誤り再送モードを選択する選択手段
を設けた装置に関するものである。

〔従来技術〕

この種の画像通信装置として、ファクシミリ装置を取り
挙げ、以下に示す項目に従って従来技術を具体的に説明
していく。

§1 HDLCフレーム構成の説明（第1 図使用） §2 HDLCフレーム構成を用いた誤り再送の具体例
（第2 図使用） §3 HDLCフレーム構成を用いた誤り再送を行うこと
により生じる問題点 §3.1 回線エラーに対する影響 §3.2 エラーが生じたビット位置による影響（第3 図
使用） §3.3 通信回線が有する伝播遅延特性に基づく影響
（第4 図使用） §3.4 符号化の困難さ §4 従来から知られている誤り再送方式の欠点 §4.1 フォールバックに関して §4.2 トレーニング信号の受信に失敗した場合の処理
に関して（第5 図〜第7 図使用） §4.3 EOL を検出できない場合の処理に関して §4.4 画信号の送出が終了した場合の処理に関して §4.5 再送開始ライン等の指示信号を送出した後の処
理に関して §4.6 誤り再送モードの選択に関して §1 HDLCフレーム構成の説明電話回線などの通信回線を介してデータ伝送を行う場合
には、通信回線の瞬断，雑音，ひずみなどの影響によ
り、一定の確立でデータに誤りが生ずる。このデータの
誤りを検出するために、受信データに対して所定の演算
等を施し、一定のルールが維持されているか否かの判定
が行われている。そして、誤りが検出された場合には、
予め定められている伝送制御手順に従い、誤りデータを
含んでいる情報データ群を再び送出するという手法が採
られている。

かかる自動再送要求方式（ARQ:automatic repeat reque
st）は電話回線などを用いて半二重伝送を行う場合に用
いられる手法であり、ハイレベルデータリンク制御手順
(HDLC:high level data link control procedure)に従
って行われる。このHDLCとは、データ伝送回線を経由し
てデータ端末装置(DTE) 相互の間で高能率のデータ伝送
を可能とし、かついかなる符号体系にも依存せずに任意
のビット列を伝送できるビットトランスペアレントな同
期式の伝送制御手順である。HDLC手順では、任意のビッ
ト列の情報およびリンク制御情報を、転送単位であるフ
レームによって伝送する。フレームの開始および終了は
フラグシーケンス(01111110)で示す。

第１図は、HDLC手順のフレームフォーマットを示す。図
示したフラグシーケンスはフレーム同期用の信号であ
り、１個以上のフラグシーケンスの送受信によりフレー
ムの同期がとられる。また、フレームで転送する情報の
中にフラグシーケンスと同じビット列が出現すると、受
信側はそれをフレームの終了と見なす。これを防ぐた
め、フレームの情報中に５個の連続するビット“１”の
パターンが出現した場合、送信側はその直後にビット
“０”を一つ強制的に挿入して送信し、受信側では５個
の連続したビット“１”のパターンに続いて受信する一
つのビット“０”を除去する方法（ゼロビット挿入方
式）を用いて、転送するデータの透過性を保証する。

アドレスフィールドは、そのフレームを送受信する局に
割り当てたアドレスを２進符号（例えば、11111111）で
示す。そのフレームを受信する側の局のアドレスをもつ
フレームはコマンドフレームであり、送信する側の局の
アドレスをもつフレームはレスポンスフレームである。

制御フィールドは、フレームがコマンドの場合には相手
局に対する動作の指令を、また、フレームがレスポンス
の場合にはコマンドフレームの指令に対する応対などを
示す。

フレームチェックシーケンス(FCS:frame checking sequ
ence) は、フレームの伝送誤り検出用の16ビットのシー
ケンスであり、生成多項式 X¹⁶＋X ＋ X^５＋１による演
算結果を示す。演算対象はフレームのアドレスフィール
ドの始めから情報フィールドの終りまでである。

情報フィールドの長さは任意（例えば、512 バイトすな
わち512 ×8 ビット）である。

§2 HDLCフレーム構成を用いた誤り再送の具体例第２図は、第１図に示したHDLCフレームデータを用いて
誤り再送を行ったときの具体例を示す。すなわち、受信
側があるフレームを受信した時にエラーが生じていない
場合には ACK信号を送出し、また、エラーが発生してい
る場合にはNACK信号を送出している。

これに対し、送信側では、フレームＮの送信中に検出し
た ACK信号に応答して、フレームＮの送出後にフレーム
Ｎ＋１の送出を行う。

他方、あるフレームＮの送出中にNACK信号を検出した場
合、あるいは ACK信号を検出し得なかった場合には、フ
レームＮを送出した後にフレームＮ−１の再送を行う。
そして、同一フレームについて、所定回数以上のNACK信
号を検出したとき、あるいは、 ACK信号を全く検出しな
いときには、フォールバック(fallback)を行う制御が行
われる。

このように、送信側からフレーム化されたデータを送出
し受信側において受信を行う場合、第２図に示すように
受信側においてはフレームＮに関してエラーが発生せ
ず、フレームＮ＋１の受信時にエラーが発生した場合に
は、次のような制御が行われる。すなわち、受信側はフ
レームＮを受信した後に ACK信号を送出し、フレームＮ
＋１を受信した後にNACK信号を送出する。

これに対して、送信側ではフレームＮ＋１を送出中に A
CK信号を受信することになるので、フレームＮ＋１を送
出した後にフレームＮ＋２の送出を行う。更に送信側で
は、フレームＮ＋２の送出中に NACK 信号を受信するこ
とになるので、フレームＮ＋２の送出後に再びフレーム
Ｎ＋１の送出を行う。

受信側ではフレームＮ＋１に対する上記NACK信号を送出
した後、フレームＮ＋２にエラーが発生するか否かに拘
りなく、フレームＮ＋２の受信後に ACK信号を送出す
る。かくして、受信側はフレームＮ＋１の受信待ち状態
となる。そして、フレームＮ＋２に続いて送出される再
送フレームＮ＋１にはエラーが発生していない場合、受
信側は再送フレームＮ＋１を受信した後に、 ACK信号を
送出する。

他方、送信側では再送フレームＮ＋１を送出中に ACK信
号を受信することになるので、再送フレームＮ＋１を送
出した後に再びフレームＮ＋２の送信を行う。そして、
フレームＮ＋２を送出中に受信した ACK信号に応答し
て、フレームＮ＋２の送出後にフレームＮ＋３の送出を
行う。

§3 HDLCフレームを用いて誤り再送を行うことにより
生じる問題点従来から知られている再送訂正方式ARQ を用いた画像通
信装置は、このようにHDLCフレーム構成を採用している
ので、主として以下に述べる問題点があった。

§3.1 回線エラーに対する影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、受信側においては、イ）そのブロックの中に
エラーが全く生じなかったか、あるいは、ロ）１ビット
以上のエラーが生じたかということを判断することがで
きる。このため、受信側では、１ビットもエラーのない
良好な画像を再現することが可能である。

しかし、あるブロックに関して受信エラーが生じた場
合、どの程度のエラーであったかということを判断する
ことはできない。すなわち、受信側では、単にそのブロ
ックにエラーが全く生じなかったか、あるいは、そのブ
ロックにエラーが存在したのか（すなわち、第１ビット
目から第×ビット目（×はブロックサイズ，画情報によ
り異なる）のいずれかを特定することはできない）とい
う二者択一的な判断しかできなかった。

従って、日本など回線状態が良い状況下においてHDLCフ
レームにより信号をブロック化するのは有効であるが
（すなわち、回線状況の良い場合には、１ビットもエラ
ーのない画像を受信機側で再現することができるが）、
回線状態が悪い場合には、HDLCフレームに含まれる数ビ
ットが受信エラーとなる確率が高くなる。このため、再
送回数が多くなるという欠点がみられた。

§3.2 エラーが生じたビット位置による影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、ブロックのどのビット位置でエラーが発生し
た場合にも、ブロックの先頭から再送を行う必要があ
る。例えば第３図に示すように、（ア）で示す部分のデ
ータにエラーが発生した場合においても、ブロックの先
頭、すなわち（イ）のところのデータから再送を行う必
要がある。このために、伝送効率を向上させることがで
きないという欠点があった。

§3.3 通信回線が有する伝播遅延特性に基づく影響に
ついて送信側では、あるフレームＮの送出期間中に先に送出し
たフレームＮ−１が受信側に正しく受信されたか否かを
判断する。しかし、この場合にも、回線が固有的に有す
る遅延時間に起因して、 ACK信号を受信し得ない事態が
生じることがある。その具体例を第４図を参照して説明
する。いま、１ブロックのデータを伝送するのに要する
時間をTf，送信側から受信側へ信号を伝達する際に生じ
る遅延時間をTdとすると、Tf＞2Td である必要がある。
このように、ブロックサイズに応じて、許される回線上
の遅延時間が規定されてしまうという欠点がある。そこ
で、回線上の遅延時間を長く許容できるようにするため
には、ブロックサイズを大きくする方法が考えられる。
しかし、ブロックサイズを大きくすると、上述した『§
3.2 エラーが生じたビット位置による影響について』
の項で述べた欠点が顕著に表われてきてしまうという欠
点が生じていた。

§3.4 符号化の困難さ新たな設計を行うために、符号
化作成に要する時間が余分に費されてしまうという欠点
がみられた。

§4 従来から知られている誤り再送方式の欠点 §4.1 フォールバックに関して従来の誤り再送方式においては、受信側装置において受
信エラーが発生した場合に再送要求を行うよう構成され
ていた。また、ある原稿を伝送中に、誤り再送がある一
定回数（例えば3 回）以上行われた場合には、フォール
バック（伝送スピードを下げること）が行われていた。

従って、回線の状態（特性）に変化がなく所定の伝送ス
ピード（例えば4800bit/Sec）による受信が可能である
場合にも、インパルス性のノイズが回線に重畳されたよ
うな場合（例えば、１枚の原稿を伝送中にインパルスノ
イズが3 回発生した場合）にはフォールバックしてしま
うことになる。

同様に、回線が定常状態にあるにも拘らず所定の伝送ス
ピードによる受信が不可能な場合、誤り再送が続けて3
回発生したときにはフォールバックが行われる。

上述した後者の場合には、フォールバックすることによ
り、受信エラーを無くす可能性が有るので、有意義なフ
ォールバックである。しかし、前者の場合には、たとえ
フォールバックを行ったとしても、インパルス性のノイ
ズに起因して受信側には再びエラーが発生してしまうこ
とになる。よって、前者の場合にフォールバックを行う
ことは無駄である。

このように従来の誤り再送方式にあっては、無駄なフォ
ールバックが行われており、伝送時間を不要に長くして
いたという欠点がみられた。

§4.2 トレーニング信号の受信に失敗した場合の処理
に関して従来から知られている画像通信方式においては、トレー
ニング信号の受信に失敗した場合、受信側では直ちにエ
ラーとなり、他方、送信側では１枚の原稿の伝送を終了
した後にエラーとなるよう構成されていた。このよう
に、画伝送は行われていないにも拘らず、１枚の原稿の
伝送が終了するまで回線を占有したままとなり、料金が
無駄になるという大きな欠点があった。

第5 図は、従来の誤り再送方式において受信側装置がト
レーニング信号の受信に失敗したときの動作例を示すも
のである。

ここで、NSF は非標準装置、 CSI は被呼局識別、 DIS はディジタル識別信号、 NSS は非標準装置設定、 TSI は送信端末識別、 DCS はディジタル命令信号、 TCF はトレーニンクチェック、 CFR は受信準備確認、 EOP は手順終了、 DCN は切断命令、を表す(CCITT勧告 T.30参照)。

第6 図(1) 〜(3) に示す波形図は、受信側装置がトレー
ニング信号の受信を行い、トレーニング信号の受信に成
功した場合の状態を示している。本図において、(1) は
回線上の信号を示している。本図(B) は、回線上に信号
が有るか否かを表す信号有無(SED:Signal Energy Detec
t)であり、信号有状態を検出している時はハイレベルを
呈する。本図(C) は、所定の伝送スピードで送出される
有効データを検出したか否かを示すキャリアディテクト
(CD)であり、所定の伝送スピードでの有効データを検出
している時は、ハイレベルを呈する。

これら第6 図(1) 〜(3) に明らかなように、SED がハイ
レベルであり且つCDがローレベルの期間（Tr）、トレー
ニング信号の受信が行われていることになる（2400bit/
S のときTr＝1158mS， 4800bit/SのときTr＝923mS）。

第７図に示すフローチャートは、従来の装置におけるト
レーニング信号／画信号を受信するための制御手順を示
している。

ここで、ステップS1000 は、トレーニング信号／画信号
の受信を表している。

ステップS1002 においては、トレーニング信号の受信が
失敗であると判定するためのタイマT2に10秒をセットす
る。

ステップS1004 においては、T2がタイムアウトするか否
かを判断しながら、20ミリ秒間連続してSED＝1 である
か否かを検出する。このとき、タイマＴ2 がタイムアウ
トすると、ステップS1012 に進む。また、20ミリ秒間連
続してSED＝1 であると（すなわち、トレーニング信号
の頭の部分を受信すると）、ステップS1006 に進む。

ステップS1006 においては、タイマT2がタイムアウトす
るか否かを判断しながら、ａミリ秒(2400b/Sのときは70
0 ミリ秒，4800b/Sのときは500 ミリ秒) 間連続してCD
＝0であるか否かが判断される。このとき、タイマT2が
タイムアウトすると、ステップS1012 に進む。また、ａ
ミリ秒間連続してCD＝0であるとき（すなわち、トレー
ニング信号を受信すると）、ステップS1008 に進む。

ステップS1008 においては、タイマT2がタイムアウトす
るか否かを判断しながら、20ミリ秒間連続してCD＝1で
あるか否かが判断される。このとき、タイマT2がタイム
アウトすると、ステップS1012 に進む。また、20ミリ秒
間連続してCD＝1であるとき（すなわち、画信号の頭の
部分を受信すると）、ステップS1010 に進む。

ステップS1010 は画信号の受信を表わしている。

ステップS1012 は、受信エラーを表わしている。

この第7 図に示したように、トレーニング信号の受信に
失敗したとき（すなわち、SED およびCD が正しく動作
しなかったとき）は、トレーニング信号／画信号の受信
モードに入ってから、約10秒後にエラー終了になってし
まうという欠点がみられた。

§4.3 EOL を検出できない場合の処理に関して従来のファクシミリ装置では、トレーニング信号の受信
に成功して画信号の受信モードに入った場合、5 秒間以
上にわたってEOL(End of Line)信号を受信できないとき
には、直ちにエラーとしていた。このことは、誤り再送
モードを使用した場合も同様である。

このように、トレーニング信号の受信には成功したにも
拘らず復調データが正しく復調されない場合には直ちに
エラーとされていたので、誤り再送を有効に生かしてい
ないという欠点がみられた。

§4.4 画信号の送出が終了した場合の処理に関して従来のファクシミリ装置では、画信号の送出が終了した
場合、直ちに手順信号を送出していたため、最後のブロ
ックを受信側装置がエラーすると、誤り再送を行うこと
ができないという欠点がみられた。

§4.5 再送開始ライン等の指示信号を送出した後の処
理に関して従来のファクシミリ装置では、受信側がエラーを検出す
るとNACK信号を送出し、その後に再送開始ライン等の指
示信号を送出していた。次に、受信側装置は送信側装置
から送出される画信号（すなわち、指定した再送相開始
ラインからの画信号）の受信に向かっていた。

しかし、受信側から送出される再送開始ライン等の指示
信号を送信側が正しく受信し得ないときには、エラーに
なってしまうという欠点がみられた。

§4.6 誤り再送モードの選択に関して一般に、誤り再送モードは画情報を確実に伝送できると
いう長所を有している半面、エラーが全く無い場合に
は、通常の伝送よりも余分に時間がかかってしまうとい
う不都合がある。従って、誤り再送モードによる伝送を
行うか否かをオペレータの選択に任せることが望まし
い。

しかし、従来のファクシミリ装置では、オペレータの意
志により、誤り再送モードを任意に選択することができ
ないという欠点がみられた。

［目的］誤り再送モードが選択できる画像通信装置において、回
線状態がよいときは誤り再送モードは選択されず、回線
状態が悪いときに誤り再送モードが選択されることが考
えられる。回線状態が悪いため誤り再送モードが選択さ
れたとき、相手側に誤り再送モードがなければ誤り再送
は行われずに画像伝送される。そして、誤り再送が行わ
れないときは、誤り再送モードが選択されない回線状態
がよいときと同じ状態とみなされ、高速の伝送スピード
で画像伝送が開始される。このとき、実際は回線状態が
悪いので、装置は伝送スピードを下げなければならない
状況が発生すると考えられる。

そこで、本発明は、誤り再送モードが選択されていて
も、相手装置に誤り再送モードがないことが検出された
ときに、誤り再送モードが選択されていないときと同じ
く高速の伝送スピードで画像伝送を開始してしまい、実
際には、回線状態が悪いので、伝送スピードを下げざる
をえなくなる不都合を解消することを目的とする。

〔実施例〕

本発明を適用した一実施例としてファクシミリ装置を挙
げ、これを説明していく。

まず、本実施例の概要を述べる。

(i) 画情報の伝送時（送信側）においては、符号化した
ラインナンバーをライン毎に付して画情報と共に伝送す
る。そして、あるラインナンバーに対応する符号から以
後のデータを再送可能とする。

受信機側においては、画情報の受信中にラインナンバー
をチェックし、それにより受信エラーの有無を判定す
る。そして、正しくデータを受信したときには、ライン
ナンバーを除去して復号化を行う。他方、受信機側で受
信エラーの発生を認識したときには、受信側装置は制御
信号を送出し、送信側装置の画情報伝送を中断させる。
その後、受信側装置は再送要求開始ラインナンバーを送
信側装置に知らせる。このことにより、送信側装置は、
再送要求開始ラインナンバーからの伝送を再開する。

(ii)画情報の伝送時において、ライン毎に挿入するライ
ンナンバーは次のとおりの特性を有する。

イ）ラインナンバーは1 ライン毎にインクリメントして
いく。

ロ）ラインナンバーは１ラインの符号の終わりを表わす
信号、例えば“EOL ”(End of Line；COITT 勧告T4に基
づいてモディファイドハフマン符号化、あるいはモディ
ファイドリード符号化などを行った場合などに用いる）
の後に挿入する。このことにより、受信側装置では、画
情報とラインナンバーとの識別を可能とする。

ハ）ラインナンバーの長さを一定としてある。従って、
小さな数を表すラインナンバーと大きい数を表すライン
ナンバーとはその符号長が同じになっている。これによ
り、受信側装置では、１ラインの符号の終わりを表す信
号のうち所定バイトは、ラインナンバーであると認識す
ることができる。このように、受信側での画情報とライ
ンナンバーの識別が容易になる。

ニ）ラインナンバーは特別な意味を持つ信号、例えば、
１ラインの終わりを表わす信号、と異なる符号構成を有
する信号としてある。従って、受信側においてエラーが
発生したときには、再び特別な意味を持つ（１ラインの
終わりを表わす）信号をサーチし、当該信号の検出に応
答してライン同期を確立することが可能となる。

以下、次に示す項目に従って、本実施例によるファクシ
ミリ装置を詳細に説明する。

§1 誤り再送の手順の一例（第8 図使用） §2 ラインナンバーの説明（第9 図使用） §3 符号化データをFIFOメモリにストアする場合の具
体例（第10図使用） §4 FIFOメモリおよびFIFOメモリを制御するポインタ
の説明 §5 送信側装置から誤り再送モードを選択するための
構成（第11図および第12図使用） §6 送信側装置におけるFIFOメモリの管理（第13図〜
第15図使用） §7 再送開始アドレスを格納するメモリ容量の妥当性 §8 送信側装置から画情報を全て送出した後の制御 §9 受信側装置から再送要求を行う条件およびフォー
ルバック要求を行う条件（第16図使用） §10 NSF 信号の構成（第17図使用） §11 NACK信号を受信した時における送信側装置の動作
（第18図使用） §12 送信側装置のブロック図の説明（第19図および第
20図使用） §13 送信側装置における制御回路の概略動作説明（第
21図使用） §14 送信側装置における制御回路の詳細な動作説明
（第22図および第23図使用） §15 受信側装置のブロック構成（第24図使用） §16 受信側装置における制御回路の動作説明（第25図
および第26図使用） §17 その他の実施例 §1 誤り再送の手順の一例（第8 図使用）誤り再送モードにて画像伝送を行うようモード選択がな
されている場合（すなわち送信側装置においてスタート
ボタンが連続して2.5 秒以上押下された場合、あるい
は、送信側装置において誤り再送モードがスイッチ等に
より選択されている場合）について、第8 図を参照して
説明する。

第8 図では、画情報を伝送している最中にインパルス性
のノイズが1 回発生し、このことにより受信側装置にお
いて３ライン以上のエラーが発生した場合を考えてい
る。このようなエラーが生じると、受信側装置はNACK信
号（本実施例ではPIS 信号；Procedure Interrupt Sign
al 手順中断信号）を送出する。送信側装置はこのPIS
信号を検出することにより、画像情報の送出を中断す
る。

受信側装置は、PIS 信号に続いて再送開始ライン／フォ
ールバック等の情報を送信側装置に伝達するために、V2
1 変調のNSF 信号を用いる。本実施例では、NSF 信号に
より、正しく受信した最後のライン番号を送信側装置に
知らせる。

かかる信号に基づき、送信側装置は、受信側から指定さ
れたラインの次のラインから画情報の再送を行う。この
とき、送信側装置においては、フォールバックの指示が
あればフォールバックを行う。また、現時点以上にフォ
ールバックを行うことができない場合（すなわち、現在
2400 b/Sで画像伝送を行っているとき、3 回の誤り再送
を行った場合）はエラー終了となり、回線断(DCN) とす
る。

なお、第8 図に示したNSF/CSI/DIS 等の略号は、先に第
5 図に関して述べたとおりである。

§2 ラインナンバーの説明（第9 図使用）第９図は、ラインナンバーの具体例を示すビット構成図
である。このラインナンバーは、EOL(ライン終端符号)
の後で挿入されるものである。

なお、本実施例では、符号化方式としてモディファイド
ハフマン符号を変更した方式を採用している。

ラインナンバーは、ライン終端符号EOL に続く２バイト
（16ビット）とする。そして、ラインナンバーは EOL信
号と区別し得るように、ラインナンバーにおけるハイバ
イトの LSB(Least Significant Bit) 及びラインナンバ
ーのローバイトの LSBは、それぞれ１に固定する。受信
側装置でデコードされたときに１ラインのビット数が17
28ビット(A4 サイズの受信時) でなかった場合には、再
び EOLのサーチを実行し、ライン同期をとる。このため
に、ラインナンバーは、 EOLと異なる信号にする必要が
ある。

例えば、ラインナンバー０は01H （ラインナンバーのハ
イバイト）01H （ラインナンバーのローバイト）、ライ
ンナンバー１は01H （ラインナンバーのハイバイト）03
H （ラインナンバーのローバイト）、ラインナンバー２
は01H （ラインナンバーのハイバイト）05H （ラインナ
ンバーのローバイト）、ラインナンバー３は01H （ライ
ンナンバーのハイバイト）07H （ラインナンバーのロー
バイト）、ラインナンバー10は01H （ラインナンバーの
ハイバイト）15H （ラインナンバーのローバイト）、ラ
インナンバー 100は01H （ラインナンバーのハイバイ
ト） C9H（ラインナンバーのローバイト）となる。これ
らラインナンバーは、３ライン毎にインクリメントする
よう規定してある。

§3 符号化データをFIFOメモリにストアする場合の具
体例（第10図使用）第10図は、符号化したデータおよび各ラインナンバーに
対応した再送開始アドレスをメモリに格納した状態を例
示するものである。本図において、TFIFS は、符号化し
たデータを格納するメモリの先頭アドレス（本実施例に
おいては、8400H）である。送信側装置における符号化
データを格納するメモリ領域として、例えば8400H から
AFFFHまでを考える。また、再送開始アドレスを格納す
るメモリ領域として、例えばC000H からC3FFH までを考
える。

いま、送信側装置の条件として、１ラインが全白の場合
の最小伝送時間は10m Sec,１ラインに黒が有る場合の最
小伝送時間は20m Sec,伝送スピードは4800b/S としたと
きに、A4サイズの原稿（全白）を伝送する手順を第10図
に基づいて説明する。このとき、１ラインの最小バイト
数は６である。また、メモリに格納されたバイトデータ
を送出するときには LSBから送出するものとする。例え
ば、アドレス8401H のデータを送出するときは、まず０
の情報を７ビット送出し、その後、１の情報を送出す
る。

第10図において、アドレス8400H,8401H に格納されてい
るデータにより EOLが形成される(15 個の連続した０情
報の後に１情報が送出される) 。アドレス8402H にはラ
インナンバーのハイバイトデータ、アドレス8403H には
ラインナンバーのローバイトデータが格納される。アド
レス8402H, 8403Hに格納されているデータは、 01H,01H
であり、ラインナンバー０を表わす。

アドレス8404H から8406H には、1728ビットが全白であ
ったとき、モディファイドハフマン符号化したデータが
格納されている。すなわち、1728ビット全白であったと
きのモディファイドハフマン符号化したデータは、01 0
011 011 0011 01 01（左側のデータから順に回線に送出
される場合）である。ここで、010011011 は、1728ビッ
ト白ランレングスである場合のメークアップ符号であ
り、00110101は０ビット白ランレングスである場合のタ
ーミネイティング符号である。この1728ビット全白であ
ったときのモディファイドハフマン符号化したデータを
メモリに格納すると、 B2H,59H, 01H となる。

回線にデータが送出される時は、 B2Hの LSBのデータか
ら MSBのデータ、59H の LSBのデータから MSBのデー
タ、01H の LSBのデータから MSBのデータの順に送出さ
れる。すなわち、01001101(B2Hのデータ)10011010(59H
のデータ)1000 0000 （01H のデータ）の順に（左側の
データから順に回線に送出される場合）回線にデータが
送出される。以後同様に、符号化されたデータが送信側
装置のメモリに格納される。

一方、再送開始アドレスが、各ラインナンバーに対応し
て、メモリに格納されている。再送開始アドレスが格納
されるメモリ領域は、アドレスC000H からアドレスC3FF
H である。再送開始アドレスが格納されているメモリ領
域の先頭アドレスを LIN0 と呼ぶ。１つの再送開始アド
レスを指定するためにはメモリ領域は２バイトぶんが必
要である。アドレスC000H からアドレスC3FFH のメモリ
領域は1024バイトであるので、再送開始アドレスとして
512個を格納することが可能である。また、上述したと
おりラインナンバーは１ライン毎にインクリメントする
構成としてあるので、ラインナンバーが変化した（すな
わち、１だけインクリメントされた）とき、再送開始ア
ドレスを格納するメモリに対し、符号化されたデータが
格納されているメモリのラインナンバーの先頭アドレス
を格納する。その具体例は、第10図に示す通りである。

アドレスC000H,C001H には、00H,84H が格納されてい
る。アドレスC000H に格納されているデータはラインナ
ンバー０の再送開始アドレスにおけるローデータ、アド
レスC001H に格納されているデータはラインナンバー０
の再送開始アドレスにおけるハイデータであり、ライン
ナンバー０の格納されている先頭アドレス（符号化され
たデータが格納されているメモリに対して）は、8400H
である。

また、アドレス C002H，C003H には07H,84H が格納され
ている。アドレスC002H に格納されているデータはライ
ンナンバー１の再送開始アドレスにおけるローデータ、
アドレスC003H に格納されているデータはラインナンバ
ー１の再送開始アドレスにおけるハイデータであり、ラ
インナンバー１の格納されている先頭アドレス（符号化
されたデータが格納されているメモリに対して）は8407
H である。以下同様に、ラインナンバー２，ラインナン
バー３，ラインナンバー４の格納されている先頭アドレ
ス（符号化されたデータが格納されているメモリに対し
て）は、840EH, 8415H，841CH である。

更に、上述したように、再送開始アドレスを格納するメ
モリ領域は1024バイトであるので、再送開始ラインナン
バーとしては、 512個格納することができる。 513番目
のラインナンバーは、LIN0（アドレスC000H ）に格納す
る。かくして、過去 512ぶんのラインナンバーが格納さ
れることになる。

§4 FIFOメモリおよびFIFOメモリを制御するポインタ
の説明送信側装置においては、本実施例により符号化されたデ
ータがFIFO(First-In First-Out) メモリにストアされ
る。FIFOメモリの容量は上述の如く8400H からAFFFH ま
でである。ここで、送信側装置のFIFOメモリの先頭アド
レスはTFIFS(TRN FIFO START ；本実施例においては840
0H)、送信側装置のFIFOメモリの先頭アドレスにおける
ハイバイトはTFIFSH(TRN FIFO START HIGH；本実施例に
おいては84H)、送信側装置のFIFOメモリにおける最後ア
ドレスはTFIFE(TRN FIFO END；本実施例においてはAFFF
H)、送信側装置のFIFOメモリの最終アドレスにおけるハ
イバイトはTFIFEH(TRN FIFO END HIGH；本実施例におい
ては AFH )と呼ぶ。

送信側装置において、読取手段により読み取ったデータ
は、符号化を施された後に送信側装置のFIFOメモリにス
トアされるが、FIFOのメモリをコントロールするために
ポインタを使用する。このために使用するポインタをTM
HPTR(TRN MH POINTER)と呼ぶ。また、送信機側のFIFOメ
モリにストアされたデータは、変調器により変調した
後、回線に順次送出するが、ここでもFIFOのメモリをコ
ントロールするポインタが必要である。このために使用
するポインタをTMHPTR(TRNMODEM POINTER ) と呼ぶ。

一方、受信側装置においては、送信側装置から送られて
きたデータをメモリに格納する。このメモリは、送信側
装置と同様、FIFO(First-In First-Out)メモリである。
受信側装置のFIFOメモリの容量も送信側装置と同じく、
8400H からAFFFH までとする。

ここで、受信側装置のFIFOメモリにおける先頭アドレス
は RFIFS(REC FIFO START;本実施例においては8400H)、
受信側装置のFIFOメモリにおける先頭アドレスのハイバ
イトはRFIFSH(REC FIFO START HIGH；本実施例において
は84H)、受信側装置のFIFOメモリにおける最終アドレス
は RFIFE(REC FIFO END;本実施例においてはAFFFE ) 、
受信側装置のFIFOメモリにおける最終アドレスのハイバ
イトは RFIFEH(REC FIFO END HIGH;本実施例においては
AFH )と呼ぶ。

受信側装置においては、送信側装置から送られてきたデ
ータを復調器により復調し、その後にFIFOメモリにスト
アする。復調データをFIFOメモリにストアするときにポ
インタを使用するが、このポインタをRMDPTR(REC MODEM
POINTER) と呼ぶ。また、FIFOメモリにストアされたデ
ータは、順次読み出して復号し、記録を行う。FIFOメモ
リにストアされたデータを順次読み出して復号化すると
きにもポインタを使用するが、このポインタをRMHPTR(R
EC MH POINTER)と呼ぶ。

§5 送信側装置から誤り再送モードを選択するための
構成（第11図および第12図使用）（本章が本発明の構成
を説明する章である）送信側装置からの誤り再送モードを選択するための手法
として、2 の方法を採る。第1 は、スイッチ等を用いて
誤り再送モードを選択する方法である。すなわち、ある
特定スイッチがオン状態にあるときには誤り再送モード
が選択されているものとする。

誤り再送モードを選択する第2 の方法は、送信側装置の
スタートボタンを連続して押下することである。すなわ
ち、スタートボタンを連続して2.5 秒以上押下すること
に誤り再送モードを選択し、「ピー」音の発生によりオ
ペレータは誤り再送モードが選択されたことを知る。

また、送信側装置のスタートボタンを連続して5 秒以上
押下したときにはG2モードが選択され、「ピー」「ピ
ー」音の発生によりオペレータはＧ2 モードが選択され
たことを知る。

本実施例において、誤り再送モードでの画伝送は伝送ス
ピード4800b/S により行う。従って、送信側装置により
誤り再送モードが選択されたときに、受信側装置に誤り
再送モードの機能が備えられている場合には、誤り再送
モードでの伝送が行われる。しかし、受信側装置に誤り
再送モードの機能が備えられていない場合には、伝送ス
ピードを9600b/S でなく4800b/S に落として伝送を開始
する。

第11図は、本実施例によるファクシミリ装置の送信側の
構成を示すブロック図である、本図において、67は網制
御部(NCU) であり、電話網をデータ通信等に使用するた
めにその回線の端末に接続して電話交換網の接続制御を
行ったり、データ通信路への切換えを行ったり、ループ
の保持を行う。また、67a は電話回線である。

68は、送信系の信号と受信系の信号を分離するハイブリ
ッド回路である。信号線71a 上の送信信号は、信号線67
b および網制御部67を介して、電話回線67a に送出され
る。また、相手側のファクシミリ装置から送られてきた
信号は、網制御部67を介して信号線68a に送出される。

69はバイナリ信号送出回路であり、信号線76b 上にパル
スが発生したときに信号線76a 上のデータを入力し、V2
1 変調したデータを信号線69a に出力する。

70はトーナル信号送出回路であり、信号線76d 上のデー
タが信号レベル「1 」のとき信号線76c の信号を入力す
る。そして、入力したデータが「1 」ならば462Hz のト
ーナル信号を、「2 」ならば1080Hzのトーナル信号を、
「3 」ならば1650Hzのトーナル信号を、「4 」ならば18
50Hzのトーナル信号を、「5 」ならば2100Hzのトーナル
信号を信号線70a に出力する。

71は加算回路であり、信号線69a の信号と信号線70a の
信号とを入力し、加算した結果を信号線71a に出力す
る。

72はトーナル信号検出回路であり、信号線68a の信号を
入力して462Hz の信号を検出したときには信号線72a に
「1 」の信号を、1080Hzの信号を検出したときには信号
線72a に「2 」の信号を、1650Hzの信号を検出したとき
には信号線72a に「3 」の信号を、1850Hzの信号を検出
したときには信号線72a に「4 」の信号を、2100Hzの信
号を検出したときには信号線72a に「5 」の信号を出力
する。

73はバイナリ信号検出回路であり、バイナリ信号を検出
したときに信号線73a にパルスを発生し、復調したバイ
ナリデータを信号線73b に出力する（本発明の検出手段
である）。

74はスタートボタンであり、このスタートボタンが押下
されたときに信号線74a の信号レベル「１」の信号が出
力される（本発明の選択手段である）。

75は誤り再送モード選択スイッチであり、誤り再送モー
ドでの伝送が選択されているときには信号線75a に信号
レベル「1 」の信号を出力する（本発明の選択手段であ
る）。

76は制御回路である。

77はモード変更通知音発生回路であり、信号線76e にパ
ルスが発生されたとき「ピー」音を発生する。

第12図は、第11図に示した制御回路76の制御手順を示す
流れ図である。

ステップS1014 においては、スタートボタン74が押下さ
れたか否かが判断される。これは、信号線74a の信号を
入力することにより判断される。スタートボタン74が押
下されると、ステップS1016 に進む。

ステップS1016 においては、スタートボタン74が連続し
て2.5 秒以上押下されたか否かが判断される。これは、
信号線74ａの信号を入力することにより判断される。ス
タートボタン74が連続して2.5 秒以上押下されると、ス
テップS1028 に進む。また、スタートボタン74が連続し
て2.5 秒以上押下されない場合は、ステップS018に進
む。

ステップS1018 においては、誤り再送モードが選択され
ているか否かが判断される。これは、信号線75a の信号
を入力することにより判断される。そして、誤り再送モ
ードが選択されているとき（本発明の誤り再送モードが
選択されている状態である）には、ステップＳ1022に進
む。他方、誤り再送モードが選択されていないときに
は、ステップS1020 に進む。

ステップＳ1020は9600ｂ／ｓ（本発明の誤り再送が選択
されていないときの伝送スピードである）による画情報
の伝送を示している。

ステップS1022 においては、相手方ファクシミリ装置
（受信側装置）が誤り再送機能を有しているか否かが判
断される。受信側装置が誤り再送機能を有しているか否
かを示す情報は、NSF 信号のFIF により送信側へ連絡さ
れる。すなわち、信号線73a ,73bの信号を入力すること
により、受信側装置が誤り再送機能を有しているか否か
が判断される。そして受信側装置が誤り再送機能を有し
ている場合は、ステップS1026 に進む。他方、受信側装
置が誤り再送機能を有していない場合は、ステップS102
4 に進む。

ステップＳ1024では、4800ｂ／ｓ（本発明の誤り再送モ
ードが選択されている状態で、相手側に誤り再送モード
の機能がない場合の伝送スピードである）における画情
報の伝送を行う。

ステップS1026 では、誤り再送モードによる画情報の伝
送を行う。

ステップS1028 においては、「ピー」音を発生（信号線
76e にパルスを送出）し、誤り再送モードが選択されて
いることをオペレータに知らせる。

ステップＳ1030においては、引き続いて、スタートボタ
ン74が連続して2.5 秒以上押下されたか否かが判断され
る。これは、信号線74ａの信号を入力することにより判
断される。引き続いてスタートボタンが連続して2.5 秒
以上押下されると、ステップS1032 に進む。他方、引き
続いてスタートボタンが連続して2.5 秒以上押下されな
い場合は、ステップS1022 に進む。

ステップS1032 においては、「ピー」「ピー」音を発生
（信号線76e にパルスを2 回送出）し、G2モードが選択
されていることをオペレータに知らせる。

ステップS1034 では、G2モードでの伝送を行う。

§6 送信側装置におけるFIFOメモリの管理（第13図〜
第15図使用）送信側装置に含まれるFIFOメモリの管理について、以下
に説明する。

第13図(1),(2) はFIFOメモリと各種ポインタとの関係を
説明する図である。TMHPTRは、FIFOメモリ空間におい
て、どこの番地まで符号化したデータがストアされてい
るかを示す。一方、TMDPTRは、FIFOメモリ空間におい
て、どこの番地のデータまでを変調して回線に送出した
かを示す。符号器は、TFIFS 番地から符号化したデータ
をストアし、TFIFE 番地まで符号化したデータをストア
したとき、次の符号化したデータをTFIFS 番地にストア
する。この時、REVRS （リバース）というフラグに１を
セットし、モデム側に対し、符号化したデータがFIFOの
最終番地までストアされTMHPTRがFIFOの先頭に戻ったこ
とを知らせる。

一方、モデム側の処理として、TFIFS 番地からの符号化
されたデータを順次読み出して変調した後、回線に送出
していく。そして、TFIFE 番地にストアされているデー
タを読み出し、変調し、回線に送出した後は、TFIFS 番
地にストアされているデータを読み出し、変調し、回線
に送出する。この時、REVRS（リバース）というフラグ
に０をセットして符号化を行っている側に対し、FIFOの
最終番地におけるデータの変調および回線への送出が終
了しTMDPTRがFIFOの先頭に戻ったことを知らせる。

送信側装置におけるFIFO管理の主な作用は下記の通りで
ある。

ラインナンバーが変わったとき、再送開始ラインナン
バーを格納するメモリに対し、そのラインナンバーに対
応する符号化データが格納されているアドレスをストア
する。

モデムのポインタ、すなわちTMDPTRがエンコーダのポ
インタTMHPTRを追い越さないようにする。

エンコーダのポインタTMHPTRがFIFOメモリを一周して
モデムのポインタTMDPTRにあまり近づかないようにする
（受信側で受信エラーが発生した時に再送を行うが、こ
の再送を行うためのデータをFIFOメモリに残しておくた
め）。

上記に関しては、既に第10図を用いて説明してあるの
で、ここでは説明を省略する。

次に、上記に関して説明を行う。モデムのポインタTM
DPTRがエンコーダのポインタTMHPTRを追い越さないよう
にするために、モデムのポインタTMDPTRがエンコーダの
ポインタTMHPTRに近づいたとき、フィルを送出する。こ
こで、読取ったデータを符号化するとき、 EOLは2 バイ
トで構成し、00H, 80Hのデータとしている（第10図参
照）。かかる項目の制御の一例として、以下の実例が
考えられる。

モデムのポインタTMDPTRがFIFOメモリのデータを送出
中、 00H, 80Hのデータを検出した場合、REVRS(リバー
ス) フラグのチェックを行う。REVRS （リバース）フラ
グが０のときは、（エンコーダのポインタTMHPTRにおけるハイアドレス）
−（モデムのポインタTMDPTRにおけるハイアドレス）＜
２であるか否かを判断し、上記の条件が満足するときには
フィルの送出を行い、上記の条件が満たされないとき、
すなわち、（エンコーダのポインタTMHPTRにおけるアドレス）−
（モデムのポインタTMDPTRにおけるハイアドレス）≧２
のときは、モデムのポインタTMDPTRを順次インクリメン
トしてFIFOメモリにストアされているデータの送出を行
う。

一方、REVRS （リバース）フラグが１のときには、ま
ず、モデムのポインタTMDPTRにおけるハイアドレスがTF
IFEH(FIFO の最終アドレスにおけるバイト) と等しいか
否かが判断される。モデムのポインタTMDPTRにおけるハ
イアドレスがTFIFEHと等しくないときには、モデムのポ
インタを順次インクリメントしてFIFOメモリにストアさ
れているデータの送出を行う。

モデムのポインタTMDPTRがTFIFEHに等しいときは、（エンコーダのポインタTMHPTRにおけるハイアドレス）
−TFIFSH＜１であるか否かを判断し、上記の条件を満たす場合はフィ
ルの送出を行い、上記の条件が満たされない場合、すな
わち、（エンコーダのポインタTMHPTRにおけるハイアドレス）
−TFIFSH≧１である場合は、モデムのポインタTMDPTRを順次インクリ
メントしてFIFOメモリにストアされているデータの送出
を行う。

以上の場合において、フィルを送出するケースにおいて
も符号化がすべて終了（実際には、符号化を行う側で符
号化が終了した時にMHEND というフラグに１をセットす
るので、モデム側はこのフラグをチェックすることによ
り、符号化がすべて終了しているか否かを認識すること
ができる）しているときには、モデムのポインタTMDPTR
を順次インクリメントしてFIFOメモリにストアされてい
るデータの送出を行う。

また、符号化された全てのデータの送出が終了した時
は、RTC(Return To Control)信号を送出する。このRTC
もEOL の後に最後に送出したラインナンバーを加えたも
のとしている。EOL の数は103 個送出する。

次に上記に関して説明する。第14図には、各々の伝送
スピードにおいて、３秒間に送出されるビット数および
バイト数を示してある。すなわち、往復で３秒間の遅延
までの再送をできるようにするためには、エンコーダの
ポインタTMHPTRがモデムのポインタTMDPTRに3600バイト
以上離れている必要がある。

第15図にFIFOメモリと各種ポインタの関係を示す。本実
施例では、エンコーダのポインタTMHPTRにおけるハイア
ドレスをインクリメントするとき、モデムのポインタTM
DPTRと比較して、エンコーダのポインタTMHPTRがモデム
のポインタTMDPTRに対し4096バイト以上離れるように制
御する。以下にその制御の具体例を示す。

エンコーダのポインタTMHPTRにおけるハイアドレスをイ
ンクリメントするとき、REVRS(リバース) フラグのチェ
ックを行なう。REVRS(リバース) フラグが０のときに
は、｛TFIFEH−（エンコーダのポインタTMHPTRにおけるハイ
アドレス）｝＋｛（モデムのポインタTMDPTRにおけるハ
イアドレス）−TFIFEH｝＜16であるか否かを判断し、上
記の条件を満たすときはエンコードを中断し、ウェイト
状態となる。また、上記の条件が満たされないとき、す
なわち、｛TFIFEH−（エンコーダのポインタTMHPTRにおけるハイ
アドレス）｝＋｛（モデムのポインタTMDPTRにおけるハ
イアドレス）−TFIFSH｝≧16のときは、符号化を行い、
符号化したデータをFIFOメモリにストアする。

これに対し、REVRS(リバース) フラグが１のときは、（モデムのポインタTMDPTRにおけるハイアドレス）−
（エンコーダのポインタTMHPTRにおけるハイアドレス）
＜16 であるか否かを判断し、上記の条件を満たすときは、エ
ンコードを中断し、ウェイト状態となる。上記の条件が
満たされないとき、すなわち、（モデムのポインタTMDPTRにおけるハイアドレス）−
（エンコーダのポインタTMHPTRにおけるハイアドレス）
≧16 のときには、符号化を行い、符号化したデータをFIFOメ
モリにストアする。

§7 再送開始アドレスを格納するメモリ容量の妥当性再送開始アドレスを格納するメモリ領域は本実施例では
1024バイトを考えている。このため、512 個の再送開始
アドレスを格納することができる。すなわち、過去 512
ラインナンバー分の再送が可能になっている。ここで、
１ラインを符号化したとき、１番短いデータは、１ライ
ンが全白であったときである。上述したように、全白ラ
インを符号化したときのバイト数は７バイトである。１
ラインナンバーは１ラインごとにインクリメントされる
ので、１ラインナンバーの最小バイト数は７である。そ
して、 512ラインナンバー分の再送を考えると、最小35
84バイトが必要となる。このとき、伝送スピードを4800
b/S とした場合、 3584（バイト）÷600 （バイト／秒）≒6(秒) であり、先に述べたように回線上の遅延を許容する時間
として３秒を考えているので、再送開始アドレスは 512
個の容量を有するメモリに格納すれば充分である。

§8 送信側装置から画情報を全て送出した後の制御送信原稿のエンコードがすべて終了すると、制御復帰信
号(RTC;Return to Control) 信号がFIFOメモリに書き込
まれる。このRTC は、EOL 103 個とする。そして、EOL
に引き続いて、最後に送出したラインナンバーを加え
る。ここでのEOL は、「0 」が11個続いた後に「1 」が
続く12ビットで構成される。

上述したRTC の送出時間は、 4800b/S のとき0.6 秒、
また2400b/S のとき1.2 秒となる。

一般に、誤り再送を行うときには、回線品質の良くない
場合が多い。このため、RTC 信号を従来のEOL 6 個とし
ておくと、RTC 検出不可となることが予想される。そこ
で、RTC 信号はEOL 103 個として、受信側装置において
RTC 信号を必ず検出できるようにした。

実際に、モデムからRTC 信号の送出が終了したときに
も、直ちに手順信号の送出へは向かわない。本実施例で
は、国際回線などの遅延として1.2 秒、送信側における
NACK信号(PIS信号) の検出時間として1 秒を考えてい
る。そして、RTC 信号の送出が終了した後、1.5 秒経過
後にSED＝0 ならば受信側からPIS 信号が送出されてい
ないものと判断し、手順信号の送出へ向かう。具体的に
は、手順信号として、EOM/MPS/EOP/PRI-EOM/PRI-MPS/PR
I-EOP を用いる。

また、RTC 信号の送出が終了した後、1.5 秒経過後にSE
D＝1 ならばPIS 信号のサーチへ向かう。そして、2 秒
以内にPIS 信号を検出した場合には、誤り再送を行う。
また、2 秒経過してもPIS 信号を検出しない場合は、手
順信号の送出へ向かう。

§9 受信側装置から再送要求を行う条件およびフォー
ルバック要求を行う条件（第16図使用）受信側装置から再送要求を行うケースとしては、以下に
述べる3 通りがある。

3 ライン以上連続して画像エラーが発生したとき、トレーニング信号の受信に失敗したとき、画像受信モードに入った後、ある一定時間（例えば
2400b/S の場合は4.5 秒，4800b/S の場合は3.5 秒）以
上EOL 信号を検出できないとき。

また、“1 枚の原稿を伝送中に、再送が３回行われる”
と、フォールバックの要求を行う。但し、ある一定バイ
ト数（例えば127 バイト）以上にわたってエラーのない
データを受信している場合は、上記再送回数をカウント
するカウンタをクリアする。

第16図に示すフローチャートは、再送要求を行う場合お
よびフォールバック要求を行う場合に着目した画像受信
の制御手順を表すものである。本図を参照して、上記再
送要求／フォールバック動作を詳細に説明する。

ステップS1036 は、画像受信状態を表わしている。画像
受信を行う前に、NSF 信号の送出回数をカウントするカ
ウンタ、および、1 枚の原稿を受信中に何回再送を行っ
たかを表わす再送カウンタはクリアしておく。

ステップS1038 においては、トレーニング受信に成功し
たか否かが判断される。トレーニング受信の成功とは、
SED＝1 の確認,CD＝0（トレーニング時間の半分程度の
長さ）の確認，CD＝1の確認が正しくできたことを意味
する。3.5 秒以内にトレーニング受信に成功した場合
は、ステップS1040 に進む。他方、3.5 秒以内にトレー
ニング受信に成功しない場合は、ステップS1078 に進
む。

通常は、3.5 秒以内にトレーニング受信が終了する。こ
のため、トレーニング受信を開始してから3.5 秒以内に
トレーニングが終了しない場合は、トレーニング受信に
失敗したものと判断する。このように、本実施例におい
ては、トレーニング受信に失敗したものと即時に判断す
ることが可能になった。従って、その後、誤り再送ある
いはNSF 信号(DCN 信号の場合もある) の送出が可能に
なる。

誤り再送を行うか、あるいはNSF 信号(NSF信号を3 回送
出しているときはDCN 信号の送出を行う) の送出を行う
かの選択については後述する。

ステップS1040 においては、トレーニング受信に成功し
たので、NSF 信号の送出回数をカウントするカウンタを
クリアする。誤り再送を行うとき、受信側装置はPIS 信
号に引き続いてNSF 信号を送出する。このNSF 信号に
は、再送開始ライン，フォールバックの有無等の情報が
含まれている。このNSF 信号を送信側装置が正しく受信
すると、フォールバック等の制御をした後に再送開始ラ
インからの再送を行う。

しかし、送信側装置がNSF 信号を正しく受信できないと
きには再びNSF 信号の受信へ向かう。一方、受信側装置
はNSF 信号を送出した後、トレーニング信号の受信へ向
かう。しかし、送信側装置はトレーニング信号を送出し
ていないので、トレーニング受信は不成功となる。この
とき、受信側装置は、3.5 秒以内にSED＝1 を検出でき
たか否かを判断する（ステップS1078）。この場合、ト
レーニング信号は送出されていないので、SED は「0 」
である。そして、受信側装置は再びNSF 信号の送出へ向
かう。上記カウンタはこの回数を数えるためのものであ
る。

NSF 信号を3 回送出してもトレーニング信号が送信側か
ら送出されない場合には、DCN 信号を送出して回線断と
する。

ステップS1042 ないしステップS1046 は、画像受信状態
を表わしている。

ステップS1042 においては、3 ライン以上の連続エラー
が発生したか否かが判断される。この3 ラインとは一実
施例にすぎず、その他の任意の値に設定することが可能
である。また、受信した画像の細かさに応じて、当該ラ
イン数を自動的に変更することも可能である。

3 ライン以上の連続エラーが発生した場合は、ステップ
S1052 に進んで誤り再送を行う。他方、3 ライン以上の
連続エラーが発生していない場合には、ステップS1044
に進む。

ステップS1044 においては、ａ間(2400b/S のときはa＝
4.5 秒，4800b/S のときはa＝3.5 秒) にわたって、EOL
信号を検出しているか否かが判断される。そして、ａ
秒間にわたってEOL 信号を検出していない場合には、ス
テップS1056 に進んで誤り再送を行う。また、ａ秒間の
うちにEOL 信号を検出している場合は、ステップS1046
に進む。このａ秒間は、各伝送スピードでの1 ラインの
最も長い伝送時間を基準に定めている。これにより、ト
レーニング受信には成功したが正しいデータが復調され
ないといった場合においても、誤り再送を行うことが可
能になる。

ステップS1046 においては、RTC(Return to Contol) 信
号を検出したか否かが判断される。RTC 信号を検出する
と、ステップS1048 に進む。他方、RTC 信号を検出して
いない場合には、ステップS1042 に進む。

ステップS1048 は、後手順で表わしている。

ステップS1050 は、1 枚の原稿を受信中にタイムオーバ
ーしたとき（T＝16分）であり、エラーを表わしてい
る。

ステップS1052 においては、ある一定バイト数以上の正
しいデータを受信したか否かが判断される。回線の特性
が定常状態にあるときには画像受信が良好であるが発生
頻度の少ないインパルス性ノイズによりエラーが発生し
ている場合には、既にある一定バイト数以上の正しいデ
ータを受信していることになる。

このような回線状況の場合は、送信側でフォールバック
を行ったとしても、再びエラーが発生することになる。
従って、このような場合は無駄なフォールバックをしな
いほうが適切である。すなわち、ある一定バイト数以上
の正しいデータを先に受信している場合は、ステップS1
054 に進んで再送カウンタをクリアする。また、ある一
定バイト数以上の正しいデータを未だ受信していない場
合は、ステップS1056 に進み、再送カウンタはクリアし
ない。

ステップS1056 においては、送信側の伝送を中断させる
ために、PIS 信号の送出を行う。

ステップS1058 においては、再送カウンタを1 だけイン
クリメントする。

ステップS1060 においては、信号が到達しているか（す
なわち、SED＝1 であるか）否かが判断される。SED＝1
のときにはステップS1062 に進む。このケースは、ステ
ップS1056 で送出したPIS 信号を送信側装置が正しく受
信していないケースである。他方、SED=0 のときにはス
テップS1064 に進む。

ステップS1062 においては、再びPIS 信号の送出を行
う。

ステップS1064 においては、再送カウンタの計数値が3
以上になっているか（すなわち、フォールバックを行う
か）否かが判断される。再送のカウンタの計数値が3 以
上の場合（すなわち、フォールバックを行う場合）は、
ステップS1066 に進む。また、再送カウンタの計数値が
3 未満である場合（すなわち、フォールバックを行わな
い場合）は、ステップS1074 に進む。

ステップS1066 においては、現在の伝送スピードが2400
b/S であるか否かが判断される。現在の伝送スピードが
2400b/S のときにはこれ以上フォールバックすることが
できないので、DCN 信号を送出した後（ステップS106
8）、エラー終了となる（ステップS1070）。他方、現在
の伝送スピードが2400b/S でないときは、ステップS107
2 に進み、フォールバックを指定する。

ステップS1074 においては、再送開始ライン／フォール
バックの有無の情報を含んだNSF 信号の送出を行う。

ステップS1076 においては、NSF 信号の送出回数をカウ
ントするカウンタを1 だけインクリメントした後に画信
号の受信へ向かう。

ステップS1078 は、トレーニング受信に失敗したときに
分岐してくるブロックである。CFR 信号を送出した後の
トレーニング信号受信が失敗であった場合は、誤り再送
を行う。しかし、誤り再送を一度行いNSF 信号を送出し
た後のトレーニング信号受信が失敗であった場合は、誤
り再送を行う場合と、NSF ／DCN 信号を送出する場合と
に分けられる。

すなわち、NSF 信号を送信側装置が正しく受信していな
い場合（送信側装置がトレーニング信号を送出していな
い場合；ステップS1078 においてYES 、ステップS1080
においてYES のとき）は、NSF 信号の再送を行う。他
方、受信側装置において受信が不成功であった場合（ス
テップS1078 においてNOのとき）は、誤り再送を行う。
ここで、ステップS1078 においてSED＝1 とは、トレー
ニング信号が到達したものと判断していることを示す。
そして、ステップS1078 においてSED＝1 を検出した場
合（すなわち、トレーニング信号が到達していた場合）
は、ステップS1056 に進む。他方、ステップS1078 にお
いて、SED＝1 を検出できない場合（すなわち、トレー
ニング信号が到達していない場合）は、ステップS1080
に進む。

ステップS1080 においては、再送のためのNSF 信号を直
前に送出したか否かが判断される。再送のためのNSF 信
号を直前に送出した場合は、ステップS1082 に進む。ま
た、再送のためのNSF 信号を直前に送出していない場合
は、ステップS1056 に進む。

ステップS1082 においては、既にNSF 信号の再送を3 回
行ったか否かが判断される。NSF 信号の再移送を3 回行
った場合は、DCN 信号を送出した後（ステップS108
4）、エラー終了となる（ステップS1086）。また、NSF
信号の再送を3 回行っていない場合は、ステップS1064
に進んでNSF 信号の再送を行う。

§10 NSF 信号の構成（第17図使用）受信側装置には、受信した最新のラインナンバーを格納
するメモリエリアを設ける。そして、インシャライズ時
においては、0101H のデータを格納しておく。

復号器は、 EOLを検出する毎に次の２バイトのデータ、
すなわちラインナンバーをチェックする。そして、今回
受信したラインナンバーが前回正しく受信したラインナ
ンバーと比べて３未満だけインクリメントされている場
合は、受信画像が“良好”であると判断する。換言すれ
ば、３ライン未満の画像エラーは受信が“良好”である
ものと判断する。このラインナンバーは検出されるため
にメモリにストアされ、アップデートされる。

一方、今回受信したラインナンバーが前回正しく受信し
たラインナンバーより３つ以上インクリメントされてい
る場合は、NACK信号の送出を行う。本実施例において
は、 PIS信号（462Hz の信号を３秒間連続させた信号）
の送出を行う。すなわち、３ライン以上の画像エラーが
発生した場合には受信画像が不良であると判断し、誤り
再送の要求を行う。そこで、PIS 信号の送出後、300b/S
の信号を用いて再送開始ラインナンバーおよびフォール
バックの有無を送信側装置に知らせる。

受信側装置から送信側装置に送出する300b/Sの信号の一
例を第17図に示す。本図において、プリアンブルは「01
11 1110 」パターンの約1 秒間の連送、 FFHはアドレス
データ、13H はコントロールデータ（LSB のデータから
MSB のデータの順に回線に送出される）， 20Hは NSF
の FCF（ファクシミリコントロールフィールド）で
ある。また、その後に送出するラインナンバーは、ライ
ンナンバーの下９けたに着目したデータであり、ライン
ナンバー０からラインナンバー 511までである。このと
きに送出するラインナンバーについては、各バイトデー
タの LSBに１をセットすることはしない。例えば、ライ
ンナンバー０は、00H,00H である。

次のバイトデータはフォールバックの有無を示す。具体
的には、00H のときはフォールバックを指定せず、FFH
のときはフォールバックを指定している。

FCSはフレームチェックシーケンス、FLAGは「0111 11
10」である。

画像受信時における復号に際しては、 EOLに続く２バイ
トのデータ（すなわちラインナンバー）は無視して行
う。

§11 NACK信号を受信した時における送信側装置の動作
（第18図使用）送信側装置は、読取り手段により原稿の情報を読み取
り、そのデータを符号器により符号化し、モデムにより
その符号化したデータを変調し、回線に送出している。
この時、NACK信号（本実施例においては PIS信号）の監
視をしている。そして、NACK信号を検出しない場合は、
画情報の伝送を行い、NACK信号を検出した場合には画情
報の伝送を中断する。そして、300b/S信号の受信へ向か
う。この300b/Sには、前述の如く、再送を開始するライ
ンナンバー（下９けた）およびフォールバックの有無情
報が格納されている。

送信側装置が再送開始ラインナンバーを検出すると、送
信側装置におけるエンコーダのポインタTMHPTRにおける
アドレス，送信側装置におけるモデムポインタTMDPTRの
アドレス，REVRS(リバース) フラグ，再送開始アドレス
をチェックし、その結果に基づいて各種の制御を行う。
この制御例としては、以下に述べる３つのケースが考え
られる。

第１のケースは、REVRS フラグが０であって、送信側装
置におけるエンコーダのポインタTMHPTRが当該装置にお
けるモデムのポインタTMDPTRより大きいときに、送信側
装置のモデムのポインタTMDPTRが再送開始アドレスより
大きい場合である。第18図(1) 〜(3) には、再送開始ア
ドレスを認識し、再送を行う３つのケースを図示してあ
る。ここで述べた第１のケースは、第18図(1) に図示し
てある。この場合には、送信側装置におけるモデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのライ
ンナンバーから再送を行う。

第２のケースは、第18図(2) に図示してある。すなわ
ち、REVRS(リバース) フラグが１であって、送信側装置
におけるモデムのポインタTMDPTRが当該装置におけるエ
ンコーダのポインタTMHPTRより大きい場合である。この
場合には、送信側装置におけるモデムのポインタTMDPTR
に再送開始アドレスをセットし、そのラインナンバーか
ら再送を行う。ここで、送信側装置におけるエンコーダ
のポインタ TMHPTR が再送開始アドレスより大きい場合
はエラーが生じたものと判断し、画情報の伝送は行うこ
となく、例えば DCN信号等(300b/Sによる) を送出し、
回線を開放する。

第３のケースは、第18図(3) に図示してある。すなわ
ち、REVRS(リバース) フラグが０であって、送信側装置
におけるエンコーダのポインタTMDPTRが当該装置におけ
るモデムのポインタTMDPTRより大きいときに、再送開始
アドレスのポインタが送信側装置におけるモデムのポイ
ンタTMDPTRより大きい場合である。この場合には、送信
側装置におけるモデムのポインタTMDPTRに再送開始アド
レスをセットし、そのラインナンバーから再送を行う。
また、REVERSフラグに1 をセットする。ここで、送信側
装置におけるエンコーダのポインタTMHPTRが再送開始ア
ドレスより大きい場合はエラーと判断し、画情報の伝送
は行うことなく、例えば DCN信号等(300b/S)を送出し、
回線を開放する。

フォールバックを行うよう指示を受けた場合は、フォー
ルバックして画像情報の伝送を行う。また、PIS 信号に
引き続いてDCN 信号を検出した場合は回線を開放し、エ
ラー終了とする。

§12 送信側装置のブロック図の説明（第19図および第
20図使用）第19図は、本発明を適用したファクシミリ装置の送信側
構成を示すブロック図である。

第19図において、２はループの保持を行う網制御装置 N
CU(Network Control Unit)であり、電話網をデータ通信
等に使用するために、その回線の端末に接続して電話交
換網の接続制御を行ったり、あるいは、データ通信路へ
の切替えを行う。

2aは電話回線である。

４は、送信系の信号と受信系の信号を分離するハイブリ
ッド回路である。信号線28a の送信信号は信号線2bを通
り、網制御装置２を介して、電話回線2aに送出される。
また、相手側ファクシミリ装置から送られてきた信号
は、網制御装置２を介した後、信号線4aに出力される。

６は、受信機から送出される再送要求信号（本実施例に
おいては PIS信号を使用する）を検出する回路である。
すなわち、信号線4aの信号を導入し、再送要求信号（本
実施例においては PIS信号）を検出している時には信号
線6aに信号レベル「１」の信号を出力する。一方、信号
線4aの信号を導入し、再送要求信号（本実施例において
は PIS信号）を検出していない時には、信号線6aに信号
レベル「０」の信号を出力する。

８は、受信側装置から再送要求信号に引き続いて送出さ
れる再送開始ラインナンバーおよびフォールバックの有
無情報が格納されている300b/Sの信号（本実施例におい
ては NSF信号を使用する；第17図参照）および再送要求
信号に引き続いて送出される切断命令(DCN) 信号(300b/
S の信号) を受信する回路である。このバイナリ信号受
信回路８は、 NSF信号を検出した時、信号線8aにパルス
を発生するとともに、信号線8bに再送開始ラインナンバ
ーを出力する。そして、信号線8dにフォールバックの有
無情報(0→フォールバックせず，1 →フォールバックす
る) を出力する。また、このバイナリ信号受信回路８
は、 DCN信号を検出した時、信号線8cにパルスを発生す
る。

10は読取装置であり、送信原稿より主走査線方向１ライ
ン分の画信号を読み取り、白あるいは黒の２値を表わす
信号列を作成する。この読取装置10はCCD （電荷結合素
子）等の撮像素子と光学系により構成する。信号線12ａ
にパルスが発生すると、すなわち、１ラインの画信号の
読取要求があると、１ラインの画信号を読み取り、２値
化したデータを信号線10ａに出力する。

12は、一方のバッファメモリ内にある画信号が符号化さ
れている間に、他方のバッファメモリに次のラインの画
信号が書き込まれるようにするためのダブルバッファ回
路である。２本のバッファはBUF0（バッファ0），BUF1
（バッファ1）と呼ぶ。 BUF0 のバッファに画像データ
が詰まっているときには、信号線12b(バッファ０フル)
に信号レベル「１」の信号を出力する。 BUF０のバッフ
ァに画像データが詰まっていないときには、信号線12b
(バッファ０フル) に信号レベル「０」の信号を出力す
る。また、 BUF１のバッファに画像データが詰まってい
るときには、信号線12c(バッファ１フル) に信号レベル
「１」の信号を出力する。 BUF１のバッファに画像デー
タが詰まっていないときには、信号線12c(バッファ１フ
ル) に信号レベル「０」の信号を出力する。

後述する制御回路30は、バッファがフルになったことを
確認した後、次に読み出すべきバッファを信号線30ｂに
出力する信号により指定し（信号線30ｂが信号レベル
「０」のときは、バッファ０のデータを読み出す；信号
線30ｂが信号レベル「１」のときは、バッファ１のデー
タを読み出す）、その後、信号線30ａにパルス（リード
パルス）を発生する。

このダブルバッファ回路12は、指定されたバッファのデ
ータを信号線12ｄに出力する。そして、指定されたバッ
ファのデータを信号線12ｄに出力し終ると、指定された
バッファのバッファフルを落とす。すなわち、信号線30
ｂに出力されている信号レベルが「０」（バッファ０指
定）であって、信号線30ａに（リード）パルスが発生
し、バッファのデータをすべて出力したときは、バッフ
ァフル０を落とす（すなわち、信号線12ｂに信号レベル
「０」の信号を出力する）。また、信号線30ｂに出力さ
れている信号レベルが「１」（バッファ１指定）であっ
て、信号線30a に（リード）パルスが発生し、バッファ
のデータをすべて出力したときは、バッファフル１を落
とす（すなわち、信号線12ｃに信号レベル「０」の信号
を出力する）。

また、ダブルバッファ回路12は、バッファが空になった
とき、信号線12ａにパルスを発生し、主走査方向におけ
る１ライン分のデータを読取装置10から入力する。この
場合に、そのデータを空いているバッファに格納する
が、同時にデータを格納したバッファフルに１をセット
する。読み取ったデータは、バッファ０，バッファ１，
バッファ０，バッファ１と交互に格納される。

14は、ライン終端符号(EOL) の後に挿入するラインナン
バーのカウントを行うカウンタである。信号線30ｃにパ
ルスが発生すると、ラインナンバーを０（0101H）にセ
ットする。そして、信号線30ｄにパルスが発生する毎に
ラインナンバーの値をインクリメントする。すなわち、
ラインナンバーが０(0101H) の状態で信号30ｄにパルス
が発生したとき、ラインナンバーは1(0103H)となる。以
下同様である。また、ライナンバーを示す２バイトのデ
ータは、信号線14a に出力される。

16は、信号線30ｅに出力されている１ラインの２値化さ
れたデータを入力し、符号化（本実施例においてはモデ
ィファイドハフマン符号化）したデータを信号線16ｃに
出力する回路である。１ラインの２値化されたデータを
入力し、符号化をしたときのビット数が８となったと
き、すなわち、１バイトの符号化したデータがそろった
とき、信号線16a にパルスを発生する。一方、１ライン
の符号化がすべて終了したとき、信号線16ｂに（終了）
パルスを発生する。１ラインの符号化を終了したとき、
最後のデータが８ビットに満たない場合は、残りのデー
タは、０とし、データが８ビットそろったものとして処
理を行う。

18は、ラインデータを読取り符号化したデータをストア
するのに使用するFIFOメモリである。一方、モデム側
は、このFIFOメモリにストアされているデータを読み出
し、変調して回線に送出する。信号線30ｆから、信号線
30ｈの３本の信号線により、符号化したデータをFIFOメ
モリに書き込む。信号線30ｆに（ライト）パルスが発生
した場合、信号線30ｇに出力されている番地に対し、信
号線30ｈに出力されているバイトデータをストアする。
また信号線30i,信号線30j,信号線18ａの３本の信号線に
より、FIFOメモリにストアされているデータを読み出
す。信号線30ｉに（リード）パルスが発生したとき、信
号線30ｊに出力されている番地のデータを、信号線18ａ
に出力する。本実施例においては、FIFOメモリは8400H
からAFFFH のアドレスを有する。

20は再送開始アドレス格納メモリであり、これにより、
受信側で受信エラーが発生したときに送信側装置はエラ
ーが発生したラインナンバーから再送を行う。送信側装
置において、あるラインナンバーからの再送を行う場
合、そのラインナンバーのデータがFIFOメモリの何番地
から格納されているかを認識する必要があるが、このデ
ータをこのメモリに格納する。信号線30k,信号線30ｌ，
信号線30ｍを用いて、“あるラインナンバーのデータが
FIFOメモリの何番地からストアされているか”という情
報を本メモリ20に書き込む。信号線30ｍに（ライト）パ
ルスが発生した時、信号線30ｋに出力されている番地に
信号線30ｌのバイトデータをストアする。また、信号線
30k,信号線30n,信号線20ａを用いて、“あるラインナン
バーからのデータがFIFOメモリの何番地からストアされ
ているか”という情報を本メモリ20から読み出す。

そして、信号線30ｎに（リード）パルスが発生したと
き、信号線30ｋに出力されている番地のデータを信号線
20ａに出力する。再送開始アドレス格納メモリは、C000
H からC3FFH のアドレスを有する。再送開始アドレスの
格納メモリ構成は第20図に示すとおりである。

第20図に示したように、アドレスC000H,C001H にはライ
ンナンバー０,512…のアドレスが格納され、アドレス C
002H,C003Hにはラインナンバー1 ，513 …のアドレスが
格納され、アドレス C004H， C005Hにはラインナンバー
２，514 …のアドレスが格納され、以下同様に、アドレ
スC3FCH,C3FDH にはラインナンバー510,1022…のアドレ
スが格納され、アドレスC3FEH,C3FFH にはラインナンバ
ー511,1023…のアドレスが格納される。

22は、パラレルデータをシリアルデータに変換するパラ
レル−シリアル変換回路（以下、P/S 変換回路と略す）
である。このP/S 変換回路22は、パラレルデータが空に
なると、信号線22ａにバイトデータ要求パルスを発生す
る。制御回路30は、信号線22ａにパルスが発生すると、
信号線 300にバイトデータを出力する。一方、P/S 変換
回路22は、信号線 300に出力されたバイトデータを入力
し、パラレル−シリアル変換をした後、そのシリアルデ
ータを信号線22b に出力する。

24は、公知のCCITT 勧告 V27ter （差動位相変調）に基
づいた変調を行う変調器である。この変調器24は信号線
22b の信号を入力して変調を行い、変調データを信号線
24ａに出力する。

26は、信号線30p にパルスが発生したとき、信号線26ａ
に DCN信号(300b/S の信号) を送出する回路である。こ
の DCN信号送出回路26は、 DCN信号の送出が終了する
と、信号線26ｂにパルスを発生する。

28は、信号線24a の信号と信号線26ａの信号を入力し、
加算した結果を信号線28a に出力する加算回路である。

30は、制御回路であり、次に述べる項目§12および§13
において詳説する。

§13 送信側装置における制御回路の概略動作説明（第
21図使用）第19図に示した制御回路30は以下に述べる制御を行う。
但し、符号化はメインルーチンに従って処理し、信号の
伝送はインタラプトルーチンにより処理を行う。

この制御回路30による符号化、すなわちメインルーチン
における制御過程は第21図に示すとおりである。まず、
モデムのポインタTMDPTRおよびエンコーダのポインタTM
HPTRを、符号化したデータを格納するFIFOメモリの先頭
アドレスにセットする（ステップS100）。そして、１ラ
インの主走査ラインの画情報の読取りが終了したか、す
なわち、ラインバッファがフルになったかを判断する
（ステップS102）。

１ラインにおける主走査ラインの画情報の読取りが終了
すると（すなわち、ラインバッファがフルになると）、
ステップS104に進む。そして、１ラインのデータの読み
込みを行う（ステップS104）。ここで、上述したよう
に、バッファはバッフ０，バッフ１とダブルバッファ構
成になっており、これら２つのバッファから交互にデー
タの読出しを行う。

各バッファからデータを読み出した後、符号化し、その
符号化したデータをFIFOメモリに書き込む（ステップ S
106）。符号化時の主な制御を下記に箇条書きにして示
す。

1.符号化したデータをFIFOメモリに書き込む。

2.ライン終端符号(EOL信号)(FIFOメモリに書き込むデー
タとしては、00H, 80Hである) およびラインナンバーを
FIFOメモリに書き込む。

3.受信側装置において受信エラーが発生した場合、送信
側装置においては、エラーしたラインナンバーからデー
タを再送する。この再送が可能となるように、以下の制
御を行う。

すなわち、エンコーダのポインタTMHPTRにおけるバイト
をインクリメントするとき、エンコーダのポインタTMHP
TRがモデムのポインタTMDPTRにFIFOメモリを一周して、
余り近づきすぎない様に制御する。具体的には、エンコ
ーダのポインタTMHPTRがモデムのポインタTMDPTRに、あ
る程度以上近づいたとき、符号化を中断してウェイト状
態にする。そして、ウェイトしているときには、PIS 信
号を検出したか否かをチェックし、PIS 信号を検出した
場合には、NSF 信号の受信を行う。そして、モデムのポ
インタを再送開始アドレスにセットし、そのデータから
の再送を行う。この再送を行うとき、再びトレーニング
を行う。これは、後述するステップ S108 からステップ
S112 の制御と同じである。

4.あるラインナンバーから再送を行う場合、そのライン
ナンバーのデータがFIFOメモリの何番地から格納されて
いるかを認識する必要がある。この情報を再送開始アド
レス格納メモリに格納する。

そして、あるラインの符号化が終了したとき、再送要求
信号、すなわちPIS 信号を検出したか否かを判断する
（ステップS108）。再送要求信号、すなわち、PIS 信号
を検出すると、画情報の伝送を中断し、NSF 信号の受信
を行う（ステップS110）。ここで、フォールバックの指
示があった場合は、モデムの伝送スピードを落してフォ
ールバックする。また、DCN 信号を受信した場合はエラ
ー終了とする。

次に、モデムのポインタTMDPTRを再送開始アドレス（NS
F 信号の中にこの情報が入っている）にセットし、その
データからの再送を行う（ステップS112）。

その後、１枚の原稿の符号化が終了したかを判断する
（ステップS114）。１枚の原稿の符号化が未だ終了して
いないときには、ステップS102に戻る。また、１枚の原
稿の符号化が終了した場合には、ステップS116に進む。

１枚の原稿の符号化が終了したときは、ダブルバッファ
メモリに未だ符号化していないデータが残っているか否
かを判断する（ステップS116）。ダブルバッファメモリ
に未だ符号化していないデータが残っている場合には、
ステップS102に戻る。また、ダブルバッファメモリに符
号化していないデータが残っていない場合には、ステッ
プS118に進み。制御復帰信号 RTC(Return To Control)
をFIFOメモリに書き込む。

その後は、FIFOメモリにストアされたデータがモデムに
より送出されるのを待機する。そして、FIFOメモリにス
トアされたデータの送出が終了した後、1.5 秒間だけウ
エイトする。そのときSED＝0 ならば後手順（ステップS
122）へ進む。他方、SED＝1 ならば、受信側装置からPI
S 信号が送出されていることになるので、PIS 信号の検
出に向かい、誤り再送を行う（ステップS120）。

一方、伝送処理（すなわち、インタラプト処理）は、（イ）モデムのポインタTMDPTRに格納されているデータ
を変調し回線に送出すること、（ロ）モデムのポインタTMDPTRを順次インクリメントす
ること、（ハ）モデムのポインタTMDPTRがエンコーダのポインタ
TMHPTRを追いこさないように制御することが主な内容で
ある。

§14 送信側装置における制御回路の詳細な動作説明
（第22図および第23図使用）第22図(1) 〜(12)に示すフローチャートを参照して制御
回路30が行う制御手順（メイン処理すなわち符号化処理
手順）を説明する。

まず、ステップS128からステップS144において各種のイ
ニシャライズ処理を行う。

ステップS128においては、符号化したFIFOメモリに格納
したデータを全て送出したか否かを表すフラグTRNENDに
０をセットする。

ステップS130においては、再送開始アドレスを格納する
メモリを制御するポインタAGAPTRにC000H をセットす
る。

ステップS132においては、エンコーダのポインタTMHPTR
に8400H をセットする。

ステップS134においては、モデムのポインタTMDPTRに84
00H をセットする。

ラインナンバーは、ある一定ライン数（本実施例におい
ては１ライン）毎にインクリメントするが、この制御を
LINCNTというカウンタにより制御する。ステップS136に
おいては、このカウンタLINCNTに１をセットする。

ステップS138においては、前述したREVRS フラグに０を
セットする。

ステップS140においては、符号化が終了したか否かを表
わすフラグMHEMD に０をセットする。

ステップS142においては、現在どちらのバッファからデ
ータを読み出しているかを表わすフラグ BAFに０をセッ
トする。フラグ BAFが０のときは、バッファ０からデー
タを読み出している。また、フラグ BAFが１のときは、
バッファ１からデータを読み出している。

ステップS144においては、ラインナンバーをイニシャラ
イズする。

ステップS146からステップS154においては、バッファが
フルか、すなわち、１ラインの読み取りが終了したか否
かを判断し、バッファがフルになった場合、ステップS1
56に進む。ここで、バッファのデータは、バッファ０，
バッファ１と交互に読み取る。

ステップS156からステップS160においては、１ラインの
データをダブルバッファから読み出し、符号器へ出力す
る。

第22図(2) に示すステップS162ないしステップS182にお
いては、特定のラインナンバーのデータから再送を行う
よう、特定ラインナンバーのデータがFIFOメモリの何番
地から格納されているかを、再送開始アドレス格納メモ
リにストアする。ここでは、ラインナンバーが変わった
ときに、再送開始アドレスを再送開始アドレス格納メモ
リにストアする。

ステップS162においては、１ライン毎にラインナンバー
をインクリメントする制御を行う。ステップS164からス
テップS168においては、再送開始アドレスにおけるロー
バイトのデータを再送開始アドレス格納メモリにストア
する。

ステップS170においては、再送開始アドレスポインタAG
APTRのインクリメントを行う。ステップS172ないしステ
ップS176においては、再送開始アドレスにおけるハイバ
イトのデータを再送開始アドレス格納メモリにストアす
る。ステップS178においては、再送開始アドレスポイン
タAGAPTRのインクリメントを行う。ステップS180におい
ては、再送ポインタAGAPTRが再送開始アドレス格納メモ
リの終端まで進んだか否かの判断を行う。そして、再送
ポインタAGAPTRが再送開始アドレス格納メモリの終端ま
で進むと、再送ポインタAGAPTRにはC000H をセットする
（ステップS182）。

第22図(3) に示すステップS184ないしステップS188にお
いては、FIFOメモリに00H をストアする。

ステップS190においては、エンコーダのポインタTMHPTR
をインクリメントする。このTMHPTRのインクリメントに
ついては後述する。

ステップS192からステップS196においては、FIFOメモリ
に、800Hをストアする。

ステップS198においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS200ないしステップS216においては、ラインナ
ンバーを入力し、ラインナンバーをFIFOメモリにストア
する。すなわち、ステップS200においては、ラインナン
バーを入力する。ステップS202ないしステップS206にお
いては、ラインナンバーのハイバイトデータをFIFOメモ
リにストアする。ステップS208においては、エンコーダ
のポインタTMHPTRをインクリメントする。

第22図(4) に示すステップS210ないしステップS214にお
いては、ラインナンバーのローバイトデータをFIFOメモ
リにストアする。ステップS216においては、エンコーダ
のポインタTMHPTRをインクリメントする。

ステップS218ないしステップS230においては、符号化デ
ータをFIFOメモリにストアする。

まず、ステップS218においては、１バイトのデータが符
号化されたか否かを判断する。１バイトのデータが符号
化されると、そのデータを入力（ステップS220）し、１
バイトの符号化データをFIFOメモリにストアする（ステ
ップS222ないしステップS226）。

ステップS228においては、エンコーダのポインタTMHPTR
をインクリメントする。ステップS230においては、１ラ
インの符号化が終了したかを判断し、１ラインの符号化
が終了していないときには、ステップS218に進む。ま
た、１ラインの符号化が終了すると、ステップS232に進
む。

第22図(5) に示すステップS232ないしステップS238にお
いては、ラインナンバーをインクリメントするか否かを
チェックし、インクリメントする必要がある場合は、ラ
インナンバーのインクリメントを行う。ここでは、1 ラ
イン毎にラインナンバーのインクリメントを行う。

ステップS240ないしステップS248においては、再送要求
信号、すなわち PIS信号を受信したか否かを判断する。
PIS信号を受信した場合には、NSF 信号の受信を行い、
再送開始ラインナンバーを入力する。そして、モデムの
ポインタTMDPTRに再送開始アドレスをセットし、そのア
ドレスのデータから送信を行う。ここで、フォールバッ
クの指示があった場合は、伝送スピードを落とす。ま
た、DCN 信号を受信した場合は回線断とする。更に、あ
る一定時間（例えば30秒）を経過してもNSF 信号を検出
することができない場合も、回線断とする。

ステップS250においては、１枚の原稿の符号化が終了し
たか否かを判断する。１枚の原稿の符号化が終了した場
合には、ステップS252に進む。１枚の原稿の符号化が未
だ終了していない場合には、ステップS146に進む。

ステップS252およびステップS254においては、どちらか
バッファがフルであるか否かを判断する。バッファ０、
あるいはバッファ１のどちらかのバッファがフルの場合
は、ステップS146に進む。バッファ０、バッファ１のい
ずれもバッファがフルでない場合には、ステップS256に
進む。

第22図(6) および同図(7) に示すステップS256ないしス
テップS300においては、FIFOメモリに制御復帰信号 RTC
(Return To Control) 信号をストアする。

まず、ステップS256ないしステップS260においては、00
H のデータをFIFOメモリにストアする。

ステップS262においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS264ないしステップS268においては、 80Hのデ
ータをFIFOメモリにストアする。

ステップS270においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS274ないしステップS304（第22図(7) 参照）お
よびステップS1088 ないしステップS1128(第22図(8) ,
(9)参照) においては、EOL にラインナンバーを追加し
た信号を103 個だけFIFOメモリにストアしている。本実
施例におけるEOL は、0 が11個続き且つ1 が1 個である
信号とする。

ステップS1130 においては、符号化が終了したので、フ
ラグMHEND に1 をセットする。

第22図(10)に示すステップS1132 ないしステップS1170
においては、メモリ上にストアされているデータがモデ
ムによりすべて送出されるのをウエイトしている。

PIS 信号を検出したときにはNSF 信号の受信を行い、再
送開始ラインナンバーを入力する。そして、モデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのアド
レスのデータからの送信を行う。ここで、フォールバッ
クの指示があった場合は、伝送スピードを落とす。ま
た、DCN 信号を受信した場合は、エラー終了とする。更
に、30秒経過してもNSF 信号を検出できない場合も、エ
ラー終了とする。

RTC をモデムより送出した後すなわちTRNENDが1 になっ
てから1.5 秒経過後にSED＝0 であれば、画像伝送が終
了したものと判断し、手順信号の送出へ向かう。これと
は逆に、1.5 秒経過後にSED＝1 であれば、PIS 信号の
サーチへ向かう。そして、2 秒以内にPIS 信号を検出し
たときには、誤り再送を行う。また、2 秒経過してもPI
S 信号を検出しないときには、画像伝送が終了しともの
と判断して手順信号の送出へ向かう。

第22図(11)に示すステップS306ないしステップS326は、
送信中に再送要求信号（すなわち PIS信号）を検出し、
モデムのポインタTMHPTRを再送開始アドレスにセットす
るときのサブルーチンである（ステップS248，ステップ
S348，ステップS1166 参照）。

再送開始アドレスのセットは、上述したように 1) REVRSフラグが０の場合 1-1) TMHPTR ＞TMDPTRであって、且つ再送アドレス＜TM
DPTRのとき 1-2) TMHPTR ＞TMDPTR、且つ再送アドレス＞TMHPTR、且
つ再送アドレス＞TMHPTRのとき（この場合はREVRS に1
をセットする） 2) REVRSフラグが1 の場合 TMDPTR＞TMHPTRであって、且つ再送アドレス＞TMHPTRの
ときには、再送アドレスをモデムのポインタTMDPTRにセット
し（ステップS318）、リターンする（ステップS320）。
それ以外はエラーとする。

第22図(12)に示すステップS328ないしステップS354まで
は、エンコーダのポインタTMHPTRのインクリメントを行
う。

ここで、ステップS330においては、エンコーダのポイン
タTMHPTRをインクリメントする。そして、TMHPTRのハイ
バイトがインクリメントされないときには直ちにリター
ンするが、TMHPTRのハイバイトがインクリメントされた
ときはステップS334に進む。

ステップS334ないしステップS338においては、エンコー
ダのポインタTMHPTRが一周して、モデムのポインタTMDP
TRにあまり近づきすぎないように制御する。すなわち、
エンコーダのポインタTMHPTRが、モデムのポインタTMDP
TRに4096以上離れているときには、リターンする。この
とき、エンコーダのポインタTMHPTRがFIFOメモリの終端
に達しているか否かをチェックし、FIFOメモリの終端に
達している場合には、エンコーダのポインタTMHPTRに84
00H をセットする。

エンコーダのポインタTMHPTRがモデムのポインタTMDPTR
に4096以上離れていない場合は、符号化を中断してウェ
イト状態に入る。このウェイトしている時、再送要求信
号（すなわち、 PIS信号）を検出したか否かを判断する
（ステップS340）。そして、 PIS信号を検出した場合に
は、伝送を中断し（ステップS342）、NSF 信号の受信を
行う（ステップS344）。そして、再送開始ラインナンバ
ーを入力し（ステップS346）、モデムのポインタTMHPTR
に再送アドレスをセットする。

ここで、フォールバックの指示があった場合は、伝送ス
ピードを落とす。また、DCN 信号を受信した場合は、回
線断とする。更に、ある一定時間（例えば30秒）経過し
てもNSF 信号を検出することができないときも、回線断
とする。

第23図に示すフローチャートは、符号化されたデータの
伝送処理（すなわち、インタラプト処理）に関する詳細
な制御過程を示す。本実施例では、信号線22ａにパルス
（すなわち、バイトデータ要求パルス）が発生すると、
このインタラプト処理が、実行される。

ここでの主な制御は、FIFOメモリの格納されたデータを
順次読み出し（ステップS370ないしステップS376）、P/
S 変換回路22に出力する（ステップS380ないしステップ
S386，ステップS390ないしステップS396）ことである。
このときに、モデムのポインタTMDPTRがエンコーダのポ
インタを追い越さない様に制御する。すなわち、符号化
されたデータを送出中に00H， 80Hのデータを検出する
と、前述の如く、エンコーダのポインタTMHPTRがモデム
のポインタより、ある一定量先にいっていない場合はフ
ィルを送出して符号化が進むのを待期する（ステップS3
80ないしステップS392，ステップS404ないしステップS4
10）。ここで、MHEND が１のとき（すなわち、１枚の原
稿の符号化がすべて終了したとき）はこの限りではな
い。モデムのポインタがFIFOメモリの終端まできたとき
は、モデムのポインタTMDPTRをFIFOメモリの先頭アドレ
ス8400H にセットする（ステップS398，S400）。

また、符号化がすべて終了(MHEND＝１) し、モデムが符
号化したデータを全て送出(TMHPTR ＝TMDPTR) したとき
（ステップS364）は、TRNENDに1 をセットし（ステップ
S366）、符号化されたデータの伝送がすべて終了したこ
とをメイン処理ルーチン（符号化処理ルーチン）に知ら
せる。

§15 受信側装置のブロック構成（第24図使用）第24図は、本発明を適用したファクシミリ装置の受信側
の構成を示すブロック図である。

誤り再送を行うための条件およびフォールバックを行う
ための条件については、既に詳述してあるので、ここで
は述べない。実際の画信号の受信に入った後の処理につ
いてのみ以下に述べていく。

第24図において、40は第19図に示した２と同じ網制御装
置(NCU) である。また、40ａは電話回線を示す。

42は、第19図に示す４と同様のハイブリッド回路であ
る。信号線54ａに送信された信号は、信号線40ｂを通
り、網制御装置40を介して、電話回線40ａに送出され
る。また、相手側ファクシミリ装置から送られてきた信
号は、網制御装置40を介した後、信号線42ａに出力され
る。

44は、信号線42ａの信号を入力し、信号が有るか否かを
検出する回路である。−43dBｍ以上の信号を受信してい
るときは、信号線44ａに信号レベル「１」の信号を出力
し、−43dBm 未満の信号を受信しているときは、信号線
44ａに信号レベル「０」の信号を出力する。

46は、公知のCCITT 勧告V27ter（差動位相変調）に基づ
いた復調を行う復調器である。復調器46は、信号線42ａ
の信号を入力し、復調を行い、復調データを信号線46ａ
に出力する。

48は、シリアルデータをパラレルデータに変換するシリ
アル−パラレル変換回路である（以下、S/P 変換回路と
略す）。このS/P 変換回路48は、８ビットのパラレルデ
ータが揃うと信号線48ａにパルスを発生し、受信データ
を信号線48ｂに出力する。制御回路66は、この信号線48
ａにパルスが発生したことを検出することにより、１バ
イトのデータを受信したことを認識する。

50は、信号線66ｂにパルスが発生した時、信号線50ａに
NSF信号（第17図参照）を送出する回路である。NSF 信
号には、ラインナンバーが含まれている。このラインナ
ンバーには、信号線66ａに出力されている値をセットす
る。NSF 信号にはフォールバックの情報が含まれてい
る。このフォールバックの情報は、信号線66h に出力さ
れる。そして、信号線66h が「0 」レベルのときにはフ
ォールバックの指示が行われず、信号線66h が「1 」レ
ベルのときにフォールバックが指示される。NSF 信号送
出回路50は、NSF 信号の送出が終了すると、信号線50ｂ
にパルスを発生する。

52は、再送要求信号（すなわち、本実施例においてはPI
S 信号）を送出する回路である。換言すれば、信号線66
ｃにパルスが発生したとき、信号線52a に PIS信号(462
Hzの信号を３秒間) を送出する回路である。PIS 信号の
送出が終了すると、信号線52ｂにパルスを発生する。

54は、信号線50ａの信号と信号線52ａの信号を入力し、
加算した結果を信号線54ａに出力する加算回路である。

56は、相手側ファクシミリ装置から送られてきたデータ
を復調し、復調データをストアするために使用するFIFO
メモリである。このFIFOメモリは送信側のFIFOメモリ
（第19図の18参照）と同じである。

一方、復号器はこのFIFOメモリにストアされたデータを
読み出し、復号し、ダブルバッファ回路62を経て、記録
を行う。信号線66ｃないし信号線66e を用いて、復調し
たデータをFIFOメモリに書き込む。信号線66ｃに（ライ
ト）パルスが発生したとき、信号線 66dに出力されてい
る番地に信号線66ｅに出力されているバイトデータをス
トアする。

また、信号線66f,信号線66g,信号線56a の３本の信号線
により、FIFOメモリにストアされているデータを読み出
す。信号線66ｆに（リード）パルスが発生すると、信号
線66ｇに出力されている番地のデータを信号線56ａに出
力する。本実施例においては、FIFOメモリのアドレス
は、8400H ないしAFFFH である。

58は、正しく受信した最新ラインナンバーを格納してお
くラインナンバー格納メモリである。このラインナンバ
ー格納メモリ58にラインナンバーを書き込む場合は、ラ
インナンバーを信号線66ｈに出力し、信号線66ｉに（ラ
イト）パルスを発生する。一方、正しく受信した最新の
ラインナンバーを読み出す場合は、信号線66ｊに（リー
ド）パルスを発生すると、正しく受信した最新のライン
ナンバーが信号線66h に出力される。

60は、復調されたデータをFIFOメモリから読み出し、復
号したデータを信号線60ｃに出力する復号器である。復
調された１バイトのデータを復号する準備が完了する
と、信号線60a にバイトデータ要求パルスを発生する。
そのパルスが発生されたとき、時制御回路66はFIFOメモ
リから１バイトの復調されたデータを読み出し、信号線
66ｋに出力する。復号器60は、１ラインの復号が終了す
ると、信号線60ｂにパルスを発生する。そして、１ライ
ンの復号データを信号線60ｃに出力する。

62は、一方のバッファ内にある画信号を記録している間
に、他方のバッファメモリに次のラインの画信号が書き
込まれるようにするためのダブルバッファ回路である。
このバッファは、送信機のダブルバッファ（第12図の12
参照）と同じである。２本のバッファは BUF0 （バッフ
ァ０）,BUF1（バッファ1）と呼ぶ。このバッファ BUF0
に画像データが詰まっているときには、信号線62a(バッ
ファ０フル) に信号レベル「１」の信号を出力する。 B
UF0 のバッファに画像データが詰まっていないときに
は、信号線62a(バッファ０フル) に信号レベル「０」の
信号を出力する。

また、 BUF1 のバッファに画像データが詰まっていると
きには、信号線62b(バッファ１フル) に信号レベル
「１」の信号を出力する。 BUF1 のバッファに画像デー
タが詰まっていないときには、信号線62b(バッファ1 フ
ル) に信号レベル「０」の信号を出力する。

後述する制御回路66は、バッファが空であるのを認識し
てどのバッファにデータを書き込むべきかを指定し（す
なわち、信号線66ｍが信号レベル「０」のときは、バッ
ファ０にデータを書き込む；信号線66ｍが信号レベル
「１」のときは、バッファ１にデータを書き込む）、そ
の後、記録データを信号線66ｎに出力し、信号線66ｌに
（ライト）パルスを発生する。

ダブルバッファ回路62は、指定されたバッファのバッフ
ァフルに１をセットする。

一方、記録装置64は、あるバッファに格納されているラ
インデータの記録が終了すると、信号線64ａに記録要求
パルスを発生する。

また、ダブルバッファ回路62は、記録要求パルスを検出
したとき、バッファにデータがつまっていた場合は、記
録データを信号線62ｃに出力する。バッファのデータを
すべて記録装置64に出力すると、そのバッファに対応す
るバッファフルを落とす。ここで、使用するバッファ
は、バッファ０，バッファ1,バッファ０，バッファ１と
交互である。

64は記録装置であり、記録の準備が完了すると、信号線
64ａに記録要求パルスを発生する。そして、信号線62ｃ
に出力されている記録データを入力し、記録を行う。

66は制御回路であり、次に述べる項目§16においてその
動作を詳述する。

§16 受信側装置における制御回路の動作説明（第25
図および第26図使用）第24図に示す制御回路66は以下に示す制御を行う。

伝送データの受信は、既述のインタラプトルーチンによ
り処理し、復号化はメインルーチンにより処理する。

データの受信を行うために、信号線48ａにパルスが発生
する毎に１バイトのデータを入力し、FIFOメモリにスト
アする。このときモデムのポインタRMDPTRを順次インク
リメントする。一方、モデムのポインタRMDPTRがFIFOメ
モリの終端まで達すると、モデムのポインタをFIFOメモ
リの先端にセットする。このとき、REVRS フラグに１を
セットする。

第25図は、復調されたデータの受信（すなわち、インタ
ラプト処理）に関する詳細な制御手順を示すフローチャ
ートである。

信号線48ａにパルスが発生すると、インタラプト処理が
スタートする（ステップS600）。ステップS602ないしス
テップS606においては、復調データを入力し、FIFOメモ
リにストアする。

ステップS608においては、モデムのポインタRMDPTRをイ
ンクリメントする。

ステップS610においては、モデムのポインタがFIFOメモ
リの終端まできたか否かを判断し、FIFOの終端まできて
いるときには、モデムのポインタRMDPTRに8400H をセッ
トし、そしてREVRS フラグを１にセットする。

メイン処理（復号処理）過程の主な処理内容は、まずラ
イン終端符号 EOLのサーチをすることである。 EOLに後
続する２バイトはラインナンバーを示している。ライン
ナンバーが前回と比べて3 未満だけインクリメントされ
ている場合は、画像受信が良好であると判断する。この
とき、ラインナンバーは新しいラインナンバーを受信す
る毎にアップデートされていく。従って、ラインナンバ
ーが前回より 3つ以上大きい場合は、画像受信は良好で
ないと判断する。そして、 PIS信号，再送開始ラインナ
ンバーが格納されている NSF信号を送信側装置に送出す
る。この時、上述したように、フォールバック等の制御
を行う。そして、受信側装置では、そのラインナンバー
からの受信を行う。

画像データを正しく受信しているときは、１ラインの画
像データが揃う毎にダブルバッファに出力し、記録を行
う。ダブルバッファへの出力は、バッファ０，バッファ
１と交互に行う。

エンコーダのポインタがFIFOの終端に至すると、エンコ
ーダのポインタをFIFOの先頭にセットする。このとき、
REVRS フラグを０にセットする。

第26図(1) 〜(4) は復号処理過程（メイン処理）を詳細
に示すフローチャートである。

第26図(1) に示すステップS620ないしステップS630は、
各種のイニシャライズを表している。

ステップS620においては、モデムのポインタRMDPTRに84
00H をセットする。

ステップS622においては、エンコーダのポインタRMHPTR
に8400H をセットする。

ステップS624においては、フラグBAF(いま、どちらのバ
ッファに対して記録データをストアしようとしているか
というフラグ) に１をセットする。

ステップS626においては、モデムのポインタがFIFOの終
端から先頭に戻ったことを表すフラグREVRS に０をセッ
トする。

ステップS628ないしステップS630においては、ラインナ
ンバーをイニシャライズ（0101H にセット）する。

ステップS632ないしステップS640においては EOLを見つ
けたか否かを判断する。 EOLを見つけた場合は、ステッ
プS642に進む。

ステップS634ないしステップS638においては、FIFOメモ
リから１バイトの復調データを入力する。

ステップS640においては、エンコードのポインタをイン
クリメントする。これに関しては後述する（ステップS7
20ないしステップS734参照）。

ステップS642ないしステップS654においては、制御復帰
信号 RTC信号を検出したか否かを判断する。ステップS6
42においては、 RTC信号の可能性があるか、すなわち、
EOLに続く2 バイトデータのデータを無視した後のデー
タがEOL であるか否かを判断する。 RTC信号の可能性が
ある場合には、ステップS644ないしステップS652により
RTC信号を検出したかを判断する。 RTC信号を検出する
と、画像受信を終了する（ステップS564）。ここで、 R
TC信号の検出としては、例えば、「EOL 」に続いて
「０」が11個続いた後に「１」を２回検出したときとす
る。この場合も、EOL を検出する毎にその後に続く2 バ
イトのデータを無視する。

ステップS644ないしステップS648においては、FIFOメモ
リから１バイトの復調データを入力する。

ステップS650においては、エンコーダのポインタRMHPTR
をインクリメントする。ここで、 RTC信号の検出の可能
性がない場合、すなわち、 EOLに続く2 バイトのデータ
を無視した後のデータがEOL でないものを検出したとき
には、ステップS656に進む。

ステップS656では、 EOL信号に続く２バイトのデータ、
すなわち、今回受信したラインナンバーを入力する。ス
テップS658，ステップS660においては、最新の正しく受
信したラインナンバーを入力する。

ステップS662においては、今回受信したラインナンバー
が正しく受信した最新のラインナンバーより3 以上大き
いか、すなわち、画像受信エラーが発生したか否かを判
断する。今回受信したラインナンバーが正しく受信した
最新のラインナンバーより3 以上大きい場合、すなわ
ち、画像受信エラーが発生した場合は、ステップS698に
進む。

今回受信したラインナンバーが正しく受信した最新のラ
インナンバーより3 未満だけ大きい場合、すなわち画像
受信が良好な場合は、ステップS664に進む。

ステップS664およびステップS666においては、今回受信
したラインナンバーをラインナンバー格納メモリ58にス
トアする。

第26図(2) に示すステップS668ないしステップS680にお
いては、復調データを入力し、デコードを行い、１ライ
ンの記録データを作成する。

ステップS668ないしステップS672においては、FIFOメモ
リから１バイトの復調データを入力する。ステップS674
においては、エンコーダのポインタRMHPTRをインクリメ
ントする。

復合器がバイトデータを要求すると（ステップS676）、
１バイトのデータが復号器に送出される（ステップS67
8）。そして、ステップS680においては、１ラインのデ
コードが終了したか否かを判断する。１ラインのデコー
ドが未だ終了していないときには、ステップS668に進
む。これに対し、１ラインのデコードが終了していると
きには、ステップS682に進む。

ステップS682においては、１ラインの復号化データを入
力し、当該するバッファをセレクトしそのバッファに出
力する（ステップS684ないしステップS686）。バッファ
に１ラインのデータを書き込む時には、バッファ０，バ
ッファ１を交互に選択する。そして、ステップS632に進
み、次のラインのデコードを行う。

画像受信が良好でない場合には、第26図(3) に示すステ
ップS698に進む。まず、 PIS信号を送信し（ステップS6
98ないしステップS700）、送信側装置の伝送を中断させ
る。その後、最新の正しく受信したラインナンバーに１
を加えたラインナンバーを NSF信号にセットし、 NSF信
号の送信を行う（ステップS702ないしステップS706）。
このとき、前述したように、フォールバック等の制御も
併せて行う。そして、モデムのポインタRMDPTRに8400H,
エンコーダのポインタRMHPTRに8400H,BAF に1, REVRSに
０をセットし、各種イニシャライズを行い、再び画像受
信を行う。

第26図(4) に示すステップS720ないしステップS734は、
エンコーダのポインタRMHPTRのインクリメントするサブ
ルーチンである。エンコーダのポインタRMHPTRをインク
リメントする時、モデムのポインタRMDPTRを追い越さな
いように制御する必要がある（ステップS722ないしステ
ップS724）。

ステップS726においては、エンコーダのポインタRMHPTR
をインクリメントする。エンコーダのポインタがFIFOメ
モリの終端に達した場合は、エンコーダのポインタにFI
FOメモリの先頭アドレスをセットし、REVRS フラグに０
をセットする（ステップS728ないしステップS732）。

また、制御を行っている最中にも各種のタイマーが作動
しており、例えば、タイムオーバーになった場合には、
回線断となる。

§17 その他の実施例自動発信機能を備えたファクシミリ装置を構成する場
合、画像伝送が失敗したときには、他の回線を選択して
自動発信を行うよう制御することも可能である。

［効果］以上説明したように本発明によれば、誤り再送を行う誤
り再送モードを有する通信装置において、誤り再送モー
ドを選択する選択手段を設け、誤り再送モードが選択さ
れている状態で、相手側に誤り再送モードの機能がない
ことが検出された場合、誤り再送が選択されていないと
きに対して伝送スピードを下げるので、誤り再送モード
が選択されている状態で、相手側に誤り再送モードがな
いときは、低い伝送スピードで伝送開始でき、誤り再送
が選択されていても相手側に誤り再送モードがないこと
が検出されたときに、誤り再送モードが選択されていな
いときと同じく高速の伝送スピードで伝送を開始してし
まい、実際には回線状態が悪いので、伝送速度を下げざ
るをえなくなる不都合を解消できる。

【図面の簡単な説明】

第１図はHDLCのフレームフォーマットを示す図、第２図は第１図に示したHDLCフレームデータを用いて誤
り再送を行なった具体例を示す図、第３図は２つのHDLCフレームを示す図、第４図は回線に遅延があった場合のHDLCフレームの伝送
例を示す図、第５図は従来の誤り再送方式において受信側装置がトレ
ーニング信号の受信に失敗したときの状態を示す模式
図、第６図(1) 〜(3) はトレーニング信号および画信号の受
信について説明する波形図、第７図は従来から知られているトレーニング受信／画信
号受信の制御手順を示すフローチャート、第８図は本発明の一実施例による制御手順を説明する模
式図、第９図(1) 〜(7) はラインナンバーの具体例を示すビッ
ト構成図、第10図は符号化したデータおよび各ラインナンバーに対
応した再送開始アドレスをメモリに格納した例を示す
図、第11図は本実施例によるファクシミリ装置の送信側構成
を示すブロック図、第12図は第11図に示した制御回路76が実行すべき制御手
順を示すフローチャート、第13図(1) および(2) はFIFOメモリと各種ポインタとの
関係を説明する図、第14図は各伝送スピードにおいて３秒間に送出されるビ
ット数およびバイト数を示す図、第15図(1) および(2) はFIFOメモリと各種ポインタとの
関係を示す図、第16図はフォールバックを伴った誤り再送を行う場合に
着目した画像受信の制御例を示すフローチャート、第17図は受信側から送信側に対して再送開始アドレスお
よびフォールバックの有無情報を連絡するための300b/S
の信号の一例を示す図、第18図(1) 〜(3) は再送開始アドレスのセット方法を説
明する図、第19図は本発明を適用したファクシミリ装置における送
信側の一実施例を示すブロック図、第20図は再送開始アドレス格納メモリを示す構成図、第21図は第19図に示した制御回路30の概略符号化処理
（すなわち、メイン処理の概略）を示すフローチャー
ト、第22図(1) 〜(12)は第19図に示した制御回路30の詳細符
号化処理（すなわち、メイン処理の詳細）を示すフロー
チャート、第23図は第19図に示した制御回路30が制御する符号化デ
ータの伝送手順（すなわち、インタラプト処理）を示す
フローチャート、第24図は本発明を適用したファクシミリ装置における受
信側の一実施例を示すブロック図、第25図は第24図に示した制御回路66が制御する復調デー
タの受信処理（すなわち、インタラプト処理）を示すフ
ローチャート、第26図(1) 〜(4) は第24図に示した制御回路66が制御す
る復号処理（すなわち、メイン処理）を示すフローチャ
ートである。２……NCU 、４……ハイブリッド回路、６……再送要求信号検出回路、８……バイナリー信号受信回路、 10……読取装置、 12……ダブルバッファ回路、 14……ラインナンバーのカウンタ回路、 16……符号化回路、 18…… FIFO メモリ、 20……再送開始アドレス格納メモリ、 22…… P/S変換回路、 24……変調器、 26…… DCN信号送出回路、 28……加算回路、 30……制御回路、 40…… NCU、 42……ハイブリッド回路、 44……信号有無検出回路、 46……復調器、 48…… S/P変換回路、 50…… NSF信号送出回路、 52……再送要求信号送出回路、 54……加算回路、 56……FIFOメモリ、 58……ラインナンバー格納メモリ、 60……復号器、 62……ダブルバッファ回路、 64……記録装置、 66……制御回路、 67……NCU 、 68……ハイブリッド回路、 69……バイナリ信号送出回路、 70……トーナル信号送出回路、 71……加算回路、 72……トーナル信号検出回路、 73……バイナリ信号検出回路、 74……スタートボタン、 75……誤り再送モード選択スイッチ、 76……制御回路、 77……モード変換通知音発生回路。

Claims

【特許請求の範囲】

【請求項１】誤り再送を行う誤り再送モードを有する画
像通信装置において、誤り再送モードを選択する選択手段と、相手側の誤り再送モードの機能の有無を検出する検出手
段とを有し、誤り再送モードが選択されている状態で、相手側に誤り
再送モードの機能がない場合、誤り再送が選択されてい
ないときに対して伝送スピードを下げることを特徴とす
る画像通信装置。