JPH06186281A - 信頼性評価用ボードおよびバーンイン装置 - Google Patents
信頼性評価用ボードおよびバーンイン装置Info
- Publication number
- JPH06186281A JPH06186281A JP4337098A JP33709892A JPH06186281A JP H06186281 A JPH06186281 A JP H06186281A JP 4337098 A JP4337098 A JP 4337098A JP 33709892 A JP33709892 A JP 33709892A JP H06186281 A JPH06186281 A JP H06186281A
- Authority
- JP
- Japan
- Prior art keywords
- evaluation board
- burn
- test
- time
- reliability evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高いデータが得られるバーンイン試
験の実施を可能にする。 【構成】 初めて評価用ボード１００を使用する際に
は、外部機器からメモリーモジュール１０１に対して記
憶させるべき試験条件（温度，ストレス信号の周波数，
電源電圧など）を入力する。次回よりは、メモリーモジ
ュール１０１に記憶された情報を読みだし、バーンイン
装置の制御部に送り込むことで、人手を介さず適正な試
験条件を設定することができる。さらに、評価用ボード
１００を使用する度に、履歴時間を書き込んでおけば、
寿命を把握することができ、劣化した評価用ボード１０
０を誤って使用するのを防止できる。
験の実施を可能にする。 【構成】 初めて評価用ボード１００を使用する際に
は、外部機器からメモリーモジュール１０１に対して記
憶させるべき試験条件（温度，ストレス信号の周波数，
電源電圧など）を入力する。次回よりは、メモリーモジ
ュール１０１に記憶された情報を読みだし、バーンイン
装置の制御部に送り込むことで、人手を介さず適正な試
験条件を設定することができる。さらに、評価用ボード
１００を使用する度に、履歴時間を書き込んでおけば、
寿命を把握することができ、劣化した評価用ボード１０
０を誤って使用するのを防止できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路の信
頼性を評価するために実施するバーンイン試験に用いる
信頼性評価用ボードおよびバーンイン装置に関する。
頼性を評価するために実施するバーンイン試験に用いる
信頼性評価用ボードおよびバーンイン装置に関する。
【０００２】
【従来の技術】まず、バーンイン試験について、簡単に
説明する。バーンイン試験は、ＬＳＩチップを高温で動
作させる試験であり、大きく２つの目的がある。１つの
目的は、出荷する際、２４時間程度の短時間で信頼性の
低いサンプルをスクリーニングして取り除くことであ
り、もう１つの目的は、１０００時間以上の試験で、製
品本来の寿命を評価することである。いずれの場合も、
過酷な条件をチップに与えるものである。
説明する。バーンイン試験は、ＬＳＩチップを高温で動
作させる試験であり、大きく２つの目的がある。１つの
目的は、出荷する際、２４時間程度の短時間で信頼性の
低いサンプルをスクリーニングして取り除くことであ
り、もう１つの目的は、１０００時間以上の試験で、製
品本来の寿命を評価することである。いずれの場合も、
過酷な条件をチップに与えるものである。
【０００３】この試験は、複数のＬＳＩチップの評価試
料を信頼性評価用ボード（バーンインボードともいう）
の上に並べた状態で、バーンイン装置に入れ、バーンイ
ン装置で作られた信号をＬＳＩチップに入力して、動作
させるものである。
料を信頼性評価用ボード（バーンインボードともいう）
の上に並べた状態で、バーンイン装置に入れ、バーンイ
ン装置で作られた信号をＬＳＩチップに入力して、動作
させるものである。
【０００４】
【発明が解決しようとする課題】ところが、ＬＳＩチッ
プは当然劣化するが、そればかりでなく評価用ボードも
劣化する。本来、評価用ボードは劣化してはいけない
が、当然、高温，高電圧中にさらされるために接触不良
等の劣化を起こす。しかしながら従来、バーンイン試験
に使用する評価用ボードは、ＬＳＩチップを搭載して、
電気的ストレス信号を印加する機能しかもたず、またバ
ーンイン装置も、評価用ボードに関する情報、例えば使
用履歴などに関する管理が全くされてなかった。こうな
ると、バーンイン装置側からみると、ＬＳＩチップが不
良なのか、評価用ボードが不良なのか判別がつかなくな
り誤ったデータを採ることになる。
プは当然劣化するが、そればかりでなく評価用ボードも
劣化する。本来、評価用ボードは劣化してはいけない
が、当然、高温，高電圧中にさらされるために接触不良
等の劣化を起こす。しかしながら従来、バーンイン試験
に使用する評価用ボードは、ＬＳＩチップを搭載して、
電気的ストレス信号を印加する機能しかもたず、またバ
ーンイン装置も、評価用ボードに関する情報、例えば使
用履歴などに関する管理が全くされてなかった。こうな
ると、バーンイン装置側からみると、ＬＳＩチップが不
良なのか、評価用ボードが不良なのか判別がつかなくな
り誤ったデータを採ることになる。
【０００５】この発明の目的は、上記問題に鑑み、信頼
性の高いデータが得られるバーンイン試験の実施を可能
にする信頼性評価用ボードおよびバーンイン装置を提供
することである。
性の高いデータが得られるバーンイン試験の実施を可能
にする信頼性評価用ボードおよびバーンイン装置を提供
することである。
【０００６】
【課題を解決するための手段】請求項１記載の信頼性評
価用ボードは、試験情報を記憶する集積回路と、この集
積回路へ試験情報を入出力する情報入出力部とを設けた
ことを特徴とする。請求項２記載のバーンイン装置は、
請求項１記載の信頼性評価用ボードの情報入出力部に接
続し、信頼性評価用ボードの集積回路の試験情報を読み
出す機構と集積回路へ試験情報を書き込む機構と試験情
報を判断する機構とを設けたことを特徴とする。
価用ボードは、試験情報を記憶する集積回路と、この集
積回路へ試験情報を入出力する情報入出力部とを設けた
ことを特徴とする。請求項２記載のバーンイン装置は、
請求項１記載の信頼性評価用ボードの情報入出力部に接
続し、信頼性評価用ボードの集積回路の試験情報を読み
出す機構と集積回路へ試験情報を書き込む機構と試験情
報を判断する機構とを設けたことを特徴とする。
【０００７】
【作用】この発明の信頼性評価用ボードは、試験情報を
記憶する集積回路と、この集積回路へ試験情報を入出力
する情報入出力部とを設けてあり、この情報入出力部に
この発明のバーンイン装置を接続し、信頼性評価用ボー
ドの集積回路に試験情報の読み出し，書き込みおよび試
験情報の判断を行うようになっている。試験情報として
試験時間の履歴を信頼性評価用ボードの集積回路に記憶
させておけば、信頼性評価用ボードがバーンイン装置に
装着された時点で、寿命を過ぎた履歴時間の長い信頼性
評価用ボードは試験の開始または継続が不可能と判断さ
れる。このため、劣化した信頼性評価用ボードの使用を
防止でき、信頼性の高いデータを得ることができる。ま
た、試験情報として、温度，ストレス信号の周波数，電
源電圧などの適性な試験条件を信頼性評価用ボードの集
積回路に一度記憶させておけば、バーンイン装置に装着
された時点で適性な試験条件が読み出され、試験条件の
設定に誤りがなく効率のよい正確な試験を行うことがで
きる。
記憶する集積回路と、この集積回路へ試験情報を入出力
する情報入出力部とを設けてあり、この情報入出力部に
この発明のバーンイン装置を接続し、信頼性評価用ボー
ドの集積回路に試験情報の読み出し，書き込みおよび試
験情報の判断を行うようになっている。試験情報として
試験時間の履歴を信頼性評価用ボードの集積回路に記憶
させておけば、信頼性評価用ボードがバーンイン装置に
装着された時点で、寿命を過ぎた履歴時間の長い信頼性
評価用ボードは試験の開始または継続が不可能と判断さ
れる。このため、劣化した信頼性評価用ボードの使用を
防止でき、信頼性の高いデータを得ることができる。ま
た、試験情報として、温度，ストレス信号の周波数，電
源電圧などの適性な試験条件を信頼性評価用ボードの集
積回路に一度記憶させておけば、バーンイン装置に装着
された時点で適性な試験条件が読み出され、試験条件の
設定に誤りがなく効率のよい正確な試験を行うことがで
きる。
【０００８】
【実施例】以下に、この発明の実施例を説明する。 〔第１の実施例〕図１はこの発明の一実施例の信頼性評
価用ボードを示すものである。図１において、１００は
信頼性評価用ボード（以下単に「評価用ボード」とい
う）、１０１は不揮発性記憶素子を有する集積回路およ
び同集積回路への入出力電極を収めたメモリーモジュー
ル、１０２はメモリーモジュール１０１の入出力電極に
接続するメモリーモジュールコネクタ（情報入出力
部）、１０３は評価試料１０４にストレス信号を入力す
るためのコネクタである。
価用ボードを示すものである。図１において、１００は
信頼性評価用ボード（以下単に「評価用ボード」とい
う）、１０１は不揮発性記憶素子を有する集積回路およ
び同集積回路への入出力電極を収めたメモリーモジュー
ル、１０２はメモリーモジュール１０１の入出力電極に
接続するメモリーモジュールコネクタ（情報入出力
部）、１０３は評価試料１０４にストレス信号を入力す
るためのコネクタである。
【０００９】以上のようにして構成される評価用ボード
について、以下図１を用いてその動作を説明する。まず
初めてこの評価用ボード１００を使用する際には、外部
機器からメモリーモジュール１０１に対して記憶させる
べき試験条件を入力する。記憶させるべき試験条件とし
ては、温度，ストレス信号の周波数，電源電圧などであ
る。
について、以下図１を用いてその動作を説明する。まず
初めてこの評価用ボード１００を使用する際には、外部
機器からメモリーモジュール１０１に対して記憶させる
べき試験条件を入力する。記憶させるべき試験条件とし
ては、温度，ストレス信号の周波数，電源電圧などであ
る。
【００１０】次回よりは、メモリーモジュール１０１に
記憶された情報を読みだし、バーンイン装置の制御部に
送り込むことで、人手を介さず適正な試験条件を設定す
ることができる。さらに、評価用ボード１００を使用す
る度に、履歴時間を書き込んでおけば、寿命を把握する
ことができ、劣化した評価用ボード１００を誤って使用
するのを防止できる。
記憶された情報を読みだし、バーンイン装置の制御部に
送り込むことで、人手を介さず適正な試験条件を設定す
ることができる。さらに、評価用ボード１００を使用す
る度に、履歴時間を書き込んでおけば、寿命を把握する
ことができ、劣化した評価用ボード１００を誤って使用
するのを防止できる。
【００１１】以上のようにして、設定条件の誤りや、不
良ボードを使うことによるデータの誤差が抑えられ、効
率よく信頼性の高いデータが得られるバーンイン試験を
実施することができる。さらに、メモリーモジュール１
０１中に記憶素子だけでなく、マイクロプロセッサーを
組み込むことにより、単に情報を記憶させるだけでな
く、より高度な対応をさせることができる。例えば、評
価用ボード１００に搭載された評価試料１０４の数や消
費電力に合わせたストレス信号を計算させることもでき
る。
良ボードを使うことによるデータの誤差が抑えられ、効
率よく信頼性の高いデータが得られるバーンイン試験を
実施することができる。さらに、メモリーモジュール１
０１中に記憶素子だけでなく、マイクロプロセッサーを
組み込むことにより、単に情報を記憶させるだけでな
く、より高度な対応をさせることができる。例えば、評
価用ボード１００に搭載された評価試料１０４の数や消
費電力に合わせたストレス信号を計算させることもでき
る。
【００１２】なお、メモリーモジュール１０１およびメ
モリーモジュールコネクタ１０２のうち少なくとも一方
が評価用ボード１００から脱着可能としている。脱着可
能とすることにより、評価用ボード１００は高温，高電
圧にさらされて劣化するが、メモリーモジュール１０１
およびメモリーモジュールコネクタ１０２は劣化しない
ため、評価用ボード１００を廃棄しても、脱着部分を再
度使用することが可能となる。また、評価用ボード１０
０を再生させるために加工する場合にも便利である。
モリーモジュールコネクタ１０２のうち少なくとも一方
が評価用ボード１００から脱着可能としている。脱着可
能とすることにより、評価用ボード１００は高温，高電
圧にさらされて劣化するが、メモリーモジュール１０１
およびメモリーモジュールコネクタ１０２は劣化しない
ため、評価用ボード１００を廃棄しても、脱着部分を再
度使用することが可能となる。また、評価用ボード１０
０を再生させるために加工する場合にも便利である。
【００１３】〔第２の実施例〕次に、第２の実施例につ
いて図面を参照しながら説明する。図２はこの発明の一
実施例のバーンイン装置の構成ダイアグラム図である。
図２において、２００は第１の実施例に示した評価用ボ
ード１００のメモリーモジュールコネクタ１０２（図１
参照）に接続する記憶回路情報入出力機構、２０１はバ
ーンイン装置の各部を統括的に制御するマイクロコンピ
ュータにより構成された中央制御装置、２０３は中央制
御装置２０１へのデータ入力用キーボード、２０４は中
央制御装置２０１の標準出力ディスプレイであるＣＲ
Ｔ、２０２は中央制御装置２０２と他の各制御系との情
報の入出力を制御するインターフェース回路、２０５は
時間を管理する時間制御系、２０６は温度制御系、２０
７はストレス信号の制御系、２０８は電源電圧制御系で
ある。
いて図面を参照しながら説明する。図２はこの発明の一
実施例のバーンイン装置の構成ダイアグラム図である。
図２において、２００は第１の実施例に示した評価用ボ
ード１００のメモリーモジュールコネクタ１０２（図１
参照）に接続する記憶回路情報入出力機構、２０１はバ
ーンイン装置の各部を統括的に制御するマイクロコンピ
ュータにより構成された中央制御装置、２０３は中央制
御装置２０１へのデータ入力用キーボード、２０４は中
央制御装置２０１の標準出力ディスプレイであるＣＲ
Ｔ、２０２は中央制御装置２０２と他の各制御系との情
報の入出力を制御するインターフェース回路、２０５は
時間を管理する時間制御系、２０６は温度制御系、２０
７はストレス信号の制御系、２０８は電源電圧制御系で
ある。
【００１４】各制御系２０５〜２０８および記憶回路情
報入出力機構２００にそれぞれ必要なハードウエアが接
続されてバーンイン装置を構成する。このバーンイン装
置に第１の実施例に示した評価用ボード１００を設置す
る。記憶回路情報入出力機構２００により、評価用ボー
ド１００と中央制御装置２０１が電気的に接続される。
評価用ボード１００に備えられたメモリーモジュール１
０１（図１参照）の集積回路に記憶された情報を読み出
して中央制御装置２０１に格納する。中央制御装置２０
１は各々の情報を各制御系に転送する。特に、評価用ボ
ード１００の使用履歴時間については、厳重に管理し、
寿命を過ぎた評価用ボード１００は試験の開始、継続が
できないように制御を行う。
報入出力機構２００にそれぞれ必要なハードウエアが接
続されてバーンイン装置を構成する。このバーンイン装
置に第１の実施例に示した評価用ボード１００を設置す
る。記憶回路情報入出力機構２００により、評価用ボー
ド１００と中央制御装置２０１が電気的に接続される。
評価用ボード１００に備えられたメモリーモジュール１
０１（図１参照）の集積回路に記憶された情報を読み出
して中央制御装置２０１に格納する。中央制御装置２０
１は各々の情報を各制御系に転送する。特に、評価用ボ
ード１００の使用履歴時間については、厳重に管理し、
寿命を過ぎた評価用ボード１００は試験の開始、継続が
できないように制御を行う。
【００１５】以上のように、第１の実施例の評価用ボー
ド１００を用いて、試験情報として試験時間の履歴を評
価用ボード１００の集積回路に記憶させておけば、評価
用ボード１００がバーンイン装置に装着された時点で、
寿命を過ぎた履歴時間の長い評価用ボード１００は試験
の開始または継続が不可能と判断される。このため、劣
化した評価用ボード１００の使用を防止でき、信頼性の
高いデータを得ることができる。また、試験情報とし
て、温度，ストレス信号の周波数，電源電圧などの適性
な試験条件を評価用ボード１００の集積回路に一度記憶
させておけば、バーンイン装置に装着された時点で適性
な試験条件が読み出され、人手を介すことなく、試験条
件の設定に誤りがなく効率のよい正確な試験を行うこと
ができる。
ド１００を用いて、試験情報として試験時間の履歴を評
価用ボード１００の集積回路に記憶させておけば、評価
用ボード１００がバーンイン装置に装着された時点で、
寿命を過ぎた履歴時間の長い評価用ボード１００は試験
の開始または継続が不可能と判断される。このため、劣
化した評価用ボード１００の使用を防止でき、信頼性の
高いデータを得ることができる。また、試験情報とし
て、温度，ストレス信号の周波数，電源電圧などの適性
な試験条件を評価用ボード１００の集積回路に一度記憶
させておけば、バーンイン装置に装着された時点で適性
な試験条件が読み出され、人手を介すことなく、試験条
件の設定に誤りがなく効率のよい正確な試験を行うこと
ができる。
【００１６】
【発明の効果】この発明の信頼性評価用ボードは、試験
情報を記憶する集積回路と、この集積回路へ試験情報を
入出力する情報入出力部とを設けてあり、この情報入出
力部にこの発明のバーンイン装置を接続し、信頼性評価
用ボードの集積回路に試験情報の読み出し，書き込みお
よび試験情報の判断を行うようになっている。試験情報
として試験時間の履歴を信頼性評価用ボードの集積回路
に記憶させておけば、信頼性評価用ボードがバーンイン
装置に装着された時点で、寿命を過ぎた履歴時間の長い
信頼性評価用ボードは試験の開始または継続が不可能と
判断される。このため、劣化した信頼性評価用ボードの
使用を防止でき、信頼性の高いデータを得ることができ
る。また、試験情報として、温度，ストレス信号の周波
数，電源電圧などの適性な試験条件を信頼性評価用ボー
ドの集積回路に一度記憶させておけば、バーンイン装置
に装着された時点で適性な試験条件が読み出され、試験
条件の設定に誤りがなく効率のよい正確な試験を行うこ
とができる。
情報を記憶する集積回路と、この集積回路へ試験情報を
入出力する情報入出力部とを設けてあり、この情報入出
力部にこの発明のバーンイン装置を接続し、信頼性評価
用ボードの集積回路に試験情報の読み出し，書き込みお
よび試験情報の判断を行うようになっている。試験情報
として試験時間の履歴を信頼性評価用ボードの集積回路
に記憶させておけば、信頼性評価用ボードがバーンイン
装置に装着された時点で、寿命を過ぎた履歴時間の長い
信頼性評価用ボードは試験の開始または継続が不可能と
判断される。このため、劣化した信頼性評価用ボードの
使用を防止でき、信頼性の高いデータを得ることができ
る。また、試験情報として、温度，ストレス信号の周波
数，電源電圧などの適性な試験条件を信頼性評価用ボー
ドの集積回路に一度記憶させておけば、バーンイン装置
に装着された時点で適性な試験条件が読み出され、試験
条件の設定に誤りがなく効率のよい正確な試験を行うこ
とができる。
【図１】この発明の第１の実施例の信頼性評価用ボード
の構成図。
の構成図。
【図２】この発明の第２の実施例のバーンイン装置の構
成ダイアグラム図。
成ダイアグラム図。
１００ 評価用ボード １０１ メモリーモジュール １０２ メモリーモジュールコネクタ（情報入出力
部） １０３ 信号入力用コネクタ １０４ 評価試料 ２００ 記憶回路情報入出力機構 ２０１ 中央制御装置 ２０２ インターフェース回路 ２０３ キーボード ２０４ ＣＲＴ ２０５ 時間制御系 ２０６ 温度制御系 ２０７ ストレス信号制御系 ２０８ 電源電圧制御系
部） １０３ 信号入力用コネクタ １０４ 評価試料 ２００ 記憶回路情報入出力機構 ２０１ 中央制御装置 ２０２ インターフェース回路 ２０３ キーボード ２０４ ＣＲＴ ２０５ 時間制御系 ２０６ 温度制御系 ２０７ ストレス信号制御系 ２０８ 電源電圧制御系
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66 Ｄ 7377−4Ｍ
Claims (2)
- 【請求項１】 バーンイン試験に用いる信頼性評価用ボ
ードであって、 試験情報を記憶する集積回路と、この集積回路へ試験情
報を入出力する情報入出力部とを設けたことを特徴とす
る信頼性評価用ボード。 - 【請求項２】 請求項１記載の信頼性評価用ボードの情
報入出力部に接続し、前記信頼性評価用ボードの集積回
路の試験情報を読み出す機構と前記集積回路へ試験情報
を書き込む機構と試験情報を判断する機構とを設けたこ
とを特徴とするバーンイン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4337098A JPH06186281A (ja) | 1992-12-17 | 1992-12-17 | 信頼性評価用ボードおよびバーンイン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4337098A JPH06186281A (ja) | 1992-12-17 | 1992-12-17 | 信頼性評価用ボードおよびバーンイン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06186281A true JPH06186281A (ja) | 1994-07-08 |
Family
ID=18305421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4337098A Pending JPH06186281A (ja) | 1992-12-17 | 1992-12-17 | 信頼性評価用ボードおよびバーンイン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06186281A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2419963A (en) * | 2004-11-05 | 2006-05-10 | Lear Corp | Recyclable electric junction box |
| CN116361094A (zh) * | 2023-04-03 | 2023-06-30 | 上海季丰电子股份有限公司 | 一种自动记录老化板使用时间的方法、装置和电子设备 |
-
1992
- 1992-12-17 JP JP4337098A patent/JPH06186281A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2419963A (en) * | 2004-11-05 | 2006-05-10 | Lear Corp | Recyclable electric junction box |
| US7107183B2 (en) | 2004-11-05 | 2006-09-12 | Lear Corporation | Recyclable electric junction box applicable to automotive vehicles |
| GB2419963B (en) * | 2004-11-05 | 2007-01-17 | Lear Corp | Recyclable electric junction box applicable to automotive vehicles |
| CN116361094A (zh) * | 2023-04-03 | 2023-06-30 | 上海季丰电子股份有限公司 | 一种自动记录老化板使用时间的方法、装置和电子设备 |
| CN116361094B (zh) * | 2023-04-03 | 2024-04-26 | 上海季丰电子股份有限公司 | 一种自动记录老化板使用时间的方法、装置和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549000B2 (en) | Semiconductor device testing apparatus having timing hold function | |
| US7482780B2 (en) | Diagnosis method, power supply control device, electronic apparatus, battery pack and computer-readable storage medium capable of setting the electronic apparatus to a diagnosis mode | |
| TWI472780B (zh) | 半導體裝置測試系統 | |
| KR20000028580A (ko) | 불휘발성반도체메모리ｉｃ | |
| JPH07306922A (ja) | Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法 | |
| US7360137B2 (en) | Flash programmer for programming NAND flash and NOR/NAND combined flash | |
| JPH06186281A (ja) | 信頼性評価用ボードおよびバーンイン装置 | |
| EP0709785A2 (en) | Internal state determining apparatus | |
| KR100284398B1 (ko) | 단자의 접속 인식 장치 및 접속 인식 방법 | |
| US6618634B1 (en) | Microcomputer system using repeated reset to enter different operating modes and method to do the same | |
| JPH0257676B2 (ja) | ||
| US11513697B2 (en) | Storage apparatus and control system for the same | |
| JP2003234000A (ja) | 半導体集積回路装置、ｉｃカードおよび検査装置 | |
| JPH11121566A (ja) | 半導体集積回路装置 | |
| JPS62282392A (ja) | Ｉｃカ−ド | |
| JPS63285691A (ja) | メモリ・カ−トリッジの結合検査装置 | |
| JPH0420876A (ja) | 半導体デバイス測定用バーンインボード | |
| JPH10221407A (ja) | 診断支援機能付き集積回路素子 | |
| JP2001229080A (ja) | Ｍｐｕ直結型バストレーサ | |
| JP3327239B2 (ja) | 半導体試験装置 | |
| JPH06149609A (ja) | 電子計算機の診断方式 | |
| JP2001356147A (ja) | 半導体装置およびその検査方法 | |
| JPS62211740A (ja) | 量産ユニツトの試験器 | |
| JPH05265850A (ja) | メモリカード制御装置 | |
| JPH08160106A (ja) | 情報保持機能を持つｉｃテスタ用テストボード |