JPH08160106A - 情報保持機能を持つｉｃテスタ用テストボード - Google Patents

Abstract

(57)【要約】 【目的】 管理用データの情報が一目で設定内容が理解
できる文字情報であるとともに、管理用データの変更に
柔軟に対応する情報保持機能を持つＩＣテスタ用テスト
ボードを提供する。 【構成】 被測定集積回路４０を装着し、ＩＣテスタ１
と接続するＩＣテスタ用テストボードに、アドレスごと
に管理用データを格納する不揮発性メモリ１４を備え、
ＣＰＵ２の指示によりアドレスを与えて不揮発性メモリ
１４のアドレスに対応するデータをテストボードインタ
フェース３・１１を介してＣＰＵ２に書き込むととも
に、ＣＰＵ２の指示により、不揮発性メモリ１４の任意
のアドレスにデータを書き込む。また、不揮発性メモリ
１４に格納する管理用データは文字情報を使用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、管理用データを保持
する情報保持機能を備えるＩＣテスタ用テストボードに
ついてのものである。

【０００２】

【従来の技術】ＩＣテスタ用テストボードは、被測定集
積回路（以下、ＤＵＴという。）の特性を測定するため
に、ＤＵＴを装着し、ＩＣテスタに接続するためのもの
である。ＩＣテスタ用テストボードには、ＤＵＴ特有の
特性試験を行うために抵抗やコンデンサ等を組み合わせ
た特定の定数を持つ回路（以下、負荷回路という。）が
ＤＵＴの種類ごとに構成されるものがあり、負荷回路を
使用する場合には、ＤＵＴの種類ごとにそれぞれ対応し
たテストボードを使用する。

【０００３】しかし、例えば、負荷回路の数が多数でＩ
Ｃテスタでの検査のたびに負荷回路の脱着をするのは効
率が悪いと言う理由から、ＩＣテスタ用テストボード上
の配線が同一だが負荷回路の種類が違う専用のテストボ
ードを作成する場合がある。

【０００４】この場合、一目見ただけではＩＣテスタ用
テストボードの種類の違いが分かりにくく、試験時にテ
ストボードにＤＵＴを装着する段階で異なったテストボ
ードを装着する可能性がある。この状態でそのままテス
トを実行すると、正しい測定ができなかったり最悪の場
合ＤＵＴを破壊してしまう場合がある。

【０００５】一方、ＤＵＴに対してタイミングの厳しい
試験を行う場合、配線のばらつきにより波形の遅延時間
にばらつきが生じるので、配線ばらつきを考慮したタイ
ミング・デスキューで調整する。したがって、正確な試
験を行うために、ＩＣテスタはそれぞれ専用のタイミン
グ・デスキューファイルを持ち、テストの時にはそれぞ
れのテストボードに合致したタイミング・デスキューフ
ァイルを設定する。しかし、配線のばらつきによる遅延
時間の誤差は微少であり、間違ったタイミング・デスキ
ューファイルを使用しないように、タイミング・デスキ
ューファイルの設定も正確に行う必要がある。

【０００６】このように、テストボードの種類の増加に
対応してテストボードを正確に認識するために、少なく
とも使用プログラム名、並列測定数、使用負荷回路番
号、タイミング・デスキューファイルなどの管理用デー
タが必要である。そのため、従来はＩＣテスタ用テスト
ボードに貼りプレートなどを貼付してＤＵＴとの対応を
識別している。

【０００７】また、他の従来例としてＩＣテスタ用テス
トボードに複数のスイッチを備え、その状態を読み込む
ことによりＤＵＴとの対応を識別するものがある。次
に、従来技術による情報保持機能を持つＩＣテスタ用テ
ストボードの構成を図４を参照して説明する。図４は情
報保持機能を持つＩＣテスタ用テストボードをＩＣテス
タに装着した状態図である。

【０００８】図４の１はＩＣテスタ、２はＣＰＵ、４と
５はテストボードインタフェース（以下、テストボード
Ｉ／Ｆという。）、３０はテストボード、３１はスイッ
チ回路、４０はＤＵＴ、４１は負荷回路である。図４
で、テストボード３０にはＤＵＴ４０が装着され、負荷
回路４１が接続されている。

【０００９】スイッチ回路３１は例として３２個のスイ
ッチを備えている状態を示している。スイッチ回路３１
の各スイッチの出力は、例えば図５に示すようなビット
情報と対応しており、スイッチのオン・オフによりビッ
ト情報をあらわす。図５では、例として３２ビットをデ
バイス分類認識ビットと並列測定数認識ビットと接続機
器認識ビットと負荷回路認識ビットとシリアル番号認識
ビットと拡張ビットとデバイスボード認識ビットとして
いる。

【００１０】テストボードＩ／Ｆ５はスイッチ回路３１
の各スイッチ出力を入力する複数の能動素子を備え、テ
ストボード用アドレスデコーダ４によりテストボードＩ
／Ｆ５の能動素子を能動状態にすることにより、ビット
情報はＣＰＵバスを介してＣＰＵ２に取り込まれる。Ｃ
ＰＵ２は取り込まれたビット情報とプログラム中に記述
されているテストボード情報が一致しているかどうかを
確認し、一致すれば試験を継続する。

【００１１】

【発明が解決しようとする課題】ＩＣテスタ用テストボ
ードの情報を保持する必要性は非常に大きくなってきて
いる。しかし、ＩＣテスタ用テストボードに貼りプレー
トなどを貼付することにより、ＤＵＴとの対応を識別す
る場合、人間が目視により多数のテストボードから特定
のものを識別するため、貼りプレートのキズ・汚れ・は
がれ等により誤認識の可能性がある。

【００１２】また、ボードの情報を保持する手段として
スイッチをｎ個用意し、ｎビットの二進数としてボード
の情報を認識するものは、二進数としてテストボードの
情報を認識しているので、一見して情報が何を表してい
るのかわからず、２進数の情報を読み替える対応表が必
要であり、内容を確認するのに手間がかかるという問題
がある。また、ビット数分のスイッチを実装する場所を
確保しにくく、情報量を増やす場合には新たにスイッチ
を追加する必要があり、拡張性が乏しいという問題があ
る。さらに、情報はＩＣテスタ用テストボードからＩＣ
テスタへの一方向のみである。

【００１３】この発明は、管理用データの情報が一目で
設定内容が理解できる文字情報であるとともに、管理用
データの変更に柔軟に対応する情報保持機能を持つＩＣ
テスタ用テストボードの提供を目的とする。

【００１４】

【課題を解決するための手段】この目的を達成するため
に、この発明は、被測定集積回路４０を装着し、ＩＣテ
スタ１と接続するＩＣテスタ用テストボードにおいて、
アドレスごとに管理用データを格納する不揮発性メモリ
１４を備え、ＣＰＵ２の指示によりアドレスを与えて不
揮発性メモリ１４のアドレスに対応するデータをテスト
ボードインタフェース３・１１を介してＣＰＵ２に書き
込むとともに、ＣＰＵ２の指示により、不揮発性メモリ
１４の任意のアドレスにデータを書き込む。また、不揮
発性メモリ１４に格納する管理用データは文字情報を使
用する。

【００１５】

【作用】次に、この発明による情報保持機能を持つＩＣ
テスタ用テストボードの構成を図１を参照して説明す
る。図１は情報保持機能をもつＩＣテスタ用テストボー
ドをＩＣテスタに装着した状態図である。図１の２はＣ
ＰＵ、３はテストボードＩ／Ｆ、１０はテストボード、
１１はテストボードＩ／Ｆ、１２はメモリアドレスデコ
ーダ、１３はバッファ、１４は不揮発性メモリである。

【００１６】テストボード１０で、メモリアドレスデコ
ーダ１２の出力は不揮発性メモリ１４のアドレス入力と
し、バッファ１３は不揮発性メモリ１４のデータ端子に
接続する。メモリアドレスデコーダ１２とバッファ１３
はテストボードＩ／Ｆ１１を介して不揮発性メモリ１４
に対するアドレスおよびデータ用のバッファを指定す
る。テストボードＩ／Ｆ３はＣＰＵバスとテストボード
１０を接続するインタフェースである。テストボードＩ
／Ｆ３とテストボードＩ／Ｆ１１は双方向のインタフェ
ースである。

【００１７】不揮発性メモリは情報保持に電源を必要と
せず、テストボードをテスタから外しても情報は保持さ
れ、不揮発性メモリ１４には、使用プログラム名、並列
測定数、使用負荷回路番号などがアドレスごとに格納さ
れている。なお、テストボード１０には、図４と同様に
ＤＵＴ４０が装着されるとともに負荷回路４１が接続さ
れているが、図示は省略している。

【００１８】図１で、テストボード１０の情報を読み出
す場合、メモリアドレスデコーダ１２はＣＰＵ２からの
指示によるアドレスをデコードし、アドレスに対応して
出力される不揮発性メモリ１４からのデータをバッファ
１３を介してＣＰＵ２に取り込む。ＣＰＵ２は取り込ま
れたデータとプログラム中に記述されているテストボー
ド情報が一致しているかどうかを確認し、一致すれば試
験を継続する。

【００１９】また、テストボード１０に情報を書き込む
場合、ＣＰＵ２はアドレスとともにデータをテストボー
ドＩ／Ｆ１１を介してメモリアドレスデコーダ１２とバ
ッファ１３に入力し、不揮発性メモリ１４に書き込む。

【００２０】不揮発性メモリ１４に書き込むデータとし
て、例えばテスト回数を記憶しておくことで、ＩＣソケ
ットの交換時期を推測することができる。また、製造年
月日やコメントや保守履歴など作業者の必要なデータを
随時保持することにより、保守を容易にするとともにデ
ータの変更にも柔軟に対応できる。このように、必要な
データを不揮発性メモリに格納することにより、試験を
行う際に必要なデータを取得でき、テスタコンピュータ
での処理をおこなうことができる。

【００２１】

【実施例】次に、図１の構成による実施例の動作を図２
・図３を参照して説明する。図２は図１の不揮発性メモ
リ１４に格納されているデータの例を示したものであ
り、図３は図１のＣＰＵ２に不揮発性メモリ１４のデー
タを書き込む場合の動作を説明するフローチャートであ
る。

【００２２】図２で、不揮発性メモリ１４はアドレスご
とにデータが格納されており、例として、アドレス「０
０００Ｈ〜０００３Ｈ」には使用プログラム名が割り当
てられ、データ「４１Ｈ〜４４Ｈ」が格納されている。
データ「４１Ｈ〜４４Ｈ」はアスキーコードで「ＡＢＣ
Ｄ」となり、使用プログラム名「ＡＢＣＤ」と格納され
ている。

【００２３】また、アドレス「００１０Ｈ〜００１１
Ｈ」には並列測定数が割り当てられ、データ「３１Ｈ，
３６Ｈ」が格納されている。データ「３１Ｈ，３６Ｈ」
はアスキーコードで「１６」となり、並列測定数「１
６」が格納されている。同様に、アドレス「００２０Ｈ
〜００２１Ｈ」には負荷回路番号が割り当てられ、デー
タ「３１Ｈ，３１Ｈ」が格納されている。データ「３１
Ｈ，３１Ｈ」はアスキーコードで「１１」となり、負荷
回路番号「１１」が格納されている。さらに、アドレス
「００３０Ｈ〜００３１Ｈ」にはシリアル番号が割り当
てられ、データ「３３Ｈ，３１Ｈ」が格納されている。
データ「３３Ｈ，３１Ｈ」はアスキーコードで「３１」
となり、シリアル番号「３１」が格納されている。この
ように、テストボードの情報は不揮発性メモリ１４に文
字データとして格納される。

【００２４】次に、図２に示す不揮発性メモリを使用し
たときの、テストボード１０の情報をＣＰＵに書き込む
場合の図１の動作を図３を参照して説明する。ＤＵＴの
試験を行うために、ＩＣテスタ１にテストボード１０を
装着すると、まず図３のステップ５Ａで、使用プログラ
ム名を読み込むために、不揮発性メモリ１４のアドレス
「００００Ｈ〜０００３Ｈ」のデータ「ＡＢＣＤ」を読
み込み、ステップ５ＢでＣＰＵ２はプログラム名「ＡＢ
ＣＤ」のプログラムをＩＣテスタ１にロードする。

【００２５】次に、ステップ５Ｃで、並列測定数を読み
込むために、不揮発性メモリ１４のアドレス「００１０
Ｈ〜００１１Ｈ」のデータ「１６」を読み込み、ステッ
プ５ＤでＣＰＵ２は並列測定数「１６」をＩＣテスタ１
に設定する。

【００２６】次に、ステップ５Ｅで、負荷回路番号を読
み込むために、不揮発性メモリ１４のアドレス「００２
０Ｈ〜００２１Ｈ」のデータ「１１」を読み込む。次
に、ステップ５Ｆで、このデータ「１１」とプログラム
内で設定されている負荷回路番号を照合し、同じでなけ
ればステップ５Ｇでエラーを表示して処理を終了し、同
じであれば、ステップ５Ｈに進む。

【００２７】次に、ステップ５Ｈで、テストボードのシ
リアル番号を読み込むために、不揮発性メモリ１４のア
ドレス「００３０Ｈ，００３１Ｈ」のデータ「３１」を
読み込む。次に、ステップ５Ｉで、プログラム名「ＡＢ
ＣＤ」とシリアル番号「３１」より専用デスキューファ
イルを読み出してＩＣテスタ１に設定し、ステップ５Ｊ
で試験を実行する。

【００２８】

【発明の効果】この発明によれば、テストボードの情報
保持回路に不揮発性メモリを使用し、不揮発性メモリに
管理用データを保持しているので、テストボードの正確
な管理を行うことができ、ＤＵＴの試験前に不揮発性メ
モリのデータを読み込むことにより、試験に必要な管理
用データを自動的に得られるので、そのテストボードに
適応した条件で試験を自動的に実行することができ、信
頼性の向上と省力化を行うことができる。また、情報が
双方向であり、試験を行う際の必要なデータや作業者の
必要なデータを不揮発性メモリに随時格納し、保持する
ことができるので、保守を容易にするとともにデータの
変更にも柔軟に対応できる。さらに、不揮発性メモリに
格納する管理用データを文字情報とすることにより一目
で設定内容が理解でき、マンマシンインタフェースを向
上することができる。

【図面の簡単な説明】

【図１】この発明による情報保持機能をもつＩＣテスタ
用テストボードをＩＣテスタに装着した状態図である。

【図２】図１の不揮発性メモリ１４に格納されているデ
ータの例を示したものである。

【図３】図１のＣＰＵ２に不揮発性メモリ１４のデータ
を書き込む場合の動作を説明するフローチャートであ
る。

【図４】従来技術による情報保持機能を持つＩＣテスタ
用テストボードの構成図である。

【図５】従来の情報保持回路のビット対応表の例であ
る。

【符号の説明】

１ ＩＣテスタ ２ ＣＰＵ ３ テストボードＩ／Ｆ ４ アドレスデコーダ ５ テストボードＩ／Ｆ １０ テストボード １１ テストボードＩ／Ｆ １２ メモリアドレスデコーダ １３ バッファ １４ 不揮発性メモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 被測定集積回路(40)を装着し、ＩＣテス
   タ(1) と接続するＩＣテスタ用テストボードにおいて、 アドレスごとに管理用データを格納する不揮発性メモリ
   (14)を備え、 ＣＰＵ(2) の指示によりアドレスを与えて不揮発性メモ
   リ(14)のアドレスに対応するデータをテストボードイン
   タフェースを介してＣＰＵ(2) に書き込むとともに、 ＣＰＵ(2) の指示により、不揮発性メモリ(14)の任意の
   アドレスにデータを書き込むことを特徴とする情報保持
   機能を持つＩＣテスタ用テストボード。
2. 【請求項２】 不揮発性メモリ(14)に格納する管理用デ
   ータは文字情報を使用することを特徴とする請求項１に
   記載の情報保持機能を持つＩＣテスタ用テストボード。