JPH06188422A

JPH06188422A - 薄膜トランジスタ

Info

Publication number: JPH06188422A
Application number: JP35494192A
Authority: JP
Inventors: Taketo Hikiji; 丈人曳地; Takayuki Yamada; 高幸山田
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1992-12-18
Filing date: 1992-12-18
Publication date: 1994-07-08

Abstract

(57)【要約】【目的】チャネル保護層の膜厚を厚くすること無く、
オーミックコンタクト層のドライエッチングにおけるチ
ャネル保護層の選択比を高くして、チャネル保護層の膜
厚のばらつきを小さくし、ＴＦＴ特性のばらつきを小さ
くして信頼性を向上させることができる薄膜トランジス
タを提供する。【構成】逆スタガ型の薄膜トランジスタにおいて、チ
ャネル保護層５が、窒化シリコン（ＳｉＮx ）から成る
第１の絶縁層５ａと、第１の絶縁層５ａの上部に形成さ
れ、オーミックコンタクト層６のドライエッチングにお
けるエッチングレートが第１の絶縁層５ａのＳｉＮx よ
り小さい酸化シリコン（ＳｉＯ₂ ）等から成る第２の絶
縁層５ｂとから構成される薄膜トランジスタとしてい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージセンサやフラ
ットパネルディスプレイの駆動素子等に用いられる薄膜
トランジスタに係り、特に素子特性のばらつきが小さ
く、信頼性を向上させることができる薄膜トランジスタ
に関する。

【０００２】

【従来の技術】水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）を半導体活性層として用いた薄膜トランジスタ
（ａ−Ｓｉ：ＨＴＦＴ）は、液晶ディスプレイ（ＬＣ
Ｄ）のスイッチング素子として用いられている。ＬＣＤ
用としては、特性の均一性に優れ、オフ電流の小さいチ
ャネル保護層を有する逆スタガ型の薄膜トランジスタが
用いられることが多い。

【０００３】ここで、チャネル保護層として窒化シリコ
ン膜（ＳｉＮx ）を用い、半導体活性層として水素化ア
モルファスシリコン（ａ−Ｓｉ：Ｈ）を用いた逆スタガ
型の薄膜トランジスタの構造について図３の断面説明図
を用いて説明する。逆スタガ型の薄膜トランジスタは、
図３に示すように、ガラス基板１上に、クロム（Ｃ
ｒ）、タンタル（Ｔａ）等の金属から成るゲート電極２
と、窒化シリコン（ＳｉＮx ）から成るゲート絶縁層３
と、ノンドープの水素化アモルファスシリコン（ｉ−ａ
−Ｓｉ：Ｈ）から成る半導体活性層４と、窒化シリコン
（ＳｉＮx ）から成るチャネル保護層５と、ｎ+ 水素化
アモルファスシリコン（ｎ+ ａ−Ｓｉ：Ｈ）から成るオ
ーミックコンタクト層６と、ポリイミドから成る層間絶
縁層（図３では省略）と、アルミニウム（Ａｌ）、モリ
ブデン（Ｍｏ）等から成る配線層７が順次積層され、全
体を覆うようにポリイミド等で保護膜８が形成された構
造となっている。

【０００４】ここで、チャネル保護層５を挟んで半導体
活性層４上に形成されるオーミックコンタクト層６がそ
れぞれソース領域（Ｓ）とドレイン領域（Ｄ）を形成し
ており、更に、オーミックコンタクト層６と配線層７と
の間にクロム（Ｃｒ）等のバリヤメタルとしての拡散防
止層を設けることもある。

【０００５】特に、チャネル保護層５は、逆スタガ型薄
膜トランジスタのチャネル領域を保護するために半導体
活性層４の上部に形成される絶縁層であり、チャネル保
護層５の材料としては、通常、半導体活性層４としての
水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）との界面
特性が良好な窒化シリコン（ＳｉＮx ）が用いられてい
る。チャネル保護層５の膜厚がＴＦＴ特性に影響を与え
ることから、特性のばらつきの小さい薄膜トランジスタ
を得るためには、チャネル保護層５の膜厚を高精度に制
御することが必要となっている。

【０００６】ここで、従来の薄膜トランジスタの製造方
法について、図４（ａ）〜（ｃ）のプロセス断面説明図
を用いて説明する。ガラス基板１上にクロム（Ｃｒ）か
ら成るゲート電極２を形成し、その上に、プラズマＣＶ
Ｄ法によりゲート絶縁層３としての下層のＳｉＮx 層
と、半導体活性層４としてのａ−Ｓｉ：Ｈ層と、チャネ
ル保護層５としての上層のＳｉＮx 層を真空を破らずに
連続して着膜し、上層のＳｉＮx 層をパターニングして
チャネル保護層５を形成する（図４（ａ）参照）。

【０００７】そして、ソース・ドレイン領域となるオー
ミックコンタクト層６としてのｎ+ａ−Ｓｉ：Ｈ層を着
膜し、ｎ+ ａ−Ｓｉ：Ｈ層と半導体活性層４としてのａ
−Ｓｉ：Ｈ層を連続でパターニングして、半導体活性層
４と、オーミックコンタクト層６を形成する（図４
（ｂ）参照）。

【０００８】次に、層間絶縁層９としてのポリイミドを
１μｍ程度の膜厚で塗布し、パターニングして層間絶縁
層９を形成し、その上に、アルミニウム（Ａｌ）を着膜
してパターニングし、配線層７を形成することにより、
従来の薄膜トランジスタが形成されるようになっていた
（図４（ｃ）参照）。

【０００９】一方、ディスプレイ等の画質に対する要求
から画素の高細密化を図るために、画素サイズの縮小が
急務となっており、画素に用いられる薄膜トランジスタ
のサイズも、画素と同程度のスケールダウンを行う必要
がある。しかし、製造工程におけるチャネル長の加工精
度が薄膜トランジスタのサイズ縮小の妨げになってい
る。

【００１０】特に、ソース・ドレイン領域としてのオー
ミックコンタクト層６の加工精度は、薄膜トランジスタ
のチャネル長を決定する上で重要である。図３に示すよ
うに、オーミックコンタクト層６の形成プロセスにおけ
るプロセスマージン（プロセス許容度）を取るために、
チャネル保護層５とオーミックコンタクト層６とが重な
る部分（オーバーラップ部分：Ｏ／Ｌ）を設けている
が、加工精度が高い程オーバーラップの長さが短くて済
み、チャネル長を短縮して、ＴＦＴサイズを縮小するこ
とができる。

【００１１】薄膜トランジスタの製造工程において、オ
ーミックコンタクト層６をウエットエッチングにより形
成する場合には、オーミックコンタクト層６のサイドエ
ッチング量（横方向のエッチング量）が２μｍ程度と大
きくなり、オーバーラップを短くすると、オーミックコ
ンタクト層６のエッチングの際に半導体活性層４までエ
ッチングが及ぶことがあり、そうなると欠陥が発生して
歩留りが低下してしてしまう。

【００１２】従って、オーミックコンタクト層６のサイ
ドエッチング量と、フォトリソグラフィーにおけるアラ
イメントずれを考慮すると、オーバーラップ部分（Ｏ／
Ｌ）を５μｍ程度以上の長さで設ける必要があり、そう
なると、ＴＦＴのチャネル長は十数μｍ程度までしか短
縮することができない。

【００１３】そこで、オーミックコンタクト層６をドラ
イエッチングによって形成することにより、オーミック
コンタクト層６のサイドエッチング量を小さくし、オー
バーラップ部分（Ｏ／Ｌ）を小さくしてＴＦＴサイズを
縮小する方法が行われている。ドライエッチングを用い
ると、チャネル長を数μｍ程度にまで縮小することがで
きる。

【００１４】ここで、オーミックコンタクト層６のドラ
イエッチングの条件について、図５（ａ）〜（ｃ）のエ
ッチング特性説明図を用いて説明する。図５（ａ）〜
（ｃ）は、窒化シリコン（ＳｉＮx ）から成るチャネル
保護層５上に形成されたオーミックコンタクト層６とし
てのｎ+ ａ−Ｓｉ：Ｈ層をドライエッチングした場合
の、高周波数出力（Ｗ）と各エッチング特性との関係を
示す説明図である。エッチングガスとしては、ＳＦ₆ ／
ＣＣｌ₄ ／Ｈｅの混合ガスを用いている。

【００１５】図５（ａ）は、高周波出力とｎ+ ａ−Ｓｉ
Ｈ層のエッチング速度（エッチングレート［オングスト
ローム／分］）を示す説明図であり、図５（ｂ）は、高
周波数出力と基板面内のエッチングレートの均一性との
関係を示す説明図であり、図５（ｃ）は、エッチングス
トッパーとして作用するＳｉＮx の選択比、すなわち、
下層のＳｉＮx 層のエッチングレート（Ｒ1 ）に対する
上層のｎ+ ａ−Ｓｉ：Ｈ層のエッチングレート（Ｒ2 ）
の比を表す選択比（Ｒ2 ／Ｒ1 ）を示す説明図である。

【００１６】実際のエッチングプロセスにおいては、被
エッチング層である上層のｎ+ ａ−Ｓｉ：Ｈ層のエッチ
ングレート（エッチング速度）に対して、エッチングス
トッパーである下層のＳｉＮx 層のエッチングレート
（エッチング速度）は小さい方が望ましく、選択比がな
るべく大きくなるような条件でエッチングを行うように
する。

【００１７】図５（ｃ）に示すように、高周波出力を低
くすると選択比は向上するが、同時に、図５（ａ）に示
すように、エッチングレートの低下によりスループット
（処理量）が低下してしまうために生産性が悪化してコ
スト高になる。また、図５（ｂ）に示すように、高周波
出力を小さくすると、基板面内におけるエッチングレー
トのばらつきが大きくなってしまうので実際のプロセス
では、オーミックコンタクト層６のドライエッチングに
おけるチャネル保護層５のＳｉＮx の選択比は６程度と
なっていた。そのため、オーバーエッチング時にはチャ
ネル保護層５のＳｉＮx は相当量削られて、膜厚が減少
するようなことになっていた。

【００１８】また、ドライエッチングのエッチングレー
トはエッチング装置のチャンバーの状態に大きく左右さ
れ、バッチ毎にエッチングの処理時間が異なるが、エッ
チングの終了時点（エンドポイント）を精度良くモニタ
ーすることは困難であり、オーバーエッチング時間のば
らつきが生じてしまうことになっていた。

【００１９】一方、酸化シリコン（ＳｉＯ₂ ）をチャネ
ル保護層５として用いると、オーミックコンタクト層６
のドライエッチングにおける選択比は３０程度と十分高
くなるが、半導体活性層４のａ−Ｓｉ：Ｈ層とチャネル
保護層５との界面の状態が悪くなり、適正なしきい値電
圧が得られず、ＴＦＴ特性が損なわれるため、ＳｉＯ₂
層をチャネル保護層５として用いることができないよう
になっていた。

【００２０】

【発明が解決しようとする課題】しかしながら、上記従
来の薄膜トランジスタでは、チャネル保護層５としての
窒化シリコン（ＳｉＮx ）は、オーミックコンタクト層
６としてのｎ+ ａ−Ｓｉ：Ｈ層のドライエッチングにお
ける選択比が６程度と小さいので、オーバーエッチング
時の削れ量が大きく、エッチングレートの均一性が悪い
とオーバーエッチング時間がばらついてＳｉＮx 層の削
れ量に差が生じ、チャネル保護層５の膜厚が不均一にな
ってＴＦＴ特性のばらつきが発生するという問題点があ
った。

【００２１】そこで、チャネル保護層の膜厚のばらつき
を小さくするために、ＳｉＮx 層の膜厚を厚くすること
も考えられるが、基板１上の段差が大きくなり、上層の
配線層７が段差部において段切れを引き起こしてしまう
という問題点があった。

【００２２】本発明は上記実情に鑑みて為されたもの
で、チャネル保護層の膜厚を厚くすること無く、オーミ
ックコンタクト層のドライエッチングにおけるチャネル
保護層の選択比を高くして、チャネル保護層の膜厚のば
らつきを小さくし、ＴＦＴ特性のばらつきを小さくして
信頼性を向上させることができる薄膜トランジスタを提
供することを目的とする。

【００２３】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、基板上に形成されたゲート電極
と、前記ゲート電極を覆うように形成されたゲート絶縁
層と、前記ゲート電極上に前記ゲート絶縁層を介して形
成された半導体活性層と、前記半導体活性層上に前記ゲ
ート電極に対向するよう形成されたチャネル保護層と、
前記半導体活性層を覆って前記チャネル保護層の一部に
重なるよう形成されたオーミックコンタクト層とを有す
る薄膜トランジスタにおいて、前記チャネル保護層が、
前記半導体活性層に接して形成される窒化シリコンから
成る第１の絶縁層と、前記第１の絶縁層の上部に形成さ
れ、前記オーミックコンタクト層のドライエッチングに
おけるエッチングレートが前記第１の絶縁層より小さい
第２の絶縁層とから成ることを特徴としている。

【００２４】

【作用】本発明によれば、チャネル保護層を第１の絶縁
層と第２の絶縁層の２層構造とし、半導体活性層に接す
る下層の第１の絶縁層を半導体活性層と良好な界面を形
成する窒化シリコンで形成し、上層の第２の絶縁層をオ
ーミックコンタクト層のドライエッチング工程における
エッチングレートが第１の絶縁層の窒化シリコンより小
さい絶縁層で形成した薄膜トランジスタとしているの
で、第１の絶縁層により半導体活性層とチャネル保護層
との界面を良好な状態で形成でき、従って適正な薄膜ト
ランジスタの特性が得られ、また第２絶縁層によりオー
ミックコンタクト層のドライエッチング工程におけるチ
ャネル保護層の選択比を向上させることができ、オーバ
ーエッチング時のチャネル保護層のエッチング量を減少
させ、チャネル保護層の膜厚を厚くすること無くチャネ
ル保護層の膜厚のばらつきを抑え、薄膜トランジスタの
特性のばらつきを小さくして信頼性を向上させることが
でき、更にオーミックコンタクト層のドライエッチング
工程におけるプロセス許容度を高くすることができる。

【００２５】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係る薄膜トラ
ンジスタの断面説明図である。尚、図３と同様の構成を
とる部分については同一の符号を付して説明する。

【００２６】本実施例の薄膜トランジスタは、図１に示
すように、ガラス基板１上に、クロム（Ｃｒ）又はタン
タル（Ｔａ）から成るゲート電極２と、窒化シリコン
（ＳｉＮx ）から成るゲート絶縁層３と、ノンドープの
水素化アモルファスシリコン（ｉ−ａ−Ｓｉ：Ｈ）から
成る半導体活性層４と、窒化シリコン（ＳｉＮx ）と酸
化シリコン（ＳｉＯ₂ ）の２層から成るチャネル保護層
５と、ｎ+ 水素化アモルファスシリコン（ｎ+ ａ−Ｓ
ｉ：Ｈ）から成るソース領域（Ｓ）及びドレイン領域
（Ｄ）としてのオーミックコンタクト層６と、ポリイミ
ドから成る層間絶縁層（図１では省略）と、アルミニウ
ム（Ａｌ）、モリブデン（Ｍｏ）等から成る配線層７が
順次積層され、全体を覆うように保護膜８が形成された
逆スタガ型構造となっている。

【００２７】本実施例の薄膜トランジスタにおいても、
従来例の薄膜トランジスタと同様にオーミックコンタク
ト層６と配線層７との間に、配線層７のＡｌ等の金属が
オーミックコンタクト層６に拡散するのを防止するバリ
ヤメタルの役割のＣｒ等から成る拡散防止層を設けるこ
ともできる。

【００２８】特に、本実施例の薄膜トランジスタの特徴
部分であるチャネル保護層５は、下層５ａを窒化シリコ
ン（ＳｉＮx ）層、上層５ｂを酸化シリコン（ＳｉＯ
₂ ）層とする２層構造としている。チャネル保護層５の
下層５ａのＳｉＮx 層は、チャネル保護層５の下部に接
する半導体活性層４としての水素化アモルファスシリコ
ン（ａ−Ｓｉ：Ｈ）と良好な界面を形成して、適正なＴ
ＦＴ特性が得られるようにするものである。

【００２９】チャネル保護層５の上層５ｂのＳｉＯ₂ 層
は、チャネル保護層５の上部に形成されるオーミックコ
ンタクト層６としてのｎ+ ａ−Ｓｉ：Ｈ層のドライエッ
チングにおいて、３０程度という優れた選択比を示すも
のである。すなわち、ｎ+ ａ−Ｓｉ：Ｈ層のエッチング
レートに対してＳｉＯ₂ 層のエッチングレートは約１／
３０となり、ＳｉＯ₂ 層はオーミックコンタクト層６の
ドライエッチングにおけるストッパーとして十分に機能
するものである。従って、オーバーエッチングの際のチ
ャネル保護層５のエッチング量を大幅に減少させ、従来
の１／５程度に抑えて、チャネル保護層５の膜厚のばら
つきを防ぐことができるようにしている。

【００３０】また、チャネル保護層５の下層５ａのＳｉ
Ｎx 層の膜厚は約５００オングストローム、上層５ｂの
ＳｉＯ₂ 層の膜厚は約１０００オングストロームとして
おり、チャネル保護層５全体の膜厚は約１５００オング
ストローム程度で、従来のチャネル保護層の膜厚とほぼ
等しくなるため、基板の段差が大きくならず、従って、
上部に配線層７を形成する場合にも段差部における段切
れの心配がないものである。

【００３１】次に、本実施例の薄膜トランジスタの製造
方法について、図２（ａ）〜（ｄ）のプロセス断面説明
図を用いて説明する。まず、絶縁性基板１上にＤＣマグ
ネトロンスパッタ法によりクロム（Ｃｒ）、タンタル
（Ｔａ）等の金属を約５００オングストロームの膜厚で
着膜し、フォトリソグラフィー及びエッチングによりパ
ターニングしてゲート電極２を形成する（図２（ａ）参
照）。

【００３２】次に、プラズマＣＶＤ法によりゲート絶縁
層３としての窒化シリコン（ＳｉＮx ）を３０００オン
グストローム程度の膜厚で、半導体活性層４としての水
素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を約５００
オングストロームの膜厚で、チャネル保護層５の下層５
ａとしての窒化シリコン（ＳｉＮx ）を約５００オング
ストロームの膜厚で、上層５ｂとしての酸化シリコン
（ＳｉＯ₂ ）を１０００オングストローム程度の膜厚で
連続して着膜する。

【００３３】そして、チャネル保護層５としての下層５
ａ部分の窒化シリコン（ＳｉＮx ）と上層５ｂ部分の酸
化シリコン（ＳｉＯ₂ ）を、裏面露光を利用したフォト
リソグラフィーとエッチングにより自己整合的にゲート
電極２と同じ幅にパターニングして、チャネル保護層５
の形状を形成する（図２（ｂ）参照）。

【００３４】そして、オーミックコンタクト層６として
のｎ+ ａ−Ｓｉ：Ｈ層をプラズマＣＶＤ法により１００
０オングストローム程度の膜厚で着膜する。そして、ｎ
+ ａ−Ｓｉ：Ｈ層及び半導体活性層４としてのａ−Ｓ
ｉ：Ｈ層をフォトリソグラフィー及びエッチングにより
連続してパターニングし、ソース領域（Ｓ）及びドレイ
ン領域（Ｄ）としてのオーミックコンタクト層６と、半
導体活性層４を形成する（図２（ｃ）参照）。

【００３５】ここで、オーミックコンタクト層６のエッ
チングは、ＣＦ₄ 、ＳＦ₆ 、ＣＣｌ₄ 、Ｏ₂ 等を混合し
たガスを用いたドライエッチングによって行われるもの
である。オーミックコンタクト層６としてのｎ+ ａ−Ｓ
ｉ：Ｈ層のエッチングをより確実にするために、十分な
オーバーエッチングを行ったとしても、エッチングスト
ッパーとして作用するチャネル保護層５の上層５ｂの酸
化シリコン（ＳｉＯ₂）の選択比が十分高いので、上層
５ｂはほとんどエッチングされず、チャネル保護層５の
膜厚の減少を防ぐことができる。更に、エッチング時間
やエッチング条件がばらついても、チャネル保護層５の
膜厚のばらつきを小さく抑えることができるようになっ
ている。

【００３６】次に、ポリイミドを１．３μｍ程度の膜厚
に塗布し、パターニングして、層間絶縁層９を形成す
る。その上に、ＤＣスパッタリングにより約１μｍ程度
の膜厚でアルミニウム（Ａｌ）を着膜し、フォトリソグ
ラフィー及びエッチングによりパターニングして配線層
７を形成する（図２（ｄ）参照）。このようにして、本
実施例の薄膜トランジスタが形成されるものである。

【００３７】本実施例の薄膜トランジスタによれば、チ
ャネル保護層５がオーミックコンタクト層６のドライエ
ッチングにおけるエッチングストッパーとして作用する
ために、チャネル保護層５を２層構造にして、下層５ａ
を半導体活性層４としてのａ−Ｓｉ：Ｈと良好な界面を
形成する窒化シリコン（ＳｉＮx ）とし、上層５ｂをオ
ーミックコンタクト層６としてのｎ+ ａ−Ｓｉ：Ｈ層の
ドライエッチングにおける選択比が高い酸化シリコン
（ＳｉＯ₂ ）としているので、ＴＦＴ特性を損なわず
に、オーミックコンタクト層６のドライエッチングにお
けるチャネル保護層５の選択比を向上させて膜厚の減少
を小さくし、チャネル保護層５の膜厚のばらつきを小さ
くして、ＴＦＴの特性のばらつきを低減することができ
る効果があり、更にチャネル保護層５がオーバーエッチ
ングに対して耐久性があるため、ドライエッチング工程
のプロセスマージン（プロセス許容度）を高めることが
できる効果がある。

【００３８】また、チャネル保護層５の上層５ｂとして
のＳｉＯ₂ は、オーミックコンタクト層のドライエッチ
ングにおける選択比が約３０と十分に高いために膜厚を
厚くする必要がなく、下層５ａとしてのＳｉＮx 層の膜
厚を約５００オングストローム、上層５ｂとしてのＳｉ
Ｏ₂ 層の膜厚を約１０００オングストロームとしている
ので、チャネル保護層５全体の膜厚は従来の構造と同程
度となり、チャネル保護層５の上層に形成される配線層
７の段切れ等の不良発生を防止できる効果がある。

【００３９】本実施例では、チャネル保護層の上層５ｂ
として酸化シリコン（ＳｉＯ₂ ）を用いているが、タン
タルオキサイド（Ｔａ₂ Ｏ₅ ）、アルミナ（Ａｌ₂ Ｏ
₃ ）等の、ｎ+ ａ−Ｓｉ：Ｈ層のエッチングにおける選
択比が高い他の絶縁層を用いても構わない。但し、Ｔａ
₂ Ｏ₅ 、Ａｌ₂ Ｏ₃ の場合は、ＳｉＯ₂ より選択比が低
くなるため、ＳｉＯ₂ を用いた場合に比べて効果は幾分
小さくなる。

【００４０】

【発明の効果】本発明によれば、チャネル保護層を第１
の絶縁層と第２の絶縁層の２層構造とし、半導体活性層
に接する下層の第１の絶縁層を半導体活性層と良好な界
面を形成する窒化シリコンで形成し、上層の第２の絶縁
層をオーミックコンタクト層のドライエッチング工程に
おけるエッチングレートが第１の絶縁層の窒化シリコン
より小さい絶縁層で形成した薄膜トランジスタとしてい
るので、第１の絶縁層により半導体活性層とチャネル保
護層との界面を良好な状態で形成でき、従って適正な薄
膜トランジスタの特性が得られ、また第２絶縁層により
オーミックコンタクト層のドライエッチング工程におけ
るチャネル保護層の選択比を向上させることができ、オ
ーバーエッチング時のチャネル保護層のエッチング量を
減少させ、チャネル保護層の膜厚を厚くすること無くチ
ャネル保護層の膜厚のばらつきを抑え、薄膜トランジス
タの特性のばらつきを小さくして信頼性を向上させるこ
とができる効果があり、更にオーミックコンタクト層の
ドライエッチング工程におけるプロセス許容度を高くす
ることができる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る薄膜トランジスタの
断面説明図である。

【図２】（ａ）〜（ｄ）は、本実施例の薄膜トランジ
スタの製造方法を示すプロセス断面説明図である。

【図３】従来の薄膜トランジスタの断面説明図であ
る。

【図４】（ａ）〜（ｃ）は、従来の薄膜トランジスタ
の製造方法を示すプロセス断面説明図である。

【図５】オーミック層のドライエッチングにおける各
種エッチング特性の説明図である。

【符号の説明】

１…基板、２…ゲート電極、３…ゲート絶縁層、
４…半導体活性層、５…チャネル保護層、６…オーミ
ックコンタクト層、７…配線層、８…保護膜、９
…層間絶縁層

Claims

【特許請求の範囲】

【請求項１】基板上に形成されたゲート電極と、前記
ゲート電極を覆うように形成されたゲート絶縁層と、前
記ゲート電極上に前記ゲート絶縁層を介して形成された
半導体活性層と、前記半導体活性層上に前記ゲート電極
に対向するよう形成されたチャネル保護層と、前記半導
体活性層を覆って前記チャネル保護層の一部に重なるよ
う形成されたオーミックコンタクト層とを有する薄膜ト
ランジスタにおいて、前記チャネル保護層が、前記半導
体活性層に接して形成される窒化シリコンから成る第１
の絶縁層と、前記第１の絶縁層の上部に形成され、前記
オーミックコンタクト層のドライエッチングにおけるエ
ッチングレートが前記第１の絶縁層より小さい第２の絶
縁層とから成ることを特徴とする薄膜トランジスタ。