JPH06188432A - 量子デバイスおよびその製造方法 - Google Patents

量子デバイスおよびその製造方法

Info

Publication number
JPH06188432A
JPH06188432A JP4336157A JP33615792A JPH06188432A JP H06188432 A JPH06188432 A JP H06188432A JP 4336157 A JP4336157 A JP 4336157A JP 33615792 A JP33615792 A JP 33615792A JP H06188432 A JPH06188432 A JP H06188432A
Authority
JP
Japan
Prior art keywords
layer
single crystal
etching
quantum device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4336157A
Other languages
English (en)
Inventor
Hideo Ikutsu
英夫 生津
庸夫 ▲高▼橋
Tsuneo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4336157A priority Critical patent/JPH06188432A/ja
Publication of JPH06188432A publication Critical patent/JPH06188432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 細線を容易に形成する。 【構成】 Si酸化膜5上に形成された結晶性Si細線
9、10を細線間絶縁膜11を介して上下に2段以上重
ねる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は2本の細線間の干渉効
果を利用した高速に動作する量子デバイスおよびその製
造方法に関するものである。
【0002】
【従来の技術】図11は従来の量子デバイスを示す図で
ある。図に示すように、絶縁膜上に2本の細線1、2が
設けられており、細線1、2は極めて狭い空隙3を介し
て接近されている。
【0003】この量子デバイスにおいては、2本の細線
1、2が極めて接近しているから、電子の波動性を利用
し、干渉あるいは相互作用させることができる。
【0004】
【発明が解決しようとする課題】このような量子デバイ
スにおいては、2本の細線1、2の幅の制御と空隙3の
幅の制御とを行なう必要があり、合計3つの狭い幅を制
御しなければならないが、このような幅の制御を従来の
リソグラフィーに頼って行なうのは極めて困難である。
【0005】この発明は上述の課題を解決するためにな
されたもので、容易に形成することができる量子デバイ
ス、その製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】この目的を達成するた
め、この発明においては、絶縁膜上に形成された結晶性
Si層からなる細線を細線間絶縁膜を介して上下に2段
以上重ねる。
【0007】また、絶縁膜上に形成された結晶性Si層
からなる細線を上記細線の径より狭いSi層を介して上
下に2段以上重ねる。
【0008】また、単結晶Si基板上に絶縁膜で囲まれ
た結晶性Siからなる細線を形成し、上記細線上に上記
絶縁膜を介してゲート電極を形成する。
【0009】また、量子デバイスの製造方法において、
第1のSi層の上層部分にn(+)層を形成する工程と、
上記n(+)層の上に第2のSi層を形成する工程と、上
記第2のSi層、上記n(+)層、上記第1のSi層を塩
素を含むガスプラズマでエッチングする工程とを行な
う。
【0010】また、結晶性Si層からなる細線をガスプ
ラズマを用いてエッチングする工程を有する量子デバイ
スの製造方法において、散乱塩素イオンを利用したテー
パエッチングを用いる。
【0011】また、結晶性Si層からなる細線をガスプ
ラズマを用いてエッチングする工程を有する量子デバイ
スの製造方法において、側面保護膜の有る無しを交互に
繰り返すエッチング工程の組み合わせにより断面がテー
パ形状のパターンを形成する。
【0012】
【作用】この量子デバイス、その製造方法においては、
幅の制御をリソグラフィーに頼って行なう必要がない。
【0013】
【実施例】図1はこの発明に係る量子デバイスの製造方
法の説明図(断面図)である。まず、図1(a)に示すよ
うに、単結晶Si基板4上にSi酸化膜(SiO2膜)
5、単結晶Si層6が形成されたSIMOX(Separati
on by IMplanted OXygen)基板の単結晶Si層6の表面
を熱酸化し、ゲート酸化膜となるマスク膜7を形成し
(マスク膜7をSiN膜等によって形成してもよい)、
マスク膜7をエッチングマスクとし、後述する方法を用
いて単結晶Si層6をエッチング加工し、中央部にくび
れを有する突出パターン26を形成する。つぎに、図1
(b)に示すように、洗浄工程を経て、突出パターン26
の表面を熱酸化することにより、Si酸化膜(SiO2
膜)8を形成し、表面の安定化を施す。この場合、酸化
時間を長くしてSi酸化膜8の膜厚を厚くすると、図1
(c)に示すように、突出パターン26は中央のくびれ部
が酸化され尽くされ、下層の単結晶Si細線9と上層の
単結晶Si細線10とが分離される。図1(c)に示す構
造では、単結晶Si細線9、10は薄い熱酸化膜からな
る細線間絶縁膜11を介して接続されており、この細線
間絶縁膜11が十分薄ければ、単結晶Si細線9、10
中のキャリアのトンネリングが可能になり、単結晶Si
細線9、10間の相互作用が生じる。ただし、単結晶S
i層が完全に上下に分断されていない図1(b)に示す構
造でも、上下の単結晶Si細線9、10をつなぐくびれ
部は細くなっているので、ここに形成されるサブバンド
エネルギーは最低エネルギーのサブバンドでも高くな
る。したがって、単結晶Si細線9、10間は単純に電
気的に短絡していることにはならず、相互に干渉、相互
作用できる程度に結合はしているが、エネルギー障壁で
分離された構造となっている。したがって、単結晶Si
細線9、10の両端に電気的な接続をとって、独立に電
圧に印加してキャリアを流すと、単結晶Si細線9、1
0間の特定の電位差になると、一方の細線たとえば単結
晶Si細線9から他方の単結晶Si細線10にキャリア
が移動する現象が現れる。また、その電位差をすぎると
キャリアの移動が減少するという、負性抵抗を示す特性
が得られる。また、単結晶Si層6の厚さを100nm
以下にすることは容易であり、さらに熱酸化により単結
晶Si層6を薄くすることにより10nm程度にまで薄
くすることができるから、単結晶Si細線9、10の線
径を極めて小さくすることができる。
【0014】この量子デバイス、その製造方法において
は、幅の制御をリソグラフィーに頼って行なう必要がな
いから、単結晶Si細線9、10を容易に形成すること
ができる。
【0015】さらに、図2に示すように、単結晶Si細
線9、10上にCVD法などによりポリSi層(ポリS
i層には膜形成中あるいは形成後に燐等の不純物を添加
し、抵抗を低くしておく。ポリSi層の代わりに金属膜
等を用いることもできる。)を形成し、ポリSi層が単
結晶Si細線9、10部上に残るようにパターン形成す
ることにより、ゲート電極12を形成する。ここで、単
結晶Si細線9、10の線径を違えておくと、単結晶S
i細線9、10内にできるサブバンドのエネルギーレベ
ルは一致しないので、単結晶Si細線9、10間のキャ
リアの行き来は少ない。ここで、ゲート電極12に印加
する電圧を調整すると、上下のサブバンドのエネルギー
レベルが一致して、相互にキャリアの行き来ができるよ
うになる。これを単純に実現するためには、図2に示す
ような構成で、単結晶Si細線10の線径を単結晶Si
細線9の線径より大きくしておいて、ゲート電極12に
反転層形成側の電圧を印加していくと、空乏層が周囲よ
り広がって行き、単結晶Si細線9、10の実効的な線
径が細まって行くが、単結晶Si細線10がゲート電極
12で囲まれているので、空乏層の広がりが速いため、
あるゲート電圧で同じ実効径になる。このとき、サブバ
ンド構造が単結晶Si細線9、10間で一致し、キャリ
アの相互の行き来が生じる。初期の単結晶Si細線9の
線径が単結晶Si細線10の線径より少し大きい場合に
は、ゲート電極12に蓄積側の電圧を印加すればよい。
上記の説明では、上下2段の実効細線径が一致し、全て
のサブバンドエネルギーが一致した場合について示した
が、単結晶Si細線9、10の実効的な線径が異なる場
合でも、相互に一つづつのサブバンドエネルギーが一致
する条件が存在するので、必ずしも上記の条件にこだわ
る必要はない。
【0016】つぎに、細線との電気的接続をとる方法に
ついて説明する。まず、図3(a)に示すように、単結晶
Si層6をマスク膜7をマスクに逆テーパーエッチング
し、単結晶Si細線10となる部分を形成したところで
エッチングを中断する。つぎに、図3(b)に示すよう
に、細線部となる領域の両側をレジストなどのマスク膜
14で覆い、単結晶Si層6のエッチングを順テーパー
エッチに切り替え、単結晶Si層6をエッチングして、
突出パターン26、単結晶Si細線9となる部分にのみ
接続された接続部13を形成する。つぎに、図3(c)に
示すように、マスク膜14を除去し、洗浄工程を経て熱
酸化する。このように、接続部13は単結晶Si細線9
にのみ接続されているから、単結晶Si細線9との電気
的接続は接続部13上でとればよい。また、単結晶Si
細線10との接続はたとえばマスク膜7をSiN膜とし
ておけば(SiO2膜とSiN膜との積層膜でもよ
い)、熱酸化の前に単結晶Si細線10と接続をとる領
域にSiN膜を残して酸化したのち、SiN膜を除去す
れば、接続部13上にはSi酸化膜8が形成された状態
で、単結晶Si細線10上の接続領域のみSi層を露出
させることができるので、単結晶Si細線9、10に対
して独立に接続がとれる。ここで、接続部13上に選択
的にSi酸化膜を残す手法として、図3(a)に示す状態
で熱酸化あるいはCVD法によりSi酸化膜を形成して
おくこともできる。
【0017】つぎに、細線との電気的接続をとる他の方
法について説明する。まず、図4(a)に示すように、C
VD法による膜形成とリソグラフィー、エッチングによ
るパターン形成を用いて、図3の例とは逆に細線を上下
に2本形成する側を薄いSiN膜24、PSG膜23
(燐を添加したSiO2膜、SiO2膜でもよい。次の工
程のイオン注入マスクとなる膜であるので、SiN膜の
膜厚によっては、あるいはイオン注入をしなければ、必
ずしもこの膜が必要なわけではない)で覆う。つぎに、
単結晶Si層6と同じ型を与える不純物を単結晶Si層
6の一部にイオン注入し、イオン注入層25を形成する
(これは接続部13のみ高濃度に不純物を添加するため
に行なうもので、不純物濃度の高い単結晶Si層を用い
ていれば、必ずしもこのイオン注入は必要ない)。つぎ
に、図4(b)に示すように、PSG膜23を除去したの
ち、単結晶Si層6を熱酸化し、接続部13の上にSi
酸化膜8を形成する。つぎに、図4(c)に示すように、
SiN膜24を選択的に除去し、順テーパーエッチを行
なって、突出パターン26を形成したのち、突出パター
ン26を熱酸化する。
【0018】この方法では、単結晶Si細線10や接続
部13の電気的接続をとる領域に選択的に高濃度の不純
物の添加ができる点と、接続部13と単結晶Si細線1
0との接点となるくびれ部を単結晶Si細線9、10形
成部よりよけいに酸化することができるので、単結晶S
i細線10と接続部13との分離をより完全に行なうこ
とができるという点とに特徴がある。
【0019】つぎに、突出パターン26の形成方法につ
いて述べる。
【0020】Siを塩素ガスプラズマを用いてエッチン
グすると、砒素(As)や燐(P)、アンチモン(S
b)などの不純物が高濃度に混入したSi層(n(+)
層)ではアンダカット(横方向のエッチング)が生じ
る。これは、電気陰性度の大きな塩素原子は電子を多
く含む層に吸着しやすく、PやAsが容易に引き抜か
れて形成されるダングリングボンドによりエッチング反
応が加速する、ことが原因である。これを利用し、アン
ダカットを入れたい部分をn(+)層にすることにより、
突出パターン26を形成することができる。
【0021】図5はこれを利用した量子デバイスの製造
方法の説明図である。まず、図5(a)に示すように、単
結晶Si基板4上の単結晶Si層6下にSi酸化膜5を
形成する。つぎに、図5(b)に示すように、単結晶Si
層6の上層にP、As等を混入してn(+)層17を形成
する。ここで、P、Asの混入方法は、P、As入りS
OG等を用いた熱拡散法、イオン打ち込み法等を用いれ
ばよい。つぎに、MBE法等によりこのn(+)層17上
に単結晶Si層16をエピタキシャル形成する。つぎ
に、図5(c)に示すように、レジストやSiO2からな
るエッチングマスクパターン15を公知の露光、エッチ
ング法により形成したのち、エッチングマスクパターン
15をマスクに含塩素ガスプラズマでエッチングを施
し、くぼみのある突出パターン26を形成する。つぎ
に、図5(d)に示すように、突出パターン26を酸化す
る。
【0022】より具体的には、次のようにする。すなわ
ち、まず単結晶Si基板4上に180kV、4×1017
O(+)イオン/cm2のドーズ量で酸素イオンを打ち込
み、1350℃、4時間、アルゴン、酸素混合雰囲気下
でアニールを施し、単結晶Si層6の下にSi酸化膜5
を形成する。この時、単結晶Si層6の厚さは50nm
となる。こののち、Sb入り塗布ガラス(SOG)を塗
布し、アニールして、単結晶Si層6の上層部20nm
にSbを導入して、n(+)層17を形成する。つぎに、
塗布ガラスを稀フッ酸で除去したのち、MBE法により
単結晶Si層16を30nmの膜厚にエピタキシャル成
長させる。つぎに、ECR−CVD法により30nm厚
の低温SiO2膜を形成し、公知の電子線リソグラフィ
により低温SiO2層上に30nm幅のレジストパター
ンを形成する。つぎに、CHF3のガスプラズマによる
反応性イオンエッチングによりレジストパターンをマス
クに低温SiO2膜をエッチングすることにより、エッ
チングマスクパターン15を形成する。つぎに、レジス
トを灰化したのち、SiCl4/Cl2混合ガスプラズマ
により単結晶Si層16、n(+)層17、単結晶Si層
6をエッチングする。この場合、n(+)層17にくぼみ
が生じ、突出パターン26が形成される。つぎに、突出
パターン26を10nm厚に酸化する。
【0023】なお、上記実施例では、低温SiO2膜か
らなるエッチングマスクパターン15を用いたが、これ
に限定されるものではないことは勿論である。また、ガ
ス種等のエッチング条件についてもこれに限定されるも
のではなく、要はこの発明の効果を上げることができる
ものであればどの条件でも適用できるものである。
【0024】また、n(+)層を形成する方法では、SI
MOX基板を使用しないで単体Si量子細線を形成する
ことができる。すなわち、まず図6(a)に示すように、
単結晶Si基板4上にn(+)層17を形成し、MBE法
等によりn(+)層17上に単結晶Si層16をエピタキ
シャル形成し、エッチングマスクパターン15を形成す
る。つぎに、図6(b)に示すように、エッチングマスク
パターン15をマスクに含塩素ガスプラズマでエッチン
グを施す。つぎに、図6(c)に示すように、熱酸化する
ことにより、Si酸化膜19で覆われた単結晶Si細線
18を形成する。この場合、アンダカットによるくぼみ
20があるため、単結晶Si基板4と単結晶Si細線1
8とを容易に分離することができる。
【0025】第二の突出パターン26の形成方法とし
て、散乱塩素イオンを利用する方法がある。すなわち、
含塩素ガスプラズマでSiをエッチングすると、エッチ
ング条件により特異なアンダカットが生じる。たとえ
ば、10Pa以上の圧力下でエッチングを施した場合な
どである。これは、塩素とSiとの反応にはある程度の
エネルギーが必要であるとともに、エッチングに必要な
エネルギーを有した塩素イオンが散乱するために生じ
る。
【0026】図7はこれを利用した量子デバイスの製造
方法の説明図である。まず、図7(a)に示すように、単
結晶Si基板4上の単結晶Si層6下にSi酸化膜5を
形成したのち、エッチングマスク15を形成する。つぎ
に、基板をエッチング装置内に導入し、含塩素ガスプラ
ズマによる反応性イオンエッチング法で20Pa下でエ
ッチングを行ない、図7(b)に示すように、くびれのあ
る突出パターン26を形成する。つぎに、突出パターン
26を酸化する。
【0027】より具体的には、次のようにする。すなわ
ち、図5で説明した方法と同様に単結晶Si層6の下に
Si酸化膜5を形成する。この場合、単結晶Si層6の
膜厚を100nmとする。つぎに、図5で説明した方法
と同様に低温SiO2膜からなるエッチングマスクパタ
ーン15を形成する。つぎに、BCl3/Cl2の混合ガ
スプラズマからなる反応性イオンエッチング法により2
0Pa下で単結晶Si層6をエッチングし、突出パター
ン26を形成する。つぎに、突出パターン26を酸化す
る。
【0028】第三の突出パターン26の形成方法とし
て、側面を保護しながらエッチングし、突出パターン2
6を形成することが上げられる。
【0029】図8はこれを利用した量子デバイスの製造
方法の説明図である。まず、図8(a)に示すように、S
i酸化膜5上の単結晶Si層6にエッチングマスクパタ
ーン15を形成する。つぎに、図8(b)に示すように、
第一ステップとして垂直加工を施し、同時もしくは別途
に側面保護膜21を形成する。ここで、垂直加工はSi
Cl4と塩素との混合ガスプラズマで行なうことができ
る。また、側面保護膜21としては、プラズマ重合膜で
もよいし、Siを酸化してなる酸化膜でもよい。つぎ
に、図8(c)に示すように、アンダカットが入りやすい
条件でエッチングを施し、くぼみ20を形成する。この
くぼみ20の形成は、塩素プラズマやCF4プラズマで
行なえばよい。つぎに、図8(d)に示すように、第一ス
テップと同様に垂直エッチングして、くぼみのある突出
パターン26を形成する。つぎに、突出パターン26を
酸化する。
【0030】より具体的には、次のようにする。すなわ
ち、図5で説明した方法と同様に単結晶Si層6の下に
Si酸化膜5を形成する。この場合、単結晶Si層の膜
厚を100nmとする。つぎに、図5で説明した方法と
同様に低温SiO2膜からなるエッチングマスクパター
ン15を形成する。つぎに、SiCl4/Cl2の混合ガ
スプラズマからなる反応性イオンエッチング法により単
結晶Si層6をエッチングし、酸素プラズマでエッチン
グしたSi層パターン側面を酸化することにより、側面
保護膜21を形成する。つぎに、Cl2プラズマで単結
晶Si層6をエッチングしてくぼみ20を形成する。つ
ぎに、SiCl4/Cl2の混合ガスプラズマからなる反
応性イオンエッチング法により単結晶Si層6をSi酸
化膜5までエッチングして、突出パターン26を形成す
る。つぎに、突出パターン26を酸化する。
【0031】上記の実施例は2量子細線を干渉させる量
子デバイスとその製造方法について述べたが、上記製造
方法を応用し、単一の細線を形成し、これを用いた量子
デバイスを製造することもできる。すなわち、上記実施
例で説明したように、単結晶Si基板を用い、Si細線
パターン下にくびれを入れる加工を行なうことによって
細線を形成すれば、SIMOX基板等のSi酸化層上に
単結晶Si層が形成されている基板を用いなくとも、容
易に単一細線を形成することができる。
【0032】図9はこのような量子デバイスを示す断面
図、図10は図9に示した量子デバイスを示す平面図で
ある。まず、図6で説明した加工方法を用いて、単結晶
Si基板4上にSi酸化膜19で囲まれた単結晶Si細
線18を形成する。さらに、図2で説明した方法と同様
の方法でポリSi層等の導電性膜からなりかつ単結晶S
i細線18と交差するゲート電極22を形成する。この
構成で、単結晶Si細線18の太さを十分細くすれば、
単結晶Si細線18内にはサブバンドが形成される。こ
こで、ゲート電極22に電圧を印加すると、実効的な細
線径が変わる(反転層形成側に印加すると実効細線径が
細くなる)。たとえば、ゲート電圧を印加して実効細線
径を細めると、単結晶Si細線18部分のサブバンドの
エネルギーが上昇し、ゲート電極22下部とゲート電極
22の無い細線部の境界でバンドの不連続が生じ、キャ
リアが通り抜けられなくなる。ここで、ゲート電圧を下
げあるいは高めて次のサブバンドが一致すると、キャリ
アが通り抜けれるようになる。このような方法で、単結
晶Si細線18を流れる電流をゲート電圧で制御するこ
とができ、わずかなゲート電位の変化でサブバンドのエ
ネルギーレベルを変化させることができるので、高速な
電流制御ができる。
【0033】また、この構成でゲート電極22の幅を狭
めると、サブバンドエネルギーが一致しないときには見
かけ上キャパシタが形成された構成になり、トンネル電
流が流れるが、細線径が十分細いと、電子1個のトンネ
ルが生じることによるキャパシタのエネルギー変化が大
きくなり、トンネルが生じるための電位条件に制限が加
わり、電流に非線形が生じるので、これを利用してデバ
イスとして用いることもできる。
【0034】なお、上述実施例においては、細線を2段
重ねた場合について説明したが、細線を3段以上重ねて
もよい。また、上述実施例においては、SIMOX基板
を用いたが、SOS(シリコンオキサファイヤ)基板、
ウェハはりつけによるもの、ラテラルエピタキシャルに
よるものなどを用いることができる。また、上述実施例
においては、マスク膜7をエッチングマスクとして突出
パターン26を形成し、突出パターン26の表面を熱酸
化することにより、Si酸化膜8を形成したが、突出パ
ターン26を形成したのち、マスク膜7を除去し、突出
パターン26の上部をも熱酸化してもよい。
【0035】
【発明の効果】以上説明したように、この発明に係る量
子デバイス、その製造方法においては、幅の制御をリソ
グラフィーに頼って行なう必要がないから、細線を容易
に形成することができる。このように、この発明の効果
は顕著である。
【図面の簡単な説明】
【図1】この発明に係る量子デバイスの製造方法の説明
図である。
【図2】この発明に係る量子デバイスを示す図である。
【図3】この発明に係る量子デバイスの製造方法の説明
図である。
【図4】この発明に係る量子デバイスの製造方法の説明
図である。
【図5】この発明に係る量子デバイスの製造方法の説明
図である。
【図6】この発明に係る量子デバイスの製造方法の説明
図である。
【図7】この発明に係る量子デバイスの製造方法の説明
図である。
【図8】この発明に係る量子デバイスの製造方法の説明
図である。
【図9】この発明に係る量子デバイスを示す断面図であ
る。
【図10】図9に示した量子デバイスを示す平面図であ
る。
【図11】従来の量子デバイスを示す図である。
【符号の説明】
5…Si酸化膜 6…単結晶Si層 9…単結晶Si細線 10…単結晶Si細線 11…細線間絶縁膜 12…ゲート電極 16…単結晶Si層 17…n(+)層 18…単結晶Si細線 22…ゲート電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】絶縁膜上に形成された結晶性Si層からな
    る細線を細線間絶縁膜を介して上下に2段以上重ねた構
    造を有していることを特徴とする量子デバイス。
  2. 【請求項2】絶縁膜上に形成された結晶性Si層からな
    る細線を上記細線の径より狭いSi層を介して上下に2
    段以上重ねた構造を有していることを特徴とする量子デ
    バイス。
  3. 【請求項3】単結晶Si基板上に絶縁膜で囲まれた結晶
    性Siからなる細線を形成し、上記細線上に上記絶縁膜
    を介してゲート電極を形成した構造を有していることを
    特徴とする量子デバイス。
  4. 【請求項4】第1のSi層の上層部分にn(+)層を形成
    する工程と、上記n(+)層の上に第2のSi層を形成す
    る工程と、上記第2のSi層、上記n(+)層、上記第1
    のSi層を塩素を含むガスプラズマでエッチングする工
    程とを含むことを特徴とする量子デバイスの製造方法。
  5. 【請求項5】結晶性Si層からなる細線をガスプラズマ
    を用いてエッチングする工程を有する量子デバイスの製
    造方法において、散乱塩素イオンを利用したテーパエッ
    チングを用いることを特徴とする量子デバイスの製造方
    法。
  6. 【請求項6】結晶性Si層からなる細線をガスプラズマ
    を用いてエッチングする工程を有する量子デバイスの製
    造方法において、側面保護膜の有る無しを交互に繰り返
    すエッチング工程の組み合わせにより断面がテーパ形状
    のパターンを形成することを特徴とする量子デバイスの
    製造方法。
JP4336157A 1992-12-16 1992-12-16 量子デバイスおよびその製造方法 Pending JPH06188432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4336157A JPH06188432A (ja) 1992-12-16 1992-12-16 量子デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4336157A JPH06188432A (ja) 1992-12-16 1992-12-16 量子デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH06188432A true JPH06188432A (ja) 1994-07-08

Family

ID=18296274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4336157A Pending JPH06188432A (ja) 1992-12-16 1992-12-16 量子デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH06188432A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088482A (ja) * 2005-09-22 2007-04-05 Korea Electronics Technology Inst ナノワイヤ素子の製造方法
JP2008536323A (ja) * 2005-04-13 2008-09-04 コミツサリア タ レネルジー アトミーク 1つ以上トランジスタチャネルを形成することができる1本以上の量子ワイヤが設けられたマイクロ電子デバイスを製造するための構造体および方法
WO2009150999A1 (ja) * 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
WO2009151001A1 (ja) * 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008536323A (ja) * 2005-04-13 2008-09-04 コミツサリア タ レネルジー アトミーク 1つ以上トランジスタチャネルを形成することができる1本以上の量子ワイヤが設けられたマイクロ電子デバイスを製造するための構造体および方法
JP2007088482A (ja) * 2005-09-22 2007-04-05 Korea Electronics Technology Inst ナノワイヤ素子の製造方法
WO2009150999A1 (ja) * 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
WO2009151001A1 (ja) * 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
US8399879B2 (en) 2008-06-09 2013-03-19 National Institute Of Advanced Industrial Science And Technology Nano-wire field effect transistor, method for manufacturing the transistor, and integrated circuit including the transistor
US8399330B2 (en) 2008-06-09 2013-03-19 National Institute Of Advanced Industrial Science And Technology Nano-wire field effect transistor, method for manufacturing the transistor, and integrated circuit including the transistor
JP5413782B2 (ja) * 2008-06-09 2014-02-12 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びこれを含む集積回路

Similar Documents

Publication Publication Date Title
JP3847810B2 (ja) メサ分離soiトランジスタの製造方法
US4735917A (en) Silicon-on-sapphire integrated circuits
EP0090111A2 (en) Method of manufacturing a semiconductor device comprising a dielectric isolation region
US6821858B2 (en) Semiconductor devices and methods for manufacturing the same
US4079504A (en) Method for fabrication of n-channel MIS device
US11398593B2 (en) Method for producing an electronic component with double quantum dots
JPH04188633A (ja) 半導体装置およびその製造方法
US4333774A (en) Method for producing walled emitter type bipolar transistors
JPH06188432A (ja) 量子デバイスおよびその製造方法
JP2002076358A (ja) 短チャネルスイッチング素子及びその製造方法
US4885261A (en) Method for isolating a semiconductor element
US4696095A (en) Process for isolation using self-aligned diffusion process
JPS5923476B2 (ja) 半導体装置の製造方法
US6580088B2 (en) Semiconductor devices and methods for manufacturing the same
JP2622721B2 (ja) 半導体装置およびその製造方法
CN114613680B (zh) 一种屏蔽栅沟槽器件制作方法
JPS6115372A (ja) 半導体装置およびその製造方法
JPH05129335A (ja) 縦型トランジスタの製造方法
JP3144128B2 (ja) 微構造体およびその製造方法
JPH0334462A (ja) 電界効果型半導体装置並びに作製方法
JPH0389532A (ja) 半導体装置の製造方法
JPH04162727A (ja) 半導体装置の製造方法
JPH06188433A (ja) 細線間干渉デバイスおよびその製造方法
JPH02244639A (ja) 半導体装置の製造方法
JPH0653310A (ja) 半導体装置およびその製造方法