JPH06188667A - アナログセル - Google Patents
アナログセルInfo
- Publication number
- JPH06188667A JPH06188667A JP4342579A JP34257992A JPH06188667A JP H06188667 A JPH06188667 A JP H06188667A JP 4342579 A JP4342579 A JP 4342579A JP 34257992 A JP34257992 A JP 34257992A JP H06188667 A JPH06188667 A JP H06188667A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- ladder
- resistance
- circuit
- ladder resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】
【目的】 抵抗間の配線抵抗が均一なうえ回路変更にも
容易に対応できるようにする。 【構成】 ラダー抵抗間を結ぶ配線が均一となるラダー
抵抗を複数個設け、必要に応じて所望の抵抗部分だけを
使用する。 【効果】 抵抗間の配線抵抗を含めた均一なラダー抵抗
をアナログセル内に用いることができ、その結果、アナ
ログセルの性能も高くなるなどの利点がある。
容易に対応できるようにする。 【構成】 ラダー抵抗間を結ぶ配線が均一となるラダー
抵抗を複数個設け、必要に応じて所望の抵抗部分だけを
使用する。 【効果】 抵抗間の配線抵抗を含めた均一なラダー抵抗
をアナログセル内に用いることができ、その結果、アナ
ログセルの性能も高くなるなどの利点がある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路などに
おいて使用されるラダー抵抗を有するアナログセルに係
り、特に、レイアウト上いかにしても抵抗間の配線長す
なわち配線抵抗を均一にできない場合、同一形状のラダ
ー抵抗を複数個設け、必要に応じて所望の抵抗部分だけ
を使用することにより、抵抗間の配線抵抗が均一なうえ
回路変更にも容易に対応できるようにしたアナログセル
に関する。
おいて使用されるラダー抵抗を有するアナログセルに係
り、特に、レイアウト上いかにしても抵抗間の配線長す
なわち配線抵抗を均一にできない場合、同一形状のラダ
ー抵抗を複数個設け、必要に応じて所望の抵抗部分だけ
を使用することにより、抵抗間の配線抵抗が均一なうえ
回路変更にも容易に対応できるようにしたアナログセル
に関する。
【０００２】
【従来の技術】近年、デジタル信号処理を用いた映像シ
ステム及び音響システムが広く普及するようになり、ア
ナログセルは重要な電子部品となってきている。
ステム及び音響システムが広く普及するようになり、ア
ナログセルは重要な電子部品となってきている。
【０００３】このようなアナログセルにおけるラダー抵
抗は、個々の抵抗の均一性が極めて重要であり、この均
一性が悪い場合には、アナログセルの性能が劣化する。
抗は、個々の抵抗の均一性が極めて重要であり、この均
一性が悪い場合には、アナログセルの性能が劣化する。
【０００４】この個々の抵抗の均一性は、抵抗部分を均
一にする一方、抵抗と抵抗の間の配線抵抗の均一性にも
十分留意することが必要である。
一にする一方、抵抗と抵抗の間の配線抵抗の均一性にも
十分留意することが必要である。
【０００５】この場合、図４に示す如く、抵抗間の配線
が全て同一形状となるのが理想である。すなわち、例え
ばコンパレータユニットセルのような回路ブロックＢ1
〜Ｂ6 の各回路ブロック間抵抗Ｒ1 〜Ｒ5 が全て同一形
状となるのが理想である。
が全て同一形状となるのが理想である。すなわち、例え
ばコンパレータユニットセルのような回路ブロックＢ1
〜Ｂ6 の各回路ブロック間抵抗Ｒ1 〜Ｒ5 が全て同一形
状となるのが理想である。
【０００６】しかし、現実には、電子回路レイアウトの
都合上、図５のような形になることが多い。すなわち、
回路ブロックＢ1 〜Ｂ6 が接続された配線が第１折り返
し部分Ａ1 と第２折り返し部分Ａ2 でそれぞれ直角方向
に曲げられ、その後、回路ブロックＢ7 〜Ｂ12が接続さ
れる形となっていることが多い。
都合上、図５のような形になることが多い。すなわち、
回路ブロックＢ1 〜Ｂ6 が接続された配線が第１折り返
し部分Ａ1 と第２折り返し部分Ａ2 でそれぞれ直角方向
に曲げられ、その後、回路ブロックＢ7 〜Ｂ12が接続さ
れる形となっていることが多い。
【０００７】この方法の場合、すなわち図５のような形
の場合には、折り返し部分とその間（Ａ1 、Ａ2 間）の
配線抵抗が、隣接する抵抗Ｒ6 に加わり、その抵抗分だ
けが少し大きくなるという問題があった。
の場合には、折り返し部分とその間（Ａ1 、Ａ2 間）の
配線抵抗が、隣接する抵抗Ｒ6 に加わり、その抵抗分だ
けが少し大きくなるという問題があった。
【０００８】この問題を解決するため、従来は、折り返
し部分Ａ1 ，Ａ2 を非常に太くし、その部分Ａ1 ，Ａ2
の抵抗を小さくすることが行われていた。
し部分Ａ1 ，Ａ2 を非常に太くし、その部分Ａ1 ，Ａ2
の抵抗を小さくすることが行われていた。
【０００９】また、図６の如く、曲線的にレイアウトす
ることも行われていた。ここで、図６は、例えば特開平
１−２４５７１６号で開示されたアナログデジタル変換
回路参照信号レベルのマスクレイアウトを示すものであ
り、図中、Ｓ1 はリファレンス電圧の＋端子、Ｓ2 は同
じく−端子、Ｒ1 〜Ｒ14はラダー抵抗、Ｂ1 〜Ｂ15はコ
ンパレータユニットセルでなる回路ブロックである。
ることも行われていた。ここで、図６は、例えば特開平
１−２４５７１６号で開示されたアナログデジタル変換
回路参照信号レベルのマスクレイアウトを示すものであ
り、図中、Ｓ1 はリファレンス電圧の＋端子、Ｓ2 は同
じく−端子、Ｒ1 〜Ｒ14はラダー抵抗、Ｂ1 〜Ｂ15はコ
ンパレータユニットセルでなる回路ブロックである。
【００１０】すなわち、図６に示すような曲線的なレイ
アウトを行うことにより、図５において折り返し部分と
その間（Ａ1 、Ａ2 間）の配線抵抗が、隣接する抵抗Ｒ
6 に加わり、その抵抗分だけが少し大きくなるという上
記問題点を回避していた。
アウトを行うことにより、図５において折り返し部分と
その間（Ａ1 、Ａ2 間）の配線抵抗が、隣接する抵抗Ｒ
6 に加わり、その抵抗分だけが少し大きくなるという上
記問題点を回避していた。
【００１１】
【発明が解決しようとする課題】しかしながら、上述の
ような従来例において、折り返し部分Ａ1 ，Ａ2 を非常
に太くしてその部分Ａ1 ，Ａ2 の抵抗を小さくする場合
には、例えば図５における回路ブロックＢ1 〜Ｂ12の各
幅の１０倍位まで配線幅が太くなるうえ、それでも抵抗
値を完全に零にすることができないという問題があっ
た。
ような従来例において、折り返し部分Ａ1 ，Ａ2 を非常
に太くしてその部分Ａ1 ，Ａ2 の抵抗を小さくする場合
には、例えば図５における回路ブロックＢ1 〜Ｂ12の各
幅の１０倍位まで配線幅が太くなるうえ、それでも抵抗
値を完全に零にすることができないという問題があっ
た。
【００１２】また、図６のように曲線的にレイアウトす
る場合には、内部の一つ一つの回路ブロック形が限られ
ていてレイアウトがしにくいうえ、少々の回路変更にさ
え容易に対応できないという問題があった。
る場合には、内部の一つ一つの回路ブロック形が限られ
ていてレイアウトがしにくいうえ、少々の回路変更にさ
え容易に対応できないという問題があった。
【００１３】本発明は、かかる状況に鑑み、上述のよう
な従来例の問題などを解消せんとして成されたものであ
り、抵抗間の配線抵抗が均一なうえ回路変更にも容易に
対応できるアナログセルを提供することを目的とする。
な従来例の問題などを解消せんとして成されたものであ
り、抵抗間の配線抵抗が均一なうえ回路変更にも容易に
対応できるアナログセルを提供することを目的とする。
【００１４】
【課題を達成するための手段】本発明は、ラダー抵抗を
用いたアナログセルにおいて、ラダー抵抗間を結ぶ配線
が均一となるラダー抵抗を複数個設け、必要に応じて所
望の抵抗部分だけを使用することにより、前記課題を解
決したものである。
用いたアナログセルにおいて、ラダー抵抗間を結ぶ配線
が均一となるラダー抵抗を複数個設け、必要に応じて所
望の抵抗部分だけを使用することにより、前記課題を解
決したものである。
【００１５】更に、前記ラダー抵抗の対応する部分を同
一電位にするための結線を具備することにより、前記課
題を解決したものである。
一電位にするための結線を具備することにより、前記課
題を解決したものである。
【００１６】
【作用】本発明においては、ラダー抵抗を用いたアナロ
グセルにおいて、ラダー抵抗間を結ぶ配線が均一となる
ラダー抵抗を複数個設け、必要に応じて所望の抵抗部分
だけを使用するようになっている。従って、ラダー抵抗
の配置に制約がなくなり、配線が均一なラダー抵抗を容
易に形成することができる。更に、内部の一つ一つの回
路ブロック形が限定されることもなく、レイアウトがし
易いうえ、少々の回路変更には容易に対応できるように
なる。
グセルにおいて、ラダー抵抗間を結ぶ配線が均一となる
ラダー抵抗を複数個設け、必要に応じて所望の抵抗部分
だけを使用するようになっている。従って、ラダー抵抗
の配置に制約がなくなり、配線が均一なラダー抵抗を容
易に形成することができる。更に、内部の一つ一つの回
路ブロック形が限定されることもなく、レイアウトがし
易いうえ、少々の回路変更には容易に対応できるように
なる。
【００１７】特に、ラダー抵抗の対応する部分を結線し
て同一電位とした場合には、複数のラダー抵抗間の電位
のばらつきを減少できる。
て同一電位とした場合には、複数のラダー抵抗間の電位
のばらつきを減少できる。
【００１８】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
【００１９】図１は本発明の第１実施例を説明するため
の構成回路図であり、図中、Ｓ1 はリファレンス電圧の
＋端子、Ｓ2 は−端子、Ｒ1 〜Ｒ11は第１のラダー抵
抗，Ｒ1 ′〜Ｒ11′は第２のラダー抵抗、Ｂ1 〜Ｂ12は
例えばコンパレータユニットセルでなる回路ブロックで
ある。
の構成回路図であり、図中、Ｓ1 はリファレンス電圧の
＋端子、Ｓ2 は−端子、Ｒ1 〜Ｒ11は第１のラダー抵
抗，Ｒ1 ′〜Ｒ11′は第２のラダー抵抗、Ｂ1 〜Ｂ12は
例えばコンパレータユニットセルでなる回路ブロックで
ある。
【００２０】このような構成回路からなる本発明の第１
実施例において、ラダー抵抗Ｒ1 〜Ｒ11とラダー抵抗Ｒ
1 ′〜Ｒ11′は全く同一の形状となっている。又、折返
し部分Ａ3 、Ａ4 についても、回路ブロックを包み込む
必要がないので、他の配線部分と同じ抵抗値にすること
ができる。このため、ラダー抵抗Ｒ1 〜Ｒ11又はＲ1′
〜Ｒ11′の必要な部分からのみ回路ブロックＢ1 〜Ｂ12
の必要部分に電位を取り込むようにすると、抵抗間の配
線抵抗が均一となる。
実施例において、ラダー抵抗Ｒ1 〜Ｒ11とラダー抵抗Ｒ
1 ′〜Ｒ11′は全く同一の形状となっている。又、折返
し部分Ａ3 、Ａ4 についても、回路ブロックを包み込む
必要がないので、他の配線部分と同じ抵抗値にすること
ができる。このため、ラダー抵抗Ｒ1 〜Ｒ11又はＲ1′
〜Ｒ11′の必要な部分からのみ回路ブロックＢ1 〜Ｂ12
の必要部分に電位を取り込むようにすると、抵抗間の配
線抵抗が均一となる。
【００２１】すなわち、本実施例では、第１のラダー抵
抗のＲ1 〜Ｒ6 、及び、第２のラダー抵抗のＲ6 ′〜Ｒ
11′のそれぞれの抵抗間の配線部分に回路ブロックＢ1
〜Ｂ12が接続され、残りのラダー抵抗Ｒ7 〜Ｒ11及びＲ
1 ′〜Ｒ5 ′は、ダミー抵抗となる。
抗のＲ1 〜Ｒ6 、及び、第２のラダー抵抗のＲ6 ′〜Ｒ
11′のそれぞれの抵抗間の配線部分に回路ブロックＢ1
〜Ｂ12が接続され、残りのラダー抵抗Ｒ7 〜Ｒ11及びＲ
1 ′〜Ｒ5 ′は、ダミー抵抗となる。
【００２２】また、前述した図６の従来例において各回
路ブロックＢ1 〜Ｂ15の形状は三角形となっていたが、
本発明の第１実施例の場合には、各回路ブロックＢ1 〜
Ｂ12の形状が長方形となっている。このため、本発明の
第１実施例の場合には、図６の前記従来例などに比較し
て回路変更にも容易に対応できるようになる。
路ブロックＢ1 〜Ｂ15の形状は三角形となっていたが、
本発明の第１実施例の場合には、各回路ブロックＢ1 〜
Ｂ12の形状が長方形となっている。このため、本発明の
第１実施例の場合には、図６の前記従来例などに比較し
て回路変更にも容易に対応できるようになる。
【００２３】この際、リファレンス電圧の＋端子Ｓ1 か
ら一つ目のラダー抵抗Ｒ1 までの配線抵抗の値と−端子
Ｓ2 から一つ目のラダー抵抗Ｒ11までの配線抵抗の値が
同一となるように、各配線の長さや幅を調整しなければ
ならない。
ら一つ目のラダー抵抗Ｒ1 までの配線抵抗の値と−端子
Ｓ2 から一つ目のラダー抵抗Ｒ11までの配線抵抗の値が
同一となるように、各配線の長さや幅を調整しなければ
ならない。
【００２４】一方、図２は本発明の第２実施例を説明す
るための構成レイアウト図であり、図中、Ｓ1 はリファ
レンス電圧の＋端子、Ｓ2 は同じく−端子、Ｒ1 〜Ｒ15
は第１のラダー抵抗，Ｒ1 ′〜Ｒ15′は第２のラダー抵
抗、Ｂ1 〜Ｂ15は例えばコンパレータユニットセルでな
る回路ブロック、Ｄはラダー抵抗Ｒ7 、Ｒ8 間の電位
と、Ｒ7 ′、Ｒ8 ′間の電位を同一電位にするための、
例えばアルミニウム配線でなる結線、Ａ3 及びＡ4 は配
線の折り返し部分である。
るための構成レイアウト図であり、図中、Ｓ1 はリファ
レンス電圧の＋端子、Ｓ2 は同じく−端子、Ｒ1 〜Ｒ15
は第１のラダー抵抗，Ｒ1 ′〜Ｒ15′は第２のラダー抵
抗、Ｂ1 〜Ｂ15は例えばコンパレータユニットセルでな
る回路ブロック、Ｄはラダー抵抗Ｒ7 、Ｒ8 間の電位
と、Ｒ7 ′、Ｒ8 ′間の電位を同一電位にするための、
例えばアルミニウム配線でなる結線、Ａ3 及びＡ4 は配
線の折り返し部分である。
【００２５】尚、結線Ｄは、単に電位差をなくす目的で
設けられており、従来と異なり、電流はほとんど流れな
いので、その抵抗値r はあまり問題とならず、細くても
よい。
設けられており、従来と異なり、電流はほとんど流れな
いので、その抵抗値r はあまり問題とならず、細くても
よい。
【００２６】一方、図３は図２の等価回路であり、図
中、Ｓ1 はリファレンス電圧の＋端子、Ｓ2 は同じく−
端子、Ｒ1 〜Ｒ8 及びＲ9 〜Ｒ15は第１のラダー抵抗，
Ｒ1 ′〜Ｒ8 ′及びＲ9 ′〜Ｒ15′は第２のラダー抵
抗、ｒは上記結線Ｄの抵抗である。
中、Ｓ1 はリファレンス電圧の＋端子、Ｓ2 は同じく−
端子、Ｒ1 〜Ｒ8 及びＲ9 〜Ｒ15は第１のラダー抵抗，
Ｒ1 ′〜Ｒ8 ′及びＲ9 ′〜Ｒ15′は第２のラダー抵
抗、ｒは上記結線Ｄの抵抗である。
【００２７】このような等価回路からも明らかなよう
に、結線Ｄによって、使用する抵抗とダミー抵抗が切換
わる第１及び第２のラダー抵抗の中間部分の電位差をほ
ぼ零とすることができる。
に、結線Ｄによって、使用する抵抗とダミー抵抗が切換
わる第１及び第２のラダー抵抗の中間部分の電位差をほ
ぼ零とすることができる。
【００２８】尚、本発明は、図１〜図３の実施例のよう
なレイアウト形状に限定されることなく種々の変形が可
能である。
なレイアウト形状に限定されることなく種々の変形が可
能である。
【００２９】
【発明の効果】以上詳しく説明したように、本発明によ
れば、抵抗間の配線抵抗を均一として、該配線抵抗を含
めた均一なラダー抵抗をアナログセル内に設けることが
でき、その結果、ラダー抵抗値が均一となってアナログ
セルの性能も高くなる。
れば、抵抗間の配線抵抗を均一として、該配線抵抗を含
めた均一なラダー抵抗をアナログセル内に設けることが
でき、その結果、ラダー抵抗値が均一となってアナログ
セルの性能も高くなる。
【００３０】また、内部の回路ブロックも長方形である
ため、回路変更やサイズ変更に容易に対応できるように
なる。
ため、回路変更やサイズ変更に容易に対応できるように
なる。
【００３１】従って、本発明によれば、抵抗間の配線抵
抗が均一なうえ回路変更にも容易に対応できるアナログ
セルが実現する。
抗が均一なうえ回路変更にも容易に対応できるアナログ
セルが実現する。
【図１】本発明の第１実施例を説明するための構成回路
図
図
【図２】本発明の第２実施例を説明するための構成断面
図
図
【図３】同じく、本発明の第２実施例を説明するための
等価回路図
等価回路図
【図４】抵抗間の配線が全て同一となる理想的な従来例
を説明するための構成回路図
を説明するための構成回路図
【図５】同じく、第１〜第６の回路ブロックが接続され
た配線が第１折り返し部分と第２折り返し部分でそれぞ
れ直角方向に曲げられ、その後、第７〜第１２の回路ブ
ロックが接続される形の従来例を説明するための構成回
路図
た配線が第１折り返し部分と第２折り返し部分でそれぞ
れ直角方向に曲げられ、その後、第７〜第１２の回路ブ
ロックが接続される形の従来例を説明するための構成回
路図
【図６】同じく、曲線的にレイアウトする従来例を説明
するための構成回路図
するための構成回路図
Ｓ1 …リファレンス電圧の＋端子 Ｓ2 …−端子 Ｒ1 〜Ｒ15、Ｒ1 ′〜Ｒ15′…ラダー抵抗 Ｂ1 〜Ｂ15、Ｂ21、Ｂ22…回路ブロック Ｄ…結線 Ａ1 〜Ａ4 …折り返し部分
Claims (2)
- 【請求項１】ラダー抵抗を用いたアナログセルにおい
て、 前記ラダー抵抗間を結ぶ配線が均一となるラダー抵抗を
複数個具備し、 必要に応じて所望の抵抗部分だけを使用することを特徴
とするアナログセル。 - 【請求項２】請求項１において、前記ラダー抵抗の対応
する部分を同一電位にするための結線を具備したことを
特徴とするアナログセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4342579A JP2783741B2 (ja) | 1992-12-22 | 1992-12-22 | 電圧分圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4342579A JP2783741B2 (ja) | 1992-12-22 | 1992-12-22 | 電圧分圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188667A true JPH06188667A (ja) | 1994-07-08 |
| JP2783741B2 JP2783741B2 (ja) | 1998-08-06 |
Family
ID=18354859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4342579A Expired - Fee Related JP2783741B2 (ja) | 1992-12-22 | 1992-12-22 | 電圧分圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783741B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126330A (ja) * | 1984-07-16 | 1986-02-05 | Toshiba Corp | 抵抗分圧回路 |
| JPH01179640U (ja) * | 1988-06-07 | 1989-12-22 | ||
| JPH0398317A (ja) * | 1989-09-12 | 1991-04-23 | Nissan Motor Co Ltd | Ｄ／ａ変換器の抵抗ラダー |
-
1992
- 1992-12-22 JP JP4342579A patent/JP2783741B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126330A (ja) * | 1984-07-16 | 1986-02-05 | Toshiba Corp | 抵抗分圧回路 |
| JPH01179640U (ja) * | 1988-06-07 | 1989-12-22 | ||
| JPH0398317A (ja) * | 1989-09-12 | 1991-04-23 | Nissan Motor Co Ltd | Ｄ／ａ変換器の抵抗ラダー |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2783741B2 (ja) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815051A (en) | Differential filter circuit and integrated circuit structure therefor | |
| JP2002134319A (ja) | スパイラルインダクタ | |
| JPS6366868A (ja) | 電気要素 | |
| JPH09274904A (ja) | バッテリアレイの配線方法 | |
| JP2783741B2 (ja) | 電圧分圧回路 | |
| JPH0562754A (ja) | 導線の接続方法 | |
| JPS60250662A (ja) | 抵抗回路 | |
| JPH04133669A (ja) | 電圧形インバータの接続構造 | |
| JPH09135058A (ja) | プリント配線板 | |
| JPS6386281A (ja) | コネクタ | |
| JP3843039B2 (ja) | 電池パック | |
| JPH05315205A (ja) | 電解コンデンサの接続方法 | |
| JP2560247Y2 (ja) | ヘッドホン出力回路 | |
| JPH07107715A (ja) | 単相電機子巻線 | |
| USRE40855E1 (en) | Integrated circuit having a reduced spacing between a bus and adjacent circuitry | |
| JPS6070802A (ja) | ハイブリッド回路 | |
| JP3676103B2 (ja) | Ａｄコンバータ | |
| JPS6251063B2 (ja) | ||
| JPS6059413A (ja) | 電圧安定化集積回路装置 | |
| CN100492643C (zh) | 电阻网络例如电阻梯形网络及其制造方法 | |
| JPH01245716A (ja) | アナログ・デジタル変換回路 | |
| JPH08307206A (ja) | 複数入力フィルタ回路 | |
| JP2002324535A (ja) | 位置変更が可能なコネクタを有するバッテリ・パック回路板及びそのバッテリ・パック回路板のコネクタの位置変更方法 | |
| JPH0613013U (ja) | スイッチング回路用バスバー | |
| JP2559468Y2 (ja) | 可変抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110522 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110522 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |