JPH01245716A - アナログ・デジタル変換回路 - Google Patents
アナログ・デジタル変換回路Info
- Publication number
- JPH01245716A JPH01245716A JP63073589A JP7358988A JPH01245716A JP H01245716 A JPH01245716 A JP H01245716A JP 63073589 A JP63073589 A JP 63073589A JP 7358988 A JP7358988 A JP 7358988A JP H01245716 A JPH01245716 A JP H01245716A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring
- comparator unit
- reference signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ・デジタル変換回路の参照信号レベ
ルのマスクレイアウトに関するものである。
ルのマスクレイアウトに関するものである。
従来の技術
近年、デジタル信号処理を用いた映像システム及び音響
システムが広（普及するようになり、アナログ・デジタ
ル変換回路は必要不可欠のものとなってきている。
システムが広（普及するようになり、アナログ・デジタ
ル変換回路は必要不可欠のものとなってきている。
以下に従来のアナログ・デジタル変換回路の参照信号レ
ベルのマスクレイアウトについて説明する。
ベルのマスクレイアウトについて説明する。
第２図は従来のアナログ・デジタル変換回路の参照信号
レベルのマスクレイアウトの一例であり、１は入力アナ
ログ信号を与えるパッド、２は参照信号レベルの最高レ
ベルを与えるパッド、３は参照信号レベルの最低レベル
を与えるパッド、４は入力アナログ信号と参照信号レベ
ルを比較するコンパレータのユニットセル、５は入力ア
ナログ信号をコンパレータユニットセル４に伝える配線
、６は基準参照レベルをつくっている配線である。
レベルのマスクレイアウトの一例であり、１は入力アナ
ログ信号を与えるパッド、２は参照信号レベルの最高レ
ベルを与えるパッド、３は参照信号レベルの最低レベル
を与えるパッド、４は入力アナログ信号と参照信号レベ
ルを比較するコンパレータのユニットセル、５は入力ア
ナログ信号をコンパレータユニットセル４に伝える配線
、６は基準参照レベルをつくっている配線である。
以上のように構成されたアナログ・デジタル変換回路に
ついて、以下、その動作を説明する。
ついて、以下、その動作を説明する。
まず、パッド２に参照レベルの最高レベルにあたる電圧
を外部固定電源がら与え、パッド３に参照信号レベルの
最低レベルにあたる電圧と外部固定電源から与える。そ
の結果、配線６を通ってパッド２から３に（パッド２と
パッド３の電位差）〒（配線６の配線抵抗）分の電流が
流れる。
を外部固定電源がら与え、パッド３に参照信号レベルの
最低レベルにあたる電圧と外部固定電源から与える。そ
の結果、配線６を通ってパッド２から３に（パッド２と
パッド３の電位差）〒（配線６の配線抵抗）分の電流が
流れる。
今、パッド２の電位をＶＲＴ＋パッド３の電位をＶ Ｒ
Ｂ Ｊ配線６の配線抵抗をＲ４゜ｆとすると配線６には
、（ＶＲＴ −ＶＲＢ）／ Ｒｒｅｒの電流がパッド２
がらパッド３に向かって流れることになる。参照信号レ
ベルを与えるコンパレータユニットセル４への電流の流
れ込みは配線６にパッド２がらパッド３に向かって流れ
る電流より微少であるため、第１のコンパレータユニッ
トセル４ａの参照信号レベルは、パット２と同じＶＲＴ
となり、第２のコンパレータユニットセル４ｂの参照信
号レベルはパッド２から第２のコンパレータユニットセ
ル４ｂの入力までの配線抵抗分だけ電圧降下したレベル
になる。さらに第３のコンパレータユニットセル４ｃの
参照信号レベルは、パッド２から第３のコンパレータユ
ニットセル４ｃの入力までの配線抵抗分だけ電圧降下し
たレベルになる。このように、パッド２とパッド３に外
部固定電源から電圧を与えることで、各コンパレータユ
ニットセル４の参照信号レベルが固定された状態になる
。次にパッド１にデジタル変換したいアナログ信号を与
えると、配線５を通って各コンパレータユニットセルの
アナログ入力となり、各コンパレータユニットセル４で
は、入力アナログ信号と参照信号レベルとを比較してそ
の結果デジタル変換がおこなわれることになる。
Ｂ Ｊ配線６の配線抵抗をＲ４゜ｆとすると配線６には
、（ＶＲＴ −ＶＲＢ）／ Ｒｒｅｒの電流がパッド２
がらパッド３に向かって流れることになる。参照信号レ
ベルを与えるコンパレータユニットセル４への電流の流
れ込みは配線６にパッド２がらパッド３に向かって流れ
る電流より微少であるため、第１のコンパレータユニッ
トセル４ａの参照信号レベルは、パット２と同じＶＲＴ
となり、第２のコンパレータユニットセル４ｂの参照信
号レベルはパッド２から第２のコンパレータユニットセ
ル４ｂの入力までの配線抵抗分だけ電圧降下したレベル
になる。さらに第３のコンパレータユニットセル４ｃの
参照信号レベルは、パッド２から第３のコンパレータユ
ニットセル４ｃの入力までの配線抵抗分だけ電圧降下し
たレベルになる。このように、パッド２とパッド３に外
部固定電源から電圧を与えることで、各コンパレータユ
ニットセル４の参照信号レベルが固定された状態になる
。次にパッド１にデジタル変換したいアナログ信号を与
えると、配線５を通って各コンパレータユニットセルの
アナログ入力となり、各コンパレータユニットセル４で
は、入力アナログ信号と参照信号レベルとを比較してそ
の結果デジタル変換がおこなわれることになる。
なお、各コンパレータユニットセル４に入る入力アナロ
グ信号はコンパレータユニットセルヘノ電流の流れこみ
がパッド２からパット３へ配線６を通って流れる電流よ
り微少であるため、配線５を通る間に電圧降下はおこら
ず、すへて同電位である。
グ信号はコンパレータユニットセルヘノ電流の流れこみ
がパッド２からパット３へ配線６を通って流れる電流よ
り微少であるため、配線５を通る間に電圧降下はおこら
ず、すへて同電位である。
発明が解決しようとする課題
しかしながら、上記従来の構成では、各コンパレータユ
ニットセル４間の配線抵抗を同等にして、参照信号レベ
ルを固定する際に、折り返しでの配線抵抗を同一幅、同
一長さにできないため、配線部分のオーバーエッチ等に
よって、折り返し６ａでの配線抵抗が同等でなくなり、
参照信号レベルが理想的なものよりズしてしまい、デジ
タル変換時に精度が悪くなるという問題があった。
ニットセル４間の配線抵抗を同等にして、参照信号レベ
ルを固定する際に、折り返しでの配線抵抗を同一幅、同
一長さにできないため、配線部分のオーバーエッチ等に
よって、折り返し６ａでの配線抵抗が同等でなくなり、
参照信号レベルが理想的なものよりズしてしまい、デジ
タル変換時に精度が悪くなるという問題があった。
本発明は上記従来の問題点を解決するもので、精度のよ
いデジタル処理のできるアナログ・デジタル変換回路を
提供することを目的とする。
いデジタル処理のできるアナログ・デジタル変換回路を
提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明のアナログ・デジタル
変換回路は、参照信号レベルの最高レベルと最低レベル
の間のレベルは、最高レベルまたは最低レベルからそれ
ぞれ同一幅、同一長さの配線抵抗で均等に抵抗分割でき
るマスクレイアウトを有している。
変換回路は、参照信号レベルの最高レベルと最低レベル
の間のレベルは、最高レベルまたは最低レベルからそれ
ぞれ同一幅、同一長さの配線抵抗で均等に抵抗分割でき
るマスクレイアウトを有している。
作用
この構成によって、精度のよい参照信号レベル＝ ５−
が作られるため、精度のよいデジタル変換を行なうこと
ができる。
ができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるアナログ・デジタル
変換回路の参照信号レベルのマスクレイアウトを示すも
のである。第１図において、７は入力アナログ信号を与
えるパッド、８は参照信号レベルの最高レベルを与える
パッド、９は参照信号レベルの最低レベルを与えるパッ
ド、１ｏは入力アナログ信号と参照信号レベルを比較す
るコンパレータユニットセル、１１は入力アナログ信号
をコンパレータユニットセル１０に伝える配線、１２は
参照信号レベルをつくっている配線である。
変換回路の参照信号レベルのマスクレイアウトを示すも
のである。第１図において、７は入力アナログ信号を与
えるパッド、８は参照信号レベルの最高レベルを与える
パッド、９は参照信号レベルの最低レベルを与えるパッ
ド、１ｏは入力アナログ信号と参照信号レベルを比較す
るコンパレータユニットセル、１１は入力アナログ信号
をコンパレータユニットセル１０に伝える配線、１２は
参照信号レベルをつくっている配線である。
さらに、参照信号レベルをっ（っている配線１２につい
てくわしく説明すると折り返し部分１２ａでは、コンパ
レータユニットセル１０を円弧に沿うようにしてレイア
ウトして各コンバレーツユニットセル１０間の配線抵抗
１２ａを実質的に同等にしている。
てくわしく説明すると折り返し部分１２ａでは、コンパ
レータユニットセル１０を円弧に沿うようにしてレイア
ウトして各コンバレーツユニットセル１０間の配線抵抗
１２ａを実質的に同等にしている。
まず、パッド８に参照信号レベルの最高レベルにあたる
電圧を外部固定電源から与え、パッド９に参照信号レベ
ルの最低レベルにあたる電圧を外部固定電源から与える
。その結果、配線１２を通って、パッド８からパッド９
に電流が流れる。今、パッド８の電位をｖ’Ｒ丁、パッ
ド９の電位をＶ’ＲＢ配線１２の配線抵抗をＲ′、。ｆ
とすると、配線１２には（Ｖ’ＲＴ Ｖ’ＲＢ）／
Ｒ’ｒｅｒの電流がパッド８からパッド９に向かって流
れることになる。参照信号レベルを与えるコンパレータ
ユニットセル１０への電流の流れ込みは配線１２をパッ
ド８からパッド９に向かって流れる電流より微少である
ため、第１のコンパレータユニットセル１０ａの参照信
号レベルは、パッド７と同じＶ’ＲＴとなり、第２のコ
ンパレータユニットセル１０ｂの参照信号レベルは、パ
ッド７から第２のコンパレータユニットセル１０ｂの入
力までの配線抵抗分だけ電圧降下したレベルになる。こ
のように外部固定電源から電圧を与えることで、各コン
パレータの参照信号レベルが固定された状態になる。そ
の際、本実施例では、折り返し部分でコンパレータユニ
ットセルを円弧に沿うようにレイアウトすることで、各
コンパレータユニットセル間の配線抵抗を同一幅、同一
長さにしているため、折り返し部分での参照電圧レベル
のずれが生じない状態になる。次に、パッド７にデジタ
ル変換したいアナログ信号を与えると配線１２を通って
各コンパレータユニットセル１０のアナログ入力となり
、各コンパレータユニットセル１０では、入力アナログ
信号と参照信号レベルとを比較して、その結果デジタル
変換がおこなわれることになる。
電圧を外部固定電源から与え、パッド９に参照信号レベ
ルの最低レベルにあたる電圧を外部固定電源から与える
。その結果、配線１２を通って、パッド８からパッド９
に電流が流れる。今、パッド８の電位をｖ’Ｒ丁、パッ
ド９の電位をＶ’ＲＢ配線１２の配線抵抗をＲ′、。ｆ
とすると、配線１２には（Ｖ’ＲＴ Ｖ’ＲＢ）／
Ｒ’ｒｅｒの電流がパッド８からパッド９に向かって流
れることになる。参照信号レベルを与えるコンパレータ
ユニットセル１０への電流の流れ込みは配線１２をパッ
ド８からパッド９に向かって流れる電流より微少である
ため、第１のコンパレータユニットセル１０ａの参照信
号レベルは、パッド７と同じＶ’ＲＴとなり、第２のコ
ンパレータユニットセル１０ｂの参照信号レベルは、パ
ッド７から第２のコンパレータユニットセル１０ｂの入
力までの配線抵抗分だけ電圧降下したレベルになる。こ
のように外部固定電源から電圧を与えることで、各コン
パレータの参照信号レベルが固定された状態になる。そ
の際、本実施例では、折り返し部分でコンパレータユニ
ットセルを円弧に沿うようにレイアウトすることで、各
コンパレータユニットセル間の配線抵抗を同一幅、同一
長さにしているため、折り返し部分での参照電圧レベル
のずれが生じない状態になる。次に、パッド７にデジタ
ル変換したいアナログ信号を与えると配線１２を通って
各コンパレータユニットセル１０のアナログ入力となり
、各コンパレータユニットセル１０では、入力アナログ
信号と参照信号レベルとを比較して、その結果デジタル
変換がおこなわれることになる。
以上のように、各コンパレータユニットセル間の配線１
２の抵抗を同一幅、同一長さにすることで、精度のよい
参照電圧レベルを作ることができる。
２の抵抗を同一幅、同一長さにすることで、精度のよい
参照電圧レベルを作ることができる。
発明の効果
以上のように、本発明によれば、参照信号レベルの最高
レベルと最低レベルとの間のレベルが最高レベルまたは
最低レベルから、それぞれ同一幅、同一長さの配線抵抗
によって均等に抵抗分割することで、精度のよい参照信
号レベルを作ってデジタル変換することができる優れた
アナログ・デジタル変換器を実現できる。
レベルと最低レベルとの間のレベルが最高レベルまたは
最低レベルから、それぞれ同一幅、同一長さの配線抵抗
によって均等に抵抗分割することで、精度のよい参照信
号レベルを作ってデジタル変換することができる優れた
アナログ・デジタル変換器を実現できる。
第１図は本発明の実施例におけるアナログ・デジタル変
換回路のマスクレイアウトを示す平面図、第２図は従来
例のアナログ・デジタル変換回路の参照電圧レベルのマ
スクレイアウトを示す平面図である。 １．２．３・・・・・・パッド、４・・・・・・コンパ
レータユニットセル、５，６・・・・・・配線、７．８
．９・・・・・・パッド、１１・・・・・・コンパレー
タユニットセル、１２．１３・・・・・・配線。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 ７，８．９−−−バラば ＩＯ，ｆＯａ 、ｆＯｂ−−−コソハ１．−タユニソｌ
ｉニル１／、ｆ２．Ｉ２田−１銖 第２図 。４ゴ、、ｒ
換回路のマスクレイアウトを示す平面図、第２図は従来
例のアナログ・デジタル変換回路の参照電圧レベルのマ
スクレイアウトを示す平面図である。 １．２．３・・・・・・パッド、４・・・・・・コンパ
レータユニットセル、５，６・・・・・・配線、７．８
．９・・・・・・パッド、１１・・・・・・コンパレー
タユニットセル、１２．１３・・・・・・配線。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 ７，８．９−−−バラば ＩＯ，ｆＯａ 、ｆＯｂ−−−コソハ１．−タユニソｌ
ｉニル１／、ｆ２．Ｉ２田−１銖 第２図 。４ゴ、、ｒ
Claims (1)
- 入力アナログ信号と参照信号との信号レベルを比較する
複数のコンパレータユニットセルと、前記参照信号レベ
ルの最高レベルと最低レベルを与える定電位点間に接続
された実質的に同一幅の配線とを備え、前記入力アナロ
グ信号を前記複数のコンパレータユニットセルの一方の
入力端子に共通に加えるとともに、前記配線の等間隔位
置から前記最高レベルと最低レベルの間を配線抵抗によ
って均等に抵抗分割して得た複数の参照信号をとり出し
、これらの参照信号を前記複数のコンパレータユニット
セルの他方の入力端子にそれぞれ供給するようにしたア
ナログ・デジタル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63073589A JPH0787372B2 (ja) | 1988-03-28 | 1988-03-28 | アナログ・デジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63073589A JPH0787372B2 (ja) | 1988-03-28 | 1988-03-28 | アナログ・デジタル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01245716A true JPH01245716A (ja) | 1989-09-29 |
| JPH0787372B2 JPH0787372B2 (ja) | 1995-09-20 |
Family
ID=13522651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63073589A Expired - Lifetime JPH0787372B2 (ja) | 1988-03-28 | 1988-03-28 | アナログ・デジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787372B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114142859A (zh) * | 2021-11-11 | 2022-03-04 | 矽力杰半导体技术(杭州)有限公司 | 一种参考电压网络和应用其的模数转换器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287201A (ja) * | 1985-06-14 | 1986-12-17 | 株式会社日立マイコンシステム | 電子装置 |
| JPS63269621A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 比較形アナログ・デイジタル変換器 |
-
1988
- 1988-03-28 JP JP63073589A patent/JPH0787372B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287201A (ja) * | 1985-06-14 | 1986-12-17 | 株式会社日立マイコンシステム | 電子装置 |
| JPS63269621A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 比較形アナログ・デイジタル変換器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114142859A (zh) * | 2021-11-11 | 2022-03-04 | 矽力杰半导体技术(杭州)有限公司 | 一种参考电压网络和应用其的模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787372B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03201818A (ja) | 比較回路 | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| JPS60250662A (ja) | 抵抗回路 | |
| JPS612427A (ja) | 変換器 | |
| JPS6031301Y2 (ja) | 直流増幅器 | |
| JPS6334340Y2 (ja) | ||
| JPS6016730A (ja) | 半導体論理回路 | |
| JPH03136349A (ja) | 集積回路の製造方法 | |
| JPH02168708A (ja) | 半導体集積回路 | |
| JPS6315526A (ja) | ドツト化回路 | |
| JP2000151898A (ja) | Ｃｃｄアナログ信号処理回路、直流保持コンデンサのドループ低減方法及びプリント基板 | |
| JPH0787372B2 (ja) | アナログ・デジタル変換回路 | |
| JPS6352464A (ja) | 半導体集積回路装置 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPS6118457Y2 (ja) | ||
| JPS6217450B2 (ja) | ||
| JPH02171027A (ja) | Ｒ―２ｒ型ｄ／ａ変換器 | |
| JPH0362553A (ja) | 半導体集積回路 | |
| JPH03268612A (ja) | Ｄ／ａコンバータ | |
| JPS6018936A (ja) | 集積回路 | |
| JPS60940U (ja) | モ−ルド型半導体整流スタツク | |
| JPS6220586B2 (ja) | ||
| JPS61155969A (ja) | 電圧マ−ジンテスト回路 | |
| JPS601046U (ja) | ゲ−ト回路 | |
| JPS6065813U (ja) | 可変電流源 |