JPH0618921A - マトリックス型表示装置 - Google Patents
マトリックス型表示装置Info
- Publication number
- JPH0618921A JPH0618921A JP17276592A JP17276592A JPH0618921A JP H0618921 A JPH0618921 A JP H0618921A JP 17276592 A JP17276592 A JP 17276592A JP 17276592 A JP17276592 A JP 17276592A JP H0618921 A JPH0618921 A JP H0618921A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- display device
- light
- type display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 コスト上昇と歩留り低下を抑制し、表示特性
の劣化を防止するマトリックス型表示装置を得る。 【構成】 透明絶縁性基板１上に電荷保持容量下部電極
２と同一層を用いて薄膜トランジスタのゲート電極線３
の下部に遮光膜１２を形成し、ゲート電極線３上にゲー
ト絶縁膜５を介してノンドープアモルファスシリコン層
６とリンドープアモルファスシリコン層７を形成し、ゲ
ート絶縁膜３と接続するコンタクト部１４をノンドープ
アモルファスシリコン層６とリンドープアモルファスシ
リコン層７の界面を透明絶縁性基板１からの光に対して
遮光する。 【効果】 製造工程を増加することなく、表示特性を向
上できる。
の劣化を防止するマトリックス型表示装置を得る。 【構成】 透明絶縁性基板１上に電荷保持容量下部電極
２と同一層を用いて薄膜トランジスタのゲート電極線３
の下部に遮光膜１２を形成し、ゲート電極線３上にゲー
ト絶縁膜５を介してノンドープアモルファスシリコン層
６とリンドープアモルファスシリコン層７を形成し、ゲ
ート絶縁膜３と接続するコンタクト部１４をノンドープ
アモルファスシリコン層６とリンドープアモルファスシ
リコン層７の界面を透明絶縁性基板１からの光に対して
遮光する。 【効果】 製造工程を増加することなく、表示特性を向
上できる。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜トランジスタ
（以下、ＴＦＴという）基板の裏面からの光によるＴＦ
Ｔのオフ電流の増加に起因する表示特性の劣化を防止で
きるようにしたマトリックス型表示装置に関するもので
ある。
（以下、ＴＦＴという）基板の裏面からの光によるＴＦ
Ｔのオフ電流の増加に起因する表示特性の劣化を防止で
きるようにしたマトリックス型表示装置に関するもので
ある。
【０００２】
【従来の技術】マトリックス型表示装置は、通常２枚の
対向する基板の間に液晶などの表示材料が挾持され、こ
の表示材料に選択的に電圧を印加するように構成されて
いる。上記基板の少なくとも一方には、マトリックス状
に配列した透明性導電膜からなる画素電極を設け、これ
らの画素電極ごとに選択的に電圧を印加するためのトラ
ンジスタなどのスイッチング素子を設けている。
対向する基板の間に液晶などの表示材料が挾持され、こ
の表示材料に選択的に電圧を印加するように構成されて
いる。上記基板の少なくとも一方には、マトリックス状
に配列した透明性導電膜からなる画素電極を設け、これ
らの画素電極ごとに選択的に電圧を印加するためのトラ
ンジスタなどのスイッチング素子を設けている。
【０００３】さらに、表示特性の向上のために、画素ご
とに、電荷保持容量を設けている。また、スイッチング
素子の上部には、絶縁膜を介して遮光膜を形成してい
る。
とに、電荷保持容量を設けている。また、スイッチング
素子の上部には、絶縁膜を介して遮光膜を形成してい
る。
【０００４】従来のこの種のマトリックス型表示装置と
しては、図３および図４に示すものがある。図３は従来
のマトリックス型表示装置の表示部分の平面図であり、
図４は図３のＡ−Ａ１線に沿って切断して示す断面図で
ある。
しては、図３および図４に示すものがある。図３は従来
のマトリックス型表示装置の表示部分の平面図であり、
図４は図３のＡ−Ａ１線に沿って切断して示す断面図で
ある。
【０００５】この図３、図４の両図において、１は透明
絶縁性基板、２はゲート電極線を延長することで形成さ
れる電荷保持容量下部電極、３はゲート電極線、５はゲ
ート絶縁膜、６はノンドープアモルファスシリコン層、
７はリンドープアモルファスシリコン層、８はソース電
極線、９はドレイン電極、１０はドレイン電極に接続さ
れた透明導電膜からなる画素電極、１１は保護膜、１２
は遮光膜である。
絶縁性基板、２はゲート電極線を延長することで形成さ
れる電荷保持容量下部電極、３はゲート電極線、５はゲ
ート絶縁膜、６はノンドープアモルファスシリコン層、
７はリンドープアモルファスシリコン層、８はソース電
極線、９はドレイン電極、１０はドレイン電極に接続さ
れた透明導電膜からなる画素電極、１１は保護膜、１２
は遮光膜である。
【０００６】従来のマトリックス型表示装置において
は、ゲート電極材料膜を成膜し、フォトリソグラフィお
よびエッチングにより、ゲート電極線３およびその一部
分を延長して、上記電荷保持容量下部電極２を形成す
る。
は、ゲート電極材料膜を成膜し、フォトリソグラフィお
よびエッチングにより、ゲート電極線３およびその一部
分を延長して、上記電荷保持容量下部電極２を形成す
る。
【０００７】その後、ゲート絶縁膜４および半導体層を
形成し、画素電極１０を上記電荷保持容量下部透明電極
２と一部が重畳するように形成する。このとき、電荷保
持容量絶縁膜４がゲート絶縁膜５と同じ層で形成され
る。最後に、保護膜１１を形成し、チャネル部分を覆う
ように、遮光膜１２を形成して、マトリックス型表示装
置が作成される。
形成し、画素電極１０を上記電荷保持容量下部透明電極
２と一部が重畳するように形成する。このとき、電荷保
持容量絶縁膜４がゲート絶縁膜５と同じ層で形成され
る。最後に、保護膜１１を形成し、チャネル部分を覆う
ように、遮光膜１２を形成して、マトリックス型表示装
置が作成される。
【０００８】従来のマトリックス型表示装置は以上のよ
うに構成されているので、遮光膜１２を薄膜トランジス
タの保護膜形成後に形成するために、透明絶縁性基板の
上部からの光に対しては十分に遮光性があり、薄膜トラ
ンジスタのオフ電流の増加を防止する効果がある。
うに構成されているので、遮光膜１２を薄膜トランジス
タの保護膜形成後に形成するために、透明絶縁性基板の
上部からの光に対しては十分に遮光性があり、薄膜トラ
ンジスタのオフ電流の増加を防止する効果がある。
【０００９】しかし、透明絶縁性基板１の下部からの光
に対してはゲート電極線３がリンドープアモルファスシ
リコン層７の一部に対して遮光膜として作用するが、そ
の周辺部のノンドープアモルファスシリコン層６とリン
ドープアモルファスシリコン層７の一部に対して遮光膜
がなく、外部からの光により、オフ電流が増加し、表示
特性が劣化するという問題があった。また、新たな遮光
膜をゲート電極線の下部に形成することは、工程を複雑
にし、コストの上昇や歩留りの低下を招くなどの問題が
あった。なお、近似技術として、特公昭５６−２７１１
４号公報、特公昭６１−２２３７２１号公報がある。
に対してはゲート電極線３がリンドープアモルファスシ
リコン層７の一部に対して遮光膜として作用するが、そ
の周辺部のノンドープアモルファスシリコン層６とリン
ドープアモルファスシリコン層７の一部に対して遮光膜
がなく、外部からの光により、オフ電流が増加し、表示
特性が劣化するという問題があった。また、新たな遮光
膜をゲート電極線の下部に形成することは、工程を複雑
にし、コストの上昇や歩留りの低下を招くなどの問題が
あった。なお、近似技術として、特公昭５６−２７１１
４号公報、特公昭６１−２２３７２１号公報がある。
【００１０】
【発明が解決しようとする課題】この発明は、かかる問
題点を解決するためになされたものであり、コストの上
昇や歩留りを低下させることなく、アモルファスシリコ
ン層を透明絶縁性基板の下部からの光に対して完全に遮
光することが可能となり、オフ電流の増加による表示特
性の劣化を防止することが可能なマトリックス型表示装
置を得ることを目的としており、また、工程数の増加が
なく、コストの増加や歩留りの低下が発生しないマトリ
ックス型表示装置を得ることを目的としており、また、
耐熱、耐変化性にすぐれたマトリックス型表示装置を得
ることを目的としており、さらに、オン電流を増加させ
ることができ、電圧の書き込み特性が向上するマトリッ
クス型表示装置を提供することを目的としている。
題点を解決するためになされたものであり、コストの上
昇や歩留りを低下させることなく、アモルファスシリコ
ン層を透明絶縁性基板の下部からの光に対して完全に遮
光することが可能となり、オフ電流の増加による表示特
性の劣化を防止することが可能なマトリックス型表示装
置を得ることを目的としており、また、工程数の増加が
なく、コストの増加や歩留りの低下が発生しないマトリ
ックス型表示装置を得ることを目的としており、また、
耐熱、耐変化性にすぐれたマトリックス型表示装置を得
ることを目的としており、さらに、オン電流を増加させ
ることができ、電圧の書き込み特性が向上するマトリッ
クス型表示装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】この発明に係るマトリッ
クス型表示装置においては、電荷保持容量下部電極と同
一層を用いて薄膜トランジスタのゲート電極の下部に遮
光膜を形成したものである。
クス型表示装置においては、電荷保持容量下部電極と同
一層を用いて薄膜トランジスタのゲート電極の下部に遮
光膜を形成したものである。
【００１２】また、ノンドープアモルファスシリコン層
のアイランドより大きく、これを完全に覆うように遮光
膜を形成したものである。
のアイランドより大きく、これを完全に覆うように遮光
膜を形成したものである。
【００１３】さらに、Ｔｉ，Ｗ，Ｔａ，Ｍｏ，Ｃｒなど
の高融点金属およびその合金電極線材で電荷保持容量下
部電極を形成したものである。
の高融点金属およびその合金電極線材で電荷保持容量下
部電極を形成したものである。
【００１４】また、電荷保持容量下部電極材料で形成す
る遮光膜はゲート電極線と接続するようにしたものであ
る。
る遮光膜はゲート電極線と接続するようにしたものであ
る。
【００１５】
【作用】上記のように構成されたマトリックス型表示装
置の遮光膜は、電荷保持容量下部電極と同じ層で形成さ
ているため、工程を増加することなく、コストを低減
し、歩留りの低下を抑制するとともに、しかも、遮光膜
は電荷保持容量絶縁膜上のコンタクトホールを介してゲ
ート電極線と接続されることになり、ゲート電極線周辺
のアモルファスシリコン層もトランジスタのオン電流に
寄与することが可能となり、オン電流を増加させること
が可能となる。
置の遮光膜は、電荷保持容量下部電極と同じ層で形成さ
ているため、工程を増加することなく、コストを低減
し、歩留りの低下を抑制するとともに、しかも、遮光膜
は電荷保持容量絶縁膜上のコンタクトホールを介してゲ
ート電極線と接続されることになり、ゲート電極線周辺
のアモルファスシリコン層もトランジスタのオン電流に
寄与することが可能となり、オン電流を増加させること
が可能となる。
【００１６】また、遮光膜がノンドープアモルファスシ
リコン層のアイランドよりも大きく、これを完全に覆う
ように形成されているから、透明絶縁性基板の下部から
の光に対してノンドープアモルファスシリコン層および
リンドープアモルファスシリコン層を完全に遮光でき
る。
リコン層のアイランドよりも大きく、これを完全に覆う
ように形成されているから、透明絶縁性基板の下部から
の光に対してノンドープアモルファスシリコン層および
リンドープアモルファスシリコン層を完全に遮光でき
る。
【００１７】さらに、電荷保持容量下部電極材料が高融
点金属およびその合金電極線材料で形成することによ
り、後工程での耐熱、耐変質性を保持する。
点金属およびその合金電極線材料で形成することによ
り、後工程での耐熱、耐変質性を保持する。
【００１８】また、遮光膜が電荷保持容量下部電極材料
で形成してゲート電極線と接続しているから、イオン電
流を増加させることができ、電圧の書き特性を向上させ
る。
で形成してゲート電極線と接続しているから、イオン電
流を増加させることができ、電圧の書き特性を向上させ
る。
【００１９】
実施例１．図１はこの発明の一実施例の構成を示す平面
図であり、図２は図１のＡ−Ａ１線に沿って切断して示
す断面図である。この図１、図２の両図において、図３
および図４と同一または相当部分には同一符号を付して
述べる。
図であり、図２は図１のＡ−Ａ１線に沿って切断して示
す断面図である。この図１、図２の両図において、図３
および図４と同一または相当部分には同一符号を付して
述べる。
【００２０】この図１、図２の両図において、透明絶縁
性基板１上にＣｒなどをスパッタ法などにより成膜す
る。次に、フォトリソグラフィにより電荷保持容量下部
電極２および遮光膜１２のパターンを形成する。その
後、電荷保持容量絶縁膜４および窒化シリコン（Ｓｉ3
Ｎ4 ）などを成膜し、次段あるいは前段のゲート電極線
との接続のためのコンタクトホール１４を形成する。
性基板１上にＣｒなどをスパッタ法などにより成膜す
る。次に、フォトリソグラフィにより電荷保持容量下部
電極２および遮光膜１２のパターンを形成する。その
後、電荷保持容量絶縁膜４および窒化シリコン（Ｓｉ3
Ｎ4 ）などを成膜し、次段あるいは前段のゲート電極線
との接続のためのコンタクトホール１４を形成する。
【００２１】次に、ゲート電極線３をＣｒなどで形成
し、画素電極となるＩＴＯ（インジュウム ティン オ
キサイド）などの透明電極材料を成膜し、ゲート電極線
３と一部分を重畳させて、画素電極１０を形成する。こ
れにより、電荷保持容量下部電極２は前段あるいは次段
のゲート電極線と接続される。
し、画素電極となるＩＴＯ（インジュウム ティン オ
キサイド）などの透明電極材料を成膜し、ゲート電極線
３と一部分を重畳させて、画素電極１０を形成する。こ
れにより、電荷保持容量下部電極２は前段あるいは次段
のゲート電極線と接続される。
【００２２】次に、電荷保持容量絶縁膜４として、シリ
コン窒化膜（Ｓｉ3 Ｎ4 ）をプラズマＣＶＤ法などで形
成し、さらに、ゲート絶縁膜５となる窒化シリコンおよ
び活性層であるノンドープアモルファスシリコン（ｉ−
ａ−Ｓｉ）６およびチャネル保護膜１３となるシリコン
酸化膜ＳｉＯ2 あるいは窒化シリコンをプラズマＣＶＤ
法などで連続的に成膜する。
コン窒化膜（Ｓｉ3 Ｎ4 ）をプラズマＣＶＤ法などで形
成し、さらに、ゲート絶縁膜５となる窒化シリコンおよ
び活性層であるノンドープアモルファスシリコン（ｉ−
ａ−Ｓｉ）６およびチャネル保護膜１３となるシリコン
酸化膜ＳｉＯ2 あるいは窒化シリコンをプラズマＣＶＤ
法などで連続的に成膜する。
【００２３】次に、まず、チャネル保護膜１３をアイラ
ンド状にフォトリソグラフィなどを用いて、パターニン
グし、さらに、リンドープアモルファスシリコン（ｎ+
−ａ−Ｓｉ）７を成膜し、ノンドープアモルファスシリ
コン層６およびリンドープアモルファスシリコン層７を
アイランド状にパターニングする。
ンド状にフォトリソグラフィなどを用いて、パターニン
グし、さらに、リンドープアモルファスシリコン（ｎ+
−ａ−Ｓｉ）７を成膜し、ノンドープアモルファスシリ
コン層６およびリンドープアモルファスシリコン層７を
アイランド状にパターニングする。
【００２４】次に、スパッタ法などでソース電極線８お
よびドレイン電極９を形成するためのＣｒおよびＡ１を
成膜し、パターニングする。さらに、このソース電極線
８およびドレイン電極９をマスクとして、チャネル上の
不要なリンドープアモルファスシリコン層をドライエッ
チングなどで除去する。最後に、窒化シリコンなどの保
護膜１１を形成し、ＴＦＴアレイ基板が完成する。
よびドレイン電極９を形成するためのＣｒおよびＡ１を
成膜し、パターニングする。さらに、このソース電極線
８およびドレイン電極９をマスクとして、チャネル上の
不要なリンドープアモルファスシリコン層をドライエッ
チングなどで除去する。最後に、窒化シリコンなどの保
護膜１１を形成し、ＴＦＴアレイ基板が完成する。
【００２５】このように、実施例１では、第１層として
形成される電荷保持容量下部電極２と同一層でノンドー
プアモルファスシリコン層６のアイランドより大きい遮
光膜１２を形成し、ゲート電極線３と一部重畳するよう
に形成したので、透明絶縁性基板１の裏面からの光に対
して、ノンドープアモルファスシリコン層６を完全に遮
光することができる。
形成される電荷保持容量下部電極２と同一層でノンドー
プアモルファスシリコン層６のアイランドより大きい遮
光膜１２を形成し、ゲート電極線３と一部重畳するよう
に形成したので、透明絶縁性基板１の裏面からの光に対
して、ノンドープアモルファスシリコン層６を完全に遮
光することができる。
【００２６】しかも、この遮光膜１２をゲート電極線３
に接続することにより、ゲート電極線３の周辺のアモル
ファスシリコン層もＴＦＴのオン電流に寄与させること
ができるため、オン電流が増加し、表示特性が向上す
る。
に接続することにより、ゲート電極線３の周辺のアモル
ファスシリコン層もＴＦＴのオン電流に寄与させること
ができるため、オン電流が増加し、表示特性が向上す
る。
【００２７】なお、透明絶縁性基板１からの光に対して
は、従来と同様に保護形成後に専用の遮光膜を形成する
か、あるいは対向基板に遮光膜を設けてもよい。
は、従来と同様に保護形成後に専用の遮光膜を形成する
か、あるいは対向基板に遮光膜を設けてもよい。
【００２８】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
ているので、以下に記載されるような効果を奏する。
【００２９】電荷保持容量下部電極と同一層を用いてＴ
ＦＴのゲート電極の下部に遮光膜を形成することによ
り、アモルファスシリコン層を透明絶縁性基板の裏面か
らの光に対して完全に遮光できるので、ＴＦＴのオフ電
流が減少し、表示特性が向上する。
ＦＴのゲート電極の下部に遮光膜を形成することによ
り、アモルファスシリコン層を透明絶縁性基板の裏面か
らの光に対して完全に遮光できるので、ＴＦＴのオフ電
流が減少し、表示特性が向上する。
【００３０】また、遮光膜をノンドープアモルファスシ
リコン層のアイランドより大きくして完全に覆うように
することにより、上記同様に透明絶縁性基板の裏面から
の光に対して完全に遮光でき、ＴＦＴのオフ電流の減少
とそれにともなう表示特性をより一層向上させることが
できる。
リコン層のアイランドより大きくして完全に覆うように
することにより、上記同様に透明絶縁性基板の裏面から
の光に対して完全に遮光でき、ＴＦＴのオフ電流の減少
とそれにともなう表示特性をより一層向上させることが
できる。
【００３１】さらに、電荷保持容量下部電極材料を高融
点金属およびその合金電極線材料で形成しているので、
後工程での耐熱性および耐変質性を有し、信頼性が向上
する。
点金属およびその合金電極線材料で形成しているので、
後工程での耐熱性および耐変質性を有し、信頼性が向上
する。
【００３２】また、電荷保持容量下部電極材料で遮光膜
を形成するとともに、ゲート電極に接続することによ
り、工程数の増加がなく、それにともなうコストの低減
が可能で、かつ歩留りの低下を抑制でき、しかも、ＴＦ
Ｔのオン電流を増加させることができ、電圧の書き込み
特性が向上する。
を形成するとともに、ゲート電極に接続することによ
り、工程数の増加がなく、それにともなうコストの低減
が可能で、かつ歩留りの低下を抑制でき、しかも、ＴＦ
Ｔのオン電流を増加させることができ、電圧の書き込み
特性が向上する。
【図１】この発明の実施例１によるマトリックス型表示
装置の画素部分の平面図である。
装置の画素部分の平面図である。
【図２】図１のＡ−Ａ線に沿って切断して示す断面図で
ある。
ある。
【図３】従来のマトリックス型表示装置の画素部分の平
面図である。
面図である。
【図４】図３のＡ−Ａ１線に沿って切断して示す断面図
である。
である。
１ 透明絶縁性基板 ２ 電荷保持容量下部電極 ３ ゲート電極線 ４ 電荷保持容量絶縁膜 ５ ゲート絶縁膜 ６ ノンドープアモルファスシリコン層 ７ リンドープアモルファスシリコン層 ８ ソース電極線 ９ ドレイン電極 １０ 画素電極 １１ 保護膜 １２ 遮光膜 １３ チャネル保護膜 １４ ゲート電極線と接続するためのコンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 29/784
Claims (4)
- 【請求項１】 透明絶縁性基板上に並設された複数のゲ
ート電極線と、このゲート電極線に交差する複数のソー
ス電極線と、上記ゲート電極と上記ソース電極線の二つ
の電極線の交差部に設けられた薄膜トランジスタと、こ
の薄膜トランジスタのドレイン電極に接続された透明導
電膜からなる画素電極と、この画素電極の少なくとも一
部が絶縁膜を介して重畳し、かつ次段または前段の上記
ゲート電極に接続された電荷保持容量下部電極と、この
電荷保持容量下部電極と同一層を用いて上記薄膜トラン
ジスタのゲート電極の下部に形成された遮光膜とを備え
たマトリックス型表示装置。 - 【請求項２】 上記遮光膜は、ノンドープアモルファス
シリコン層のアイランドより大きく、これを完全に覆う
ように形成されることを特徴とする請求項１に記載のマ
トリックス型表示装置。 - 【請求項３】 上記電荷保持容量下部電極は、Ｔｉ，
Ｗ，Ｔａ，Ｍｏ，Ｃｒなどの高融点金属およびその合金
電極線材料であることを特徴とする請求項１および２に
記載のマトリックス型表示装置。 - 【請求項４】 上記遮光膜は、ゲート電極線と接続する
ことを特徴とする請求項１に記載のマトリックス型表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17276592A JPH0618921A (ja) | 1992-06-30 | 1992-06-30 | マトリックス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17276592A JPH0618921A (ja) | 1992-06-30 | 1992-06-30 | マトリックス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0618921A true JPH0618921A (ja) | 1994-01-28 |
Family
ID=15947927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17276592A Pending JPH0618921A (ja) | 1992-06-30 | 1992-06-30 | マトリックス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618921A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (ja) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | 電気光学素子の製造方法 |
| WO1998016868A1 (en) * | 1996-10-16 | 1998-04-23 | Seiko Epson Corporation | Liquid crystal device substrate, liquid crystal device, and projection display |
| JP2005241910A (ja) * | 2004-02-26 | 2005-09-08 | Nec Corp | 薄膜トランジスタアレイ基板、それを用いた液晶パネルおよび液晶プロジェクタ |
| KR20080062477A (ko) * | 2006-12-29 | 2008-07-03 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| WO2010116585A1 (ja) * | 2009-04-10 | 2010-10-14 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法 |
| JP2011023728A (ja) * | 2009-07-17 | 2011-02-03 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| KR20130131692A (ko) * | 2012-05-24 | 2013-12-04 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2014199899A (ja) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1992
- 1992-06-30 JP JP17276592A patent/JPH0618921A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (ja) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | 電気光学素子の製造方法 |
| CN1294451C (zh) * | 1996-10-16 | 2007-01-10 | 精工爱普生株式会社 | 液晶装置用的基板、液晶装置和投射型显示装置 |
| US6297862B1 (en) | 1996-10-16 | 2001-10-02 | Seiko Epson Corporation | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device |
| US6388721B1 (en) | 1996-10-16 | 2002-05-14 | Seiko Epson Corporation | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device |
| US6573955B2 (en) | 1996-10-16 | 2003-06-03 | Seiko Epson Corporation | Capacitance substrate for a liquid crystal device and a projection type display device |
| WO1998016868A1 (en) * | 1996-10-16 | 1998-04-23 | Seiko Epson Corporation | Liquid crystal device substrate, liquid crystal device, and projection display |
| CN100520543C (zh) * | 1996-10-16 | 2009-07-29 | 精工爱普生株式会社 | 液晶装置用的基板、液晶装置和投射型显示装置 |
| JP2005241910A (ja) * | 2004-02-26 | 2005-09-08 | Nec Corp | 薄膜トランジスタアレイ基板、それを用いた液晶パネルおよび液晶プロジェクタ |
| KR20080062477A (ko) * | 2006-12-29 | 2008-07-03 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| WO2010116585A1 (ja) * | 2009-04-10 | 2010-10-14 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法 |
| US20110309363A1 (en) * | 2009-04-10 | 2011-12-22 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display apparatus having the same, and method for manufacturing active matrix substrate |
| JP2011023728A (ja) * | 2009-07-17 | 2011-02-03 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| KR20130131692A (ko) * | 2012-05-24 | 2013-12-04 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2014199899A (ja) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3901902B2 (ja) | 液晶表示装置 | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| US6256077B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps | |
| US6707513B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP7471075B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3226836B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| KR100348995B1 (ko) | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 | |
| US20010005238A1 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH0954342A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR20010026625A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JPH0570156B2 (ja) | ||
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP2004518173A (ja) | アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH07119915B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| KR100397672B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US7060540B2 (en) | Method of fabricating thin film transistor array | |
| JPH0618922A (ja) | 液晶表示装置 |