JPH06196675A - Method for forming semiconductor substrate and semiconductor device using the substrate - Google Patents

Method for forming semiconductor substrate and semiconductor device using the substrate

Info

Publication number
JPH06196675A
JPH06196675A JP35774692A JP35774692A JPH06196675A JP H06196675 A JPH06196675 A JP H06196675A JP 35774692 A JP35774692 A JP 35774692A JP 35774692 A JP35774692 A JP 35774692A JP H06196675 A JPH06196675 A JP H06196675A
Authority
JP
Japan
Prior art keywords
substrate
forming
diffusion layer
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35774692A
Other languages
Japanese (ja)
Inventor
Masaru Sakamoto
勝 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP35774692A priority Critical patent/JPH06196675A/en
Priority to EP93310476A priority patent/EP0604231B8/en
Priority to DE69329545T priority patent/DE69329545T2/en
Publication of JPH06196675A publication Critical patent/JPH06196675A/en
Priority to US08/851,269 priority patent/US6128052A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】 SOI構造の半導体基体の形成方法におい
て、制御性、生産性、品質、設計の自由度を向上させる
ことにあり、また本発明の方法により形成された基体を
用いた半導体装置により、高性能、高機能なデバイスを
提供する。 【構成】 一方の導電型の半導体基体101の一方の面
に、該基体の反対導電型の拡散層102を形成する工程
と、前記基体101の他方の面の一部にマスク材103
を形成する工程と、前記工程の後、前記基体を有機アル
カリ溶液中の電解エッチングにより、前記マスク材に覆
われていない部分の前記半導体基体101を、前記拡散
層102に達するまでエッチング除去し、該拡散層下を
中空の溝部とする工程と、前記工程の後、少なくとも前
記溝部の前記拡散層下部に絶縁層を形成する工程と、を
有することを特徴とする半導体基体の形成方法。
(57) [Summary] [Object] To improve the controllability, productivity, quality, and freedom of design in a method for forming a semiconductor substrate having an SOI structure, and to use the substrate formed by the method of the present invention. The semiconductor device provides a high-performance and highly-functional device. A process of forming a diffusion layer 102 of an opposite conductivity type on one surface of a semiconductor substrate 101 of one conductivity type and a mask material 103 on a part of the other surface of the substrate 101.
And the step of forming the substrate by electrolytic etching in an organic alkaline solution to etch away the semiconductor substrate 101 in a portion not covered by the mask material until the diffusion layer 102 is reached. A method of forming a semiconductor substrate, comprising: a step of forming a hollow groove below the diffusion layer; and a step of forming an insulating layer at least below the diffusion layer in the groove after the step.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基体の形成方法
及びその基体を用いた半導体装置に関し、特に絶縁物上
に単結晶シリコン半導体層を積層した構造の半導体基体
の形成方法、及びその基体を用いた半導体装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor substrate and a semiconductor device using the substrate, and more particularly to a method for forming a semiconductor substrate having a structure in which a single crystal silicon semiconductor layer is laminated on an insulator, and the substrate. The present invention relates to a semiconductor device using.

【0002】更に詳しくは、誘電体分離、あるいは絶縁
物上の単結晶半導体層に作成される電子デバイス、集積
回路に適する半導体基板の形成方法に関するものであ
る。
More specifically, the present invention relates to a method for forming a semiconductor substrate suitable for an electronic device or an integrated circuit, which is formed on a single crystal semiconductor layer on a dielectric or on an insulator.

【0003】[0003]

【従来の技術】絶縁物上の単結晶Si半導体層の形成
は、シリコン オン インシュレーター(SOI)技術
として広く知られ、通常のSi集積回路を作製するバル
クSi基板では到達しえない数々の優位点をSOI技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、SOI技術を利用することで、
1.誘電体分離が容易で高集積化が可能、2.対放射線
耐性に優れている、3.浮遊容量が低減され高速化が可
能、4.ウエル工程が省略できる、5.ラッチアップを
防止できる、6.薄膜化による完全空乏型電界効果トラ
ンジスタが可能、等の優位点が得られる。
2. Description of the Related Art The formation of a single crystal Si semiconductor layer on an insulator is widely known as a silicon-on-insulator (SOI) technique, and has many advantages that cannot be reached by a bulk Si substrate for producing an ordinary Si integrated circuit. Much research has been done because the devices using the SOI technology have. In other words, by using SOI technology,
1. 1. Easy dielectric isolation and high integration 2. Excellent radiation resistance 3. 3. Stray capacitance is reduced and high speed is possible. 4. The well process can be omitted. Latch-up can be prevented, 6. Advantages such as a fully depleted field effect transistor can be obtained by thinning the film.

【0004】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、SOI構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
In order to realize the many advantages in device characteristics as described above, a method for forming an SOI structure has been researched for several decades. The contents are summarized in the following documents, for example.

【0005】Special Issue:“Sing
le−crystal silicon on non
−single−crystal insulator
s”;edited by G.W.Cullen,J
ournal of Crystal Growth,
volume 63,no 3,pp429〜590
(1983)。
Special Issue: "Sing
le-crystal silicon on non
-Single-crystal insulator
s ″; edited by GW Cullen, J.
individual of Crystal Growth,
volume 63, no 3, pp 429-590
(1983).

【0006】また、古くは、単結晶サファイア基板上
に、SiをCVD(化学気相法)で、ヘテロエピタキシ
ーさせて形成するSOS(シリコン オン サファイ
ア)が知られており、最も成熟したSOI技術として一
応の成功を収めはしたが、Si層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのSi層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにSOI構造を実現しようという試み
が行なわれている。この試みは、次の二つに大別され
る。
Further, SOS (silicon on sapphire) formed by heteroepitaxy Si by CVD (chemical vapor deposition) on a single crystal sapphire substrate has been known for a long time, and is the most mature SOI technology. Although it was successful for the time being, a large amount of crystal defects due to the lattice mismatch between the Si layer and the underlying sapphire substrate interface, the mixing of aluminum from the sapphire substrate into the Si layer, and above all, the high cost and large area of the substrate The delay of the application has hindered its widespread application. In recent years, attempts have been made to realize an SOI structure without using a sapphire substrate. This attempt is roughly divided into the following two.

【0007】1.Si単結晶基板を表面酸化後に、窓を
開けてSi基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、SiO2 上へ
Si単結晶層を形成する。(この場合には、SiO2
にSi層の堆積をともなう。) 2.Si単結晶基板そのものを活性層として使用し、そ
の下部にSiO2 を形成する。(この方法は、Si層の
堆積をともなわない。)
1. After the surface of the Si single crystal substrate is oxidized, a window is opened to partially expose the Si substrate, and the portion is used as a seed for lateral epitaxial growth to form a Si single crystal layer on SiO 2 . (In this case, a Si layer is deposited on SiO 2. ) The Si single crystal substrate itself is used as an active layer, and SiO 2 is formed thereunder. (This method does not involve deposition of a Si layer.)

【0008】[0008]

【発明が解決しようとしている課題】上記1を実現する
手段として、CVDにより、直接、単結晶層Siを横方
向エピタキシャル成長させる方法、非晶質Siを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Si層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をSiO2 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
(Zone melting recrystalli
zation)が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、CVD法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が悪い。また、ビームアニール法では、収束ビー
ム走査による処理時間と、ビームの重なり具合、焦点調
整などの制御性に問題がある。このうち、Zone M
elting Recrystallization法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが、依然として、点欠陥、線欠陥、面欠
陥(亜粒界)等の結晶欠陥は、多数残留しており、小数
キャリヤーデバイスを作成するにいたってない。
As means for realizing the above 1, a method of directly laterally epitaxially growing a single crystal layer Si by CVD, a method of depositing amorphous Si and performing a solid phase lateral epitaxial growth by heat treatment. Method, a method in which an amorphous or polycrystalline Si layer is irradiated with an energy beam such as an electron beam or a laser beam converged, and a single crystal layer is grown on SiO 2 by melting and recrystallization, and a strip-shaped heater is used. Method for scanning the melted area on the surface (Zone melting restalli
zation) is known. Each of these methods has advantages and disadvantages, but their controllability, productivity, uniformity,
There are still many problems in quality, and none have been industrially put to practical use. For example, the CVD method requires sacrificial oxidation to achieve a flat thin film, and the solid phase growth method has poor crystallinity. Further, the beam annealing method has problems in processing time by convergent beam scanning, controllability such as beam overlapping and focus adjustment. Of these, Zone M
The eluting recrystallization method is the most mature, and relatively large-scale integrated circuits have been prototyped. However, many crystal defects such as point defects, line defects, and plane defects (sub-grain boundaries) remain. And, we haven't made a minority carrier device.

【0009】上記2の方法であるSi基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の4種
類の方法が挙げられる。
In the method of the above-mentioned 2 which does not use the Si substrate as a seed for the epitaxial growth, there are the following four kinds of methods.

【0010】1.V型の溝が表面に異方性エッチングさ
れたSi単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Si層をSi基板と同じ程厚く堆積した後、Si基
板の裏面から研磨によって、厚い多結晶Si層上にV溝
に囲まれて誘電分離されたSi単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶S
iを数百ミクロンも厚く堆積する工程、単結晶Si基板
を裏面より研磨して分離したSi活性層のみを残す工程
に、制御性と、生産性の点から問題がある。
1. An oxide film is formed on a Si single crystal substrate in which V-shaped grooves are anisotropically etched on the surface, a polycrystalline Si layer is deposited on the oxide film to be as thick as the Si substrate, and then polished from the back surface of the Si substrate. Thereby forming a Si single crystal region surrounded by the V groove and dielectrically separated on the thick polycrystalline Si layer.
In this method, the crystallinity is good, but the polycrystalline S
There is a problem in terms of controllability and productivity in the step of depositing i in a thickness of several hundreds of microns thick and the step of polishing the single crystal Si substrate from the back surface and leaving only the separated Si active layer.

【0011】2.サイモックス(SIMOX:epa
ration by ion−implanted
ygen)と称されるSi単結晶基板中に酸素のイオ
ン注入によりSiO2 層を形成する方法であり、Siプ
ロセスと整合性が良いため現在もっとも成熟した手法の
一つである。しかしながら、SiO2 層形成をするため
には、酸素イオンを1018ions/cm2 以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハ−コストは高い。更
に、結晶欠陥は多く残存し、工業的に見て、小数キャリ
ヤーデバイスを作製できる充分な品質に至っていない。
2. SIMOX: S epa
relation by ion- im planted o
x ygen) and by ion implantation of oxygen into the called Si single crystal substrate is a method of forming a SiO 2 layer, which is one of the techniques currently most mature for Si process consistent good. However, in order to form a SiO 2 layer, it is necessary to implant oxygen ions of 10 18 ions / cm 2 or more, but the implantation time is long and the productivity cannot be said to be high. -The cost is high. Furthermore, many crystal defects remain, and from an industrial point of view, the quality is not sufficient to produce a minority carrier device.

【0012】3.多孔質Siの酸化による誘電体分離に
よりSOI構造を形成する方法。この方法は、P型Si
単結晶基板表面にN型Si層をプロトンイオン注入、
(イマイ他,J.Crystal Growth,vo
l 63,547(1983)),もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりSi島を囲むようにHF溶液中の陽極化成法により
P型Si基板のみを多孔質化したのち、増速酸化により
N型Si島を誘電体分離する方法である。本方法では、
分離されているSi領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
3. A method of forming an SOI structure by dielectric isolation by oxidation of porous Si. This method uses P-type Si
Proton ion implantation of N-type Si layer on the surface of single crystal substrate,
(Imai et al., J. Crystal Growth, vo
63, 547 (1983)), or an island shape is formed by epitaxial growth and patterning, and only the P-type Si substrate is made porous by anodization in a HF solution so as to surround the Si island from the surface, and then increased. This is a method of dielectrically separating N-type Si islands by rapid oxidation. In this method,
The separated Si region is determined before the device process, which may limit the degree of freedom in device design.

【0013】[発明の目的]本発明の目的は、SOI構
造の半導体基体の形成方法において、制御性、生産性、
品質、設計の自由度を向上させた形成方法を実現するこ
とにあり、また本発明の方法により形成された基体を用
いた半導体装置により、高性能、高機能なデバイスを提
供することにある。
[Object of the Invention] It is an object of the present invention to provide controllability, productivity,
It is to realize a forming method with improved quality and design flexibility, and to provide a high-performance and highly-functional device by a semiconductor device using a substrate formed by the method of the present invention.

【0014】[0014]

【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、一方の導電型の半導体基
体の一方の面に、該基体の反対導電型の拡散層を形成す
る工程と、前記基体の他方の面の一部にマスク材を形成
する工程と、前記工程の後、前記基体を有機アルカリ溶
液中の電解エッチングにより、前記マスク材に覆われて
いない部分の前記半導体基体を、前記拡散層に達するま
でエッチング除去し、該拡散層下を中空の溝部とする工
程と、前記工程の後、少なくとも前記溝部の前記拡散層
下部に絶縁層を形成する工程と、を有することを特徴と
する半導体基体の形成方法を提供するものである。
As a means for solving the above-mentioned problems, the present invention provides a step of forming a diffusion layer of opposite conductivity type on one surface of a semiconductor substrate of one conductivity type. And a step of forming a mask material on a part of the other surface of the base body, and after the step, the base body is electrolytically etched in an organic alkaline solution to form a portion of the semiconductor base body not covered with the mask material. By etching to reach the diffusion layer to form a hollow groove under the diffusion layer, and after the step, forming an insulating layer at least below the diffusion layer in the groove. A method for forming a semiconductor substrate is provided.

【0015】また、前記拡散層下部の絶縁層を透光性絶
縁膜としても良い。
The insulating layer below the diffusion layer may be a translucent insulating film.

【0016】また、前記溝部上の拡散層に形成された半
導体素子と、前記溝部以外の半導体層に形成された半導
体素子とを同一の前記半導体基体上に有することを特徴
とする半導体装置により、前記課題を解決しようとする
ものである。
According to another aspect of the present invention, there is provided a semiconductor device having a semiconductor element formed on a diffusion layer on the groove and a semiconductor element formed on a semiconductor layer other than the groove on the same semiconductor substrate. The above problem is to be solved.

【0017】[0017]

【作用】本発明の半導体基体の形成方法は、基体に対し
て反対導電型の拡散層と該拡散層を形成し、更にその反
対面にマスク材(SiO2 ,Si3 4 等)を形成し、
該マスク材の一部を除去し、該基体の半導体結晶層を前
記拡散層に達するまでエッチングにより除去し、薄い拡
散層下に中空構造の溝部を形成し、更に、前記拡散層の
下部を酸化することにより、SOI構造の基体を、容易
に、制御性良く、高品質で形成することができる。
According to the method of forming a semiconductor substrate of the present invention, a diffusion layer of opposite conductivity type is formed on the substrate and the diffusion layer is formed, and a mask material (SiO 2 , Si 3 N 4 etc.) is formed on the opposite surface. Then
A part of the mask material is removed, the semiconductor crystal layer of the substrate is removed by etching until it reaches the diffusion layer, a groove having a hollow structure is formed under the thin diffusion layer, and the lower portion of the diffusion layer is further oxidized. By doing so, the base body having the SOI structure can be easily formed with high controllability and high quality.

【0018】また、前記拡散層の一部を酸化することに
より基体を透明化することが可能であり、透光性絶縁物
上のSOI構造を作製することができる。このため、本
発明の基体を使えば、液晶表示装置等のように透光部を
要する半導体装置の作製が容易になる。
Further, the substrate can be made transparent by oxidizing a part of the diffusion layer, and an SOI structure on a light-transmitting insulator can be manufactured. Therefore, if the substrate of the present invention is used, it becomes easy to fabricate a semiconductor device such as a liquid crystal display device that requires a light transmitting portion.

【0019】[0019]

【実施例】図1は、本発明の好適な実施形態であり、本
発明の基体形成工程のもっとも特徴的な構造を示す模式
図である。
EXAMPLE FIG. 1 is a preferred embodiment of the present invention and is a schematic view showing the most characteristic structure of the substrate forming step of the present invention.

【0020】同図において、101はシリコン基体、1
02は拡散層、103はマスク材としての熱酸化膜であ
る。このように、本発明の半導体基体は、比較的厚いシ
リコン基体101に支えられた薄い拡散層102を中空
の溝部上に形成することができる。このため、図1には
示していないが、溝部の拡散層102下に絶縁層を形成
することにより、容易にSOI構造の半導体基体を得る
ことができる。
In the figure, 101 is a silicon substrate, 1
Reference numeral 02 is a diffusion layer, and 103 is a thermal oxide film as a mask material. As described above, in the semiconductor substrate of the present invention, the thin diffusion layer 102 supported by the relatively thick silicon substrate 101 can be formed on the hollow groove portion. Therefore, although not shown in FIG. 1, a semiconductor substrate having an SOI structure can be easily obtained by forming an insulating layer below the diffusion layer 102 in the groove.

【0021】以下、本発明による半導体基体の形成方法
の一実施例を図2を用いて説明する。
An embodiment of the method for forming a semiconductor substrate according to the present invention will be described below with reference to FIG.

【0022】[実施例1]まず、比抵抗20〜30Ω・
cm程度のP形のシリコン単結晶基体201を準備す
る。この基体に、500Å程度の酸化を施す(図2
(a))。
[Embodiment 1] First, the specific resistance is 20 to 30 Ω.
A P-type silicon single crystal substrate 201 of about cm is prepared. Oxidation of about 500Å is applied to this substrate (Fig. 2
(A)).

【0023】次に、P+ (リン)を1×1011〜1014
cm-2/60〜100keVの条件でイオン注入する。
その後、N2 雰囲気で1000℃1時間の熱処理を施こ
すことにより、n形の拡散層203が形成される。拡散
層の深さは、5000Å程度になる(図2(b))。
Next, P + (phosphorus) is added to 1 × 10 11 to 10 14
Ion implantation is performed under the condition of cm −2 / 60 to 100 keV.
Then, heat treatment is performed at 1000 ° C. for 1 hour in an N 2 atmosphere to form the n-type diffusion layer 203. The depth of the diffusion layer is about 5000Å (Fig. 2 (b)).

【0024】次に、マスク材としてSi3 4 膜204
を形成する。Siのエッチング条件にもよるが、例え
ば、KOH(80℃)を用いるならば、Si 1200
0Å/min Si3 4 膜0.5Å/minであるか
ら、〜200Å程度Si3 4膜を形成すれば、5″φ
625μmのSiウエハは十分にエッチングできる。
Next, the Si 3 N 4 film 204 is used as a mask material.
To form. Depending on the Si etching conditions, if KOH (80 ° C.) is used, for example, Si 1200
0 Å / min Si 3 N 4 film 0.5 Å / min, so if a Si 3 N 4 film of about 200 Å is formed, 5 ″ φ
A 625 μm Si wafer can be sufficiently etched.

【0025】次に、レジストマスクを施し、所望の場所
のSi3 4 膜204及びSiO2膜203をエッチン
グする。
Next, a resist mask is applied, and the Si 3 N 4 film 204 and the SiO 2 film 203 at desired locations are etched.

【0026】更に、これを電界エッチングする。電界エ
ッチングの概念図を図3に示す。
Further, this is subjected to electric field etching. A conceptual diagram of electric field etching is shown in FIG.

【0027】まず、基体201を金属電極304に接触
させ、正の電圧302を印加する。対向電極305は、
白金板を使用し、負の電圧303を印加する。エッチン
グ液301は、エチレンジアミン−ピロカテコール−水
混合液で、組成比は、エチレンジアミン(7.5リット
ル)−ピロカテコール(1.2kg)−水(2.4リッ
トル)である。また温度は110℃に設定し、十分撹拌
を行っている。
First, the substrate 201 is brought into contact with the metal electrode 304, and a positive voltage 302 is applied. The counter electrode 305 is
A platinum plate is used and a negative voltage 303 is applied. The etching solution 301 is an ethylenediamine-pyrocatechol-water mixed solution, and the composition ratio is ethylenediamine (7.5 liters) -pyrocatechol (1.2 kg) -water (2.4 liters). In addition, the temperature is set to 110 ° C., and sufficient stirring is performed.

【0028】この電界エッチングは、T.N.JACK
SONらによって開発されたもので、IEEE Dev
ice Letters vol EDL−2 No.
2(1981年/p44)に詳細が記載されている。エ
ッチング液は、上述の液の他に、KOH,TMAH等を
用いても同様に行うことができる。
This electric field etching is performed by T. N. JACK
Developed by SON and others, IEEE Dev
ice Letters vol EDL-2 No.
2 (1981 / p44) for details. Other than the above-mentioned solutions, KOH, TMAH or the like can be used as the etching solution in the same manner.

【0029】この電界エッチングにより、基体201
は、拡散層203との間に大きな選択比を持ち、事実
上、拡散層203の接合面でエッチングは止まることに
なる。エッチングレートはP領域で15000Å/mi
n,n領域で5Å/minなので、選択比は、約300
0になる。
By this electric field etching, the substrate 201
Has a large selection ratio with respect to the diffusion layer 203, and in effect etching stops at the junction surface of the diffusion layer 203. Etching rate is 15000Å / mi in P region
Since it is 5Å / min in n and n regions, the selection ratio is about 300.
It becomes 0.

【0030】最終的に、電界エッチングによって、所望
の場所のみ、n型の拡散層(薄膜)203が残る(図2
(C))。
Finally, by electric field etching, the n-type diffusion layer (thin film) 203 remains only at a desired place (FIG. 2).
(C)).

【0031】なお、電界エッチングの極性を逆にすれ
ば、P型の拡散層を残すことも可能である。
By reversing the polarity of the electric field etching, it is possible to leave the P type diffusion layer.

【0032】この後、この薄膜拡散層203を酸化する
ことにより、この薄膜は、SOI基体206となる(図
2(d))。
Then, by oxidizing the thin film diffusion layer 203, the thin film becomes the SOI substrate 206 (FIG. 2 (d)).

【0033】〔実施例2〕実施例1では、SOI基体の
形成方法について説明したが、本実施例2では、更に、
この基体を可視光領域に対し透光化する手法について説
明する。
[Embodiment 2] In Embodiment 1, the method of forming the SOI substrate has been described. However, in Embodiment 2, further,
A method of making this substrate transparent in the visible light region will be described.

【0034】図4は、本発明の好適な実施形態を示す模
式的断面図である。
FIG. 4 is a schematic sectional view showing a preferred embodiment of the present invention.

【0035】同図において、401はシリコン基体、4
02は拡散層、403はシリコンエッチング時のマスク
材、404は熱酸化膜、405は薄膜補強のための絶縁
膜である。
In the figure, 401 is a silicon substrate, 4
Reference numeral 02 is a diffusion layer, 403 is a mask material during silicon etching, 404 is a thermal oxide film, and 405 is an insulating film for reinforcing the thin film.

【0036】本実施例の形成方法としては、図2の
(c)に説明した工程までは実施例1と同様である。以
下、本実施例の特徴となる工程について、図4を参照し
ながら、特に透明絶縁膜405の形成工程について詳し
く説明する。
The forming method of this embodiment is the same as that of the first embodiment up to the step described in FIG. Hereinafter, with respect to the steps characteristic of the present embodiment, particularly the step of forming the transparent insulating film 405 will be described in detail with reference to FIG.

【0037】耐酸化性膜を402の上に形成する。透光
化する部分の膜をパターニングにより除去する。続いて
500℃以上の高温でこれを酸化することにより、半導
体基板の一部が酸化され、光透過性の絶縁膜404、4
05が形成される。
An oxidation resistant film is formed on 402. The film of the portion to be made transparent is removed by patterning. Then, by oxidizing this at a high temperature of 500 ° C. or higher, a part of the semiconductor substrate is oxidized and the light-transmitting insulating films 404, 4 are formed.
05 is formed.

【0038】このような構成をとることにより、酸化処
理を施さない406の拡散層領域にはSOIデバイスを
形成することが可能となり、407の拡散層領域には通
常のデバイスを形成することが可能となる。
With such a structure, it is possible to form an SOI device in the diffusion layer region of 406 which is not subjected to the oxidation treatment, and it is possible to form an ordinary device in the diffusion layer region of 407. Becomes

【0039】また、前述したように、405の透光性絶
縁膜上に半導体層406が積層されたSOI構造を得る
ことができる。このため、液晶表示装置等の透光部を必
要とする光半導体装置の構成に有利な構造が容易にでき
る。
As described above, the SOI structure in which the semiconductor layer 406 is laminated on the transparent insulating film 405 can be obtained. Therefore, a structure advantageous for the structure of an optical semiconductor device such as a liquid crystal display device that requires a light transmitting portion can be easily formed.

【0040】これは、例えば液晶表示装置に適用した場
合、406の領域に画素切り替えスイッチ用のMOS
Tr.を形成し、407の領域にシフトレジスタ等の周
辺駆動回路を形成することにより、高速駆動が可能な装
置が容易に得られる。
When this is applied to a liquid crystal display device, for example, a MOS for pixel changeover switch is provided in the region 406.
Tr. And a peripheral drive circuit such as a shift register is formed in the region 407, a device capable of high speed driving can be easily obtained.

【0041】なお、この電界エッチングを施こした溝部
に、シリコンゴム、エポキシ樹脂、SiNx ,SiOx
等を堆積することにより406の領域の膜強度を向上さ
せることができる。
Incidentally, in the groove portion subjected to the electric field etching, silicon rubber, epoxy resin, SiN x , SiO x
The film strength in the region 406 can be improved by depositing the above.

【0042】[0042]

【発明の効果】以上詳述したように、本発明によれば、
SOI構造の半導体基体の形成方法において、制御性、
生産性、品質、設計の自由度を、従来より向上させた形
成方法を実現できるという効果が得られる。
As described in detail above, according to the present invention,
In the method of forming a semiconductor substrate having an SOI structure, controllability,
It is possible to obtain the effect that a forming method with improved productivity, quality, and design flexibility can be realized.

【0043】また本発明の方法により形成された基体を
用いた半導体装置により、高性能、高機能なデバイスを
提供することができる。
Further, the semiconductor device using the substrate formed by the method of the present invention can provide a high-performance and highly-functional device.

【0044】特に本発明によれば、絶縁膜上に、通常用
いられている単結晶基板が存在することにより、結晶性
等においては、何ら問題が生じない。
In particular, according to the present invention, since the normally used single crystal substrate is present on the insulating film, there is no problem in crystallinity and the like.

【0045】更には、同一基板上に、SOIデバイス
と、通常のデバイスを形成することが可能となり、高速
デバイスをSOI基板上に形成し、高耐圧デバイスを通
常バルク(Bulk)基板上に形成するということも可
能となり、高性能、高機能なデバイスを容易に形成する
ことができる。
Further, it becomes possible to form an SOI device and a normal device on the same substrate. A high speed device is formed on the SOI substrate and a high breakdown voltage device is formed on a normal bulk substrate. This also makes it possible to easily form a high-performance and highly-functional device.

【0046】また、透光性絶縁物上に構成されたSOI
構造の半導体基体も容易に得ることができるため、液晶
表示装置等の光半導体装置の作製が容易になるという効
果が得られる。
Further, the SOI formed on the translucent insulator
Since a semiconductor substrate having a structure can be easily obtained, the effect of facilitating the manufacture of an optical semiconductor device such as a liquid crystal display device can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の好適な実施形態を示す半導体基体の模
式的断面図
FIG. 1 is a schematic sectional view of a semiconductor substrate showing a preferred embodiment of the present invention.

【図2】本発明の実施例の形成方法を説明するための模
式的工程断面図
FIG. 2 is a schematic process sectional view for explaining a forming method according to an embodiment of the present invention.

【図3】本発明の実施例の電界エッチングの概念図FIG. 3 is a conceptual diagram of electric field etching according to an embodiment of the present invention.

【図4】本発明の形成方法を用いて形成した、SOI領
域とバルク(Bulk)領域を兼備した基体の模式的断
面図
FIG. 4 is a schematic cross-sectional view of a substrate having an SOI region and a bulk region formed by using the forming method of the present invention.

【符号の説明】[Explanation of symbols]

101 シリコン基体 102 拡散層 103 マスク材 201 P形シリコン単結晶基体 202 酸化膜 203 N形拡散層 204 マスク材(Si34 ) 205 酸化膜 304 金属電極 305 対向電極 401 シリコン基体 402 拡散層 403 マスク材 404 熱酸化膜 405 透光性絶縁膜 406 SOIデバイス用の領域 407 通常デバイス用の領域Reference Signs List 101 silicon substrate 102 diffusion layer 103 mask material 201 P-type silicon single crystal substrate 202 oxide film 203 N-type diffusion layer 204 mask material (Si 3 N 4 ) 205 oxide film 304 metal electrode 305 counter electrode 401 silicon substrate 402 diffusion layer 403 mask Material 404 Thermal oxide film 405 Light-transmitting insulating film 406 Region for SOI device 407 Region for normal device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一方の導電型の半導体基体の一方の面
に、該基体の反対導電型の拡散層を形成する工程と、 前記基体の他方の面の一部にマスク材を形成する工程
と、 前記工程の後、前記基体を有機アルカリ溶液中の電解エ
ッチングにより、前記マスク材に覆われていない部分の
前記半導体基体を、前記拡散層に達するまでエッチング
除去し、該拡散層下を中空の溝部とする工程と、 前記工程の後、少なくとも前記溝部の前記拡散層下部に
絶縁層を形成する工程と、を有することを特徴とする半
導体基体の形成方法。
1. A step of forming a diffusion layer of an opposite conductivity type on one surface of a semiconductor substrate of one conductivity type, and a step of forming a mask material on a part of the other surface of the substrate. After the step, the substrate is electrolytically etched in an organic alkaline solution to etch away the semiconductor substrate in a portion not covered with the mask material until the diffusion layer is reached. A method for forming a semiconductor substrate, comprising: a step of forming a groove; and a step of forming an insulating layer at least below the diffusion layer in the groove after the step.
【請求項2】 前記拡散層下部の絶縁層として、該拡散
層の一部を透光性絶縁膜とすることを特徴とする請求項
1に記載の半導体基体の形成方法。
2. The method for forming a semiconductor substrate according to claim 1, wherein, as the insulating layer below the diffusion layer, a part of the diffusion layer is a translucent insulating film.
【請求項3】 前記拡散層下部の絶縁層として、透光性
絶縁膜を堆積することを特徴とする請求項1に記載の半
導体基体の形成方法。
3. The method for forming a semiconductor substrate according to claim 1, wherein a translucent insulating film is deposited as an insulating layer below the diffusion layer.
【請求項4】 請求項1又は2又は3に記載の半導体基
体の形成方法により形成された半導体基体を用いた半導
体装置において、 前記溝部上の拡散層に形成された半導体素子と、前記溝
部以外の半導体層に形成された半導体素子とを同一の前
記半導体基体上に有することを特徴とする半導体装置。
4. A semiconductor device using a semiconductor substrate formed by the method for forming a semiconductor substrate according to claim 1, 2, or 3, wherein a semiconductor element formed in a diffusion layer on the groove and a portion other than the groove are provided. A semiconductor device formed on the same semiconductor substrate as the semiconductor element formed on the semiconductor layer.
【請求項5】 請求項2又は3に記載の半導体基体の形
成方法により形成された基体を用いて構成された液晶表
示装置を有することを特徴とする半導体装置。
5. A semiconductor device comprising a liquid crystal display device formed by using a substrate formed by the method for forming a semiconductor substrate according to claim 2.
JP35774692A 1992-12-25 1992-12-25 Method for forming semiconductor substrate and semiconductor device using the substrate Pending JPH06196675A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP35774692A JPH06196675A (en) 1992-12-25 1992-12-25 Method for forming semiconductor substrate and semiconductor device using the substrate
EP93310476A EP0604231B8 (en) 1992-12-25 1993-12-23 Semiconductor device applicable for liquid crystal display device, and process for its fabrication
DE69329545T DE69329545T2 (en) 1992-12-25 1993-12-23 Semiconductor device for liquid crystal display device and method of manufacturing the same
US08/851,269 US6128052A (en) 1992-12-25 1997-05-05 Semiconductor device applicable for liquid crystal display device, and process for its fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35774692A JPH06196675A (en) 1992-12-25 1992-12-25 Method for forming semiconductor substrate and semiconductor device using the substrate

Publications (1)

Publication Number Publication Date
JPH06196675A true JPH06196675A (en) 1994-07-15

Family

ID=18455714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35774692A Pending JPH06196675A (en) 1992-12-25 1992-12-25 Method for forming semiconductor substrate and semiconductor device using the substrate

Country Status (1)

Country Link
JP (1) JPH06196675A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614068B1 (en) 1998-10-28 2003-09-02 Hyundai Electronics Industries Co., Ltd. SOI device with reversed stacked capacitor cell and body contact structure and method for fabricating the same
JP2010177378A (en) * 2009-01-28 2010-08-12 New Japan Radio Co Ltd Semiconductor device and method for manufacturing the same
JP2021005598A (en) * 2019-06-25 2021-01-14 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614068B1 (en) 1998-10-28 2003-09-02 Hyundai Electronics Industries Co., Ltd. SOI device with reversed stacked capacitor cell and body contact structure and method for fabricating the same
JP2010177378A (en) * 2009-01-28 2010-08-12 New Japan Radio Co Ltd Semiconductor device and method for manufacturing the same
JP2021005598A (en) * 2019-06-25 2021-01-14 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP3112121B2 (en) Method for producing semiconductor substrate and semiconductor member
JP3191972B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
US5750000A (en) Semiconductor member, and process for preparing same and semiconductor device formed by use of same
JP3214631B2 (en) Semiconductor substrate and method of manufacturing the same
US5374581A (en) Method for preparing semiconductor member
JPH0521338A (en) Semiconductor member and method for manufacturing semiconductor member
JPH05275663A (en) Semiconductor element substrate and manufacturing method thereof
JP2910001B2 (en) Semiconductor substrate and method of manufacturing the same
JP3176072B2 (en) Method of forming semiconductor substrate
JPH05217821A (en) Manufacture of semiconductor substrate
JP3253099B2 (en) Manufacturing method of semiconductor substrate
JPH05206422A (en) Semiconductor device and manufacturing method thereof
JPH06196675A (en) Method for forming semiconductor substrate and semiconductor device using the substrate
JP3128077B2 (en) Method for manufacturing bipolar transistor and method for manufacturing semiconductor device using the same
JP3088032B2 (en) Semiconductor device
JP3098810B2 (en) Insulated gate field effect transistor and semiconductor device using the same
JP3112102B2 (en) Semiconductor device
JPH06151789A (en) Method for forming semiconductor substrate
JP3112101B2 (en) Manufacturing method of semiconductor substrate
JP3088033B2 (en) Semiconductor device
JPH05218316A (en) Semiconductor device and manufacturing method thereof
JP3112103B2 (en) Semiconductor device
JP3112100B2 (en) Manufacturing method of semiconductor substrate
JP3098811B2 (en) Insulated gate field effect transistor and semiconductor device using the same
JP3128076B2 (en) Method for manufacturing bipolar transistor and method for manufacturing semiconductor device using the same