JPH06196675A - 半導体基体の形成方法及び該基体を用いた半導体装置 - Google Patents
半導体基体の形成方法及び該基体を用いた半導体装置Info
- Publication number
- JPH06196675A JPH06196675A JP35774692A JP35774692A JPH06196675A JP H06196675 A JPH06196675 A JP H06196675A JP 35774692 A JP35774692 A JP 35774692A JP 35774692 A JP35774692 A JP 35774692A JP H06196675 A JPH06196675 A JP H06196675A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- diffusion layer
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ構造の半導体基体の形成方法におい
て、制御性、生産性、品質、設計の自由度を向上させる
ことにあり、また本発明の方法により形成された基体を
用いた半導体装置により、高性能、高機能なデバイスを
提供する。 【構成】 一方の導電型の半導体基体１０１の一方の面
に、該基体の反対導電型の拡散層１０２を形成する工程
と、前記基体１０１の他方の面の一部にマスク材１０３
を形成する工程と、前記工程の後、前記基体を有機アル
カリ溶液中の電解エッチングにより、前記マスク材に覆
われていない部分の前記半導体基体１０１を、前記拡散
層１０２に達するまでエッチング除去し、該拡散層下を
中空の溝部とする工程と、前記工程の後、少なくとも前
記溝部の前記拡散層下部に絶縁層を形成する工程と、を
有することを特徴とする半導体基体の形成方法。
て、制御性、生産性、品質、設計の自由度を向上させる
ことにあり、また本発明の方法により形成された基体を
用いた半導体装置により、高性能、高機能なデバイスを
提供する。 【構成】 一方の導電型の半導体基体１０１の一方の面
に、該基体の反対導電型の拡散層１０２を形成する工程
と、前記基体１０１の他方の面の一部にマスク材１０３
を形成する工程と、前記工程の後、前記基体を有機アル
カリ溶液中の電解エッチングにより、前記マスク材に覆
われていない部分の前記半導体基体１０１を、前記拡散
層１０２に達するまでエッチング除去し、該拡散層下を
中空の溝部とする工程と、前記工程の後、少なくとも前
記溝部の前記拡散層下部に絶縁層を形成する工程と、を
有することを特徴とする半導体基体の形成方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基体の形成方法
及びその基体を用いた半導体装置に関し、特に絶縁物上
に単結晶シリコン半導体層を積層した構造の半導体基体
の形成方法、及びその基体を用いた半導体装置に関す
る。
及びその基体を用いた半導体装置に関し、特に絶縁物上
に単結晶シリコン半導体層を積層した構造の半導体基体
の形成方法、及びその基体を用いた半導体装置に関す
る。
【０００２】更に詳しくは、誘電体分離、あるいは絶縁
物上の単結晶半導体層に作成される電子デバイス、集積
回路に適する半導体基板の形成方法に関するものであ
る。
物上の単結晶半導体層に作成される電子デバイス、集積
回路に適する半導体基板の形成方法に関するものであ
る。
【０００３】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、２．対放射線
耐性に優れている、３．浮遊容量が低減され高速化が可
能、４．ウエル工程が省略できる、５．ラッチアップを
防止できる、６．薄膜化による完全空乏型電界効果トラ
ンジスタが可能、等の優位点が得られる。
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、２．対放射線
耐性に優れている、３．浮遊容量が低減され高速化が可
能、４．ウエル工程が省略できる、５．ラッチアップを
防止できる、６．薄膜化による完全空乏型電界効果トラ
ンジスタが可能、等の優位点が得られる。
【０００４】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
【０００５】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ ６３，ｎｏ ３，ｐｐ４２９〜５９０
（１９８３）。
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ ６３，ｎｏ ３，ｐｐ４２９〜５９０
（１９８３）。
【０００６】また、古くは、単結晶サファイア基板上
に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコン オン サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにＳＯＩ構造を実現しようという試み
が行なわれている。この試みは、次の二つに大別され
る。
に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコン オン サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにＳＯＩ構造を実現しようという試み
が行なわれている。この試みは、次の二つに大別され
る。
【０００７】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ2 上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ2 上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2 を形成する。（この方法は、Ｓｉ層の
堆積をともなわない。）
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ2 上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ2 上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2 を形成する。（この方法は、Ｓｉ層の
堆積をともなわない。）
【０００８】
【発明が解決しようとしている課題】上記１を実現する
手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方
向エピタキシャル成長させる方法、非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ2 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が悪い。また、ビームアニール法では、収束ビー
ム走査による処理時間と、ビームの重なり具合、焦点調
整などの制御性に問題がある。このうち、Ｚｏｎｅ Ｍ
ｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが、依然として、点欠陥、線欠陥、面欠
陥（亜粒界）等の結晶欠陥は、多数残留しており、小数
キャリヤーデバイスを作成するにいたってない。
手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方
向エピタキシャル成長させる方法、非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ2 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が悪い。また、ビームアニール法では、収束ビー
ム走査による処理時間と、ビームの重なり具合、焦点調
整などの制御性に問題がある。このうち、Ｚｏｎｅ Ｍ
ｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが、依然として、点欠陥、線欠陥、面欠
陥（亜粒界）等の結晶欠陥は、多数残留しており、小数
キャリヤーデバイスを作成するにいたってない。
【０００９】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。
【００１０】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性と、生産性の点から問題がある。
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性と、生産性の点から問題がある。
【００１１】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐａ
ｒａｔｉｏｎ ｂｙ ｉｏｎ−ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ2 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法の
一つである。しかしながら、ＳｉＯ2 層形成をするため
には、酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハ−コストは高い。更
に、結晶欠陥は多く残存し、工業的に見て、小数キャリ
ヤーデバイスを作製できる充分な品質に至っていない。
ｒａｔｉｏｎ ｂｙ ｉｏｎ−ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ2 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法の
一つである。しかしながら、ＳｉＯ2 層形成をするため
には、酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハ−コストは高い。更
に、結晶欠陥は多く残存し、工業的に見て、小数キャリ
ヤーデバイスを作製できる充分な品質に至っていない。
【００１２】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３）），もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基板のみを多孔質化したのち、増速酸化により
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３）），もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基板のみを多孔質化したのち、増速酸化により
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
【００１３】［発明の目的］本発明の目的は、ＳＯＩ構
造の半導体基体の形成方法において、制御性、生産性、
品質、設計の自由度を向上させた形成方法を実現するこ
とにあり、また本発明の方法により形成された基体を用
いた半導体装置により、高性能、高機能なデバイスを提
供することにある。
造の半導体基体の形成方法において、制御性、生産性、
品質、設計の自由度を向上させた形成方法を実現するこ
とにあり、また本発明の方法により形成された基体を用
いた半導体装置により、高性能、高機能なデバイスを提
供することにある。
【００１４】
【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、一方の導電型の半導体基
体の一方の面に、該基体の反対導電型の拡散層を形成す
る工程と、前記基体の他方の面の一部にマスク材を形成
する工程と、前記工程の後、前記基体を有機アルカリ溶
液中の電解エッチングにより、前記マスク材に覆われて
いない部分の前記半導体基体を、前記拡散層に達するま
でエッチング除去し、該拡散層下を中空の溝部とする工
程と、前記工程の後、少なくとも前記溝部の前記拡散層
下部に絶縁層を形成する工程と、を有することを特徴と
する半導体基体の形成方法を提供するものである。
を解決するための手段として、一方の導電型の半導体基
体の一方の面に、該基体の反対導電型の拡散層を形成す
る工程と、前記基体の他方の面の一部にマスク材を形成
する工程と、前記工程の後、前記基体を有機アルカリ溶
液中の電解エッチングにより、前記マスク材に覆われて
いない部分の前記半導体基体を、前記拡散層に達するま
でエッチング除去し、該拡散層下を中空の溝部とする工
程と、前記工程の後、少なくとも前記溝部の前記拡散層
下部に絶縁層を形成する工程と、を有することを特徴と
する半導体基体の形成方法を提供するものである。
【００１５】また、前記拡散層下部の絶縁層を透光性絶
縁膜としても良い。
縁膜としても良い。
【００１６】また、前記溝部上の拡散層に形成された半
導体素子と、前記溝部以外の半導体層に形成された半導
体素子とを同一の前記半導体基体上に有することを特徴
とする半導体装置により、前記課題を解決しようとする
ものである。
導体素子と、前記溝部以外の半導体層に形成された半導
体素子とを同一の前記半導体基体上に有することを特徴
とする半導体装置により、前記課題を解決しようとする
ものである。
【００１７】
【作用】本発明の半導体基体の形成方法は、基体に対し
て反対導電型の拡散層と該拡散層を形成し、更にその反
対面にマスク材（ＳｉＯ2 ，Ｓｉ3 Ｎ4 等）を形成し、
該マスク材の一部を除去し、該基体の半導体結晶層を前
記拡散層に達するまでエッチングにより除去し、薄い拡
散層下に中空構造の溝部を形成し、更に、前記拡散層の
下部を酸化することにより、ＳＯＩ構造の基体を、容易
に、制御性良く、高品質で形成することができる。
て反対導電型の拡散層と該拡散層を形成し、更にその反
対面にマスク材（ＳｉＯ2 ，Ｓｉ3 Ｎ4 等）を形成し、
該マスク材の一部を除去し、該基体の半導体結晶層を前
記拡散層に達するまでエッチングにより除去し、薄い拡
散層下に中空構造の溝部を形成し、更に、前記拡散層の
下部を酸化することにより、ＳＯＩ構造の基体を、容易
に、制御性良く、高品質で形成することができる。
【００１８】また、前記拡散層の一部を酸化することに
より基体を透明化することが可能であり、透光性絶縁物
上のＳＯＩ構造を作製することができる。このため、本
発明の基体を使えば、液晶表示装置等のように透光部を
要する半導体装置の作製が容易になる。
より基体を透明化することが可能であり、透光性絶縁物
上のＳＯＩ構造を作製することができる。このため、本
発明の基体を使えば、液晶表示装置等のように透光部を
要する半導体装置の作製が容易になる。
【００１９】
【実施例】図１は、本発明の好適な実施形態であり、本
発明の基体形成工程のもっとも特徴的な構造を示す模式
図である。
発明の基体形成工程のもっとも特徴的な構造を示す模式
図である。
【００２０】同図において、１０１はシリコン基体、１
０２は拡散層、１０３はマスク材としての熱酸化膜であ
る。このように、本発明の半導体基体は、比較的厚いシ
リコン基体１０１に支えられた薄い拡散層１０２を中空
の溝部上に形成することができる。このため、図１には
示していないが、溝部の拡散層１０２下に絶縁層を形成
することにより、容易にＳＯＩ構造の半導体基体を得る
ことができる。
０２は拡散層、１０３はマスク材としての熱酸化膜であ
る。このように、本発明の半導体基体は、比較的厚いシ
リコン基体１０１に支えられた薄い拡散層１０２を中空
の溝部上に形成することができる。このため、図１には
示していないが、溝部の拡散層１０２下に絶縁層を形成
することにより、容易にＳＯＩ構造の半導体基体を得る
ことができる。
【００２１】以下、本発明による半導体基体の形成方法
の一実施例を図２を用いて説明する。
の一実施例を図２を用いて説明する。
【００２２】［実施例１］まず、比抵抗２０〜３０Ω・
ｃｍ程度のＰ形のシリコン単結晶基体２０１を準備す
る。この基体に、５００Å程度の酸化を施す（図２
（ａ））。
ｃｍ程度のＰ形のシリコン単結晶基体２０１を準備す
る。この基体に、５００Å程度の酸化を施す（図２
（ａ））。
【００２３】次に、Ｐ+ （リン）を１×１０11〜１０14
ｃｍ-2／６０〜１００ｋｅＶの条件でイオン注入する。
その後、Ｎ2 雰囲気で１０００℃１時間の熱処理を施こ
すことにより、ｎ形の拡散層２０３が形成される。拡散
層の深さは、５０００Å程度になる（図２（ｂ））。
ｃｍ-2／６０〜１００ｋｅＶの条件でイオン注入する。
その後、Ｎ2 雰囲気で１０００℃１時間の熱処理を施こ
すことにより、ｎ形の拡散層２０３が形成される。拡散
層の深さは、５０００Å程度になる（図２（ｂ））。
【００２４】次に、マスク材としてＳｉ3 Ｎ4 膜２０４
を形成する。Ｓｉのエッチング条件にもよるが、例え
ば、ＫＯＨ（８０℃）を用いるならば、Ｓｉ １２００
０Å／ｍｉｎ Ｓｉ3 Ｎ4 膜０．５Å／ｍｉｎであるか
ら、〜２００Å程度Ｓｉ3 Ｎ4膜を形成すれば、５″φ
６２５μｍのＳｉウエハは十分にエッチングできる。
を形成する。Ｓｉのエッチング条件にもよるが、例え
ば、ＫＯＨ（８０℃）を用いるならば、Ｓｉ １２００
０Å／ｍｉｎ Ｓｉ3 Ｎ4 膜０．５Å／ｍｉｎであるか
ら、〜２００Å程度Ｓｉ3 Ｎ4膜を形成すれば、５″φ
６２５μｍのＳｉウエハは十分にエッチングできる。
【００２５】次に、レジストマスクを施し、所望の場所
のＳｉ3 Ｎ4 膜２０４及びＳｉＯ2膜２０３をエッチン
グする。
のＳｉ3 Ｎ4 膜２０４及びＳｉＯ2膜２０３をエッチン
グする。
【００２６】更に、これを電界エッチングする。電界エ
ッチングの概念図を図３に示す。
ッチングの概念図を図３に示す。
【００２７】まず、基体２０１を金属電極３０４に接触
させ、正の電圧３０２を印加する。対向電極３０５は、
白金板を使用し、負の電圧３０３を印加する。エッチン
グ液３０１は、エチレンジアミン−ピロカテコール−水
混合液で、組成比は、エチレンジアミン（７．５リット
ル）−ピロカテコール（１．２ｋｇ）−水（２．４リッ
トル）である。また温度は１１０℃に設定し、十分撹拌
を行っている。
させ、正の電圧３０２を印加する。対向電極３０５は、
白金板を使用し、負の電圧３０３を印加する。エッチン
グ液３０１は、エチレンジアミン−ピロカテコール−水
混合液で、組成比は、エチレンジアミン（７．５リット
ル）−ピロカテコール（１．２ｋｇ）−水（２．４リッ
トル）である。また温度は１１０℃に設定し、十分撹拌
を行っている。
【００２８】この電界エッチングは、Ｔ．Ｎ．ＪＡＣＫ
ＳＯＮらによって開発されたもので、ＩＥＥＥ Ｄｅｖ
ｉｃｅ Ｌｅｔｔｅｒｓ ｖｏｌ ＥＤＬ−２ Ｎｏ．
２（１９８１年／ｐ４４）に詳細が記載されている。エ
ッチング液は、上述の液の他に、ＫＯＨ，ＴＭＡＨ等を
用いても同様に行うことができる。
ＳＯＮらによって開発されたもので、ＩＥＥＥ Ｄｅｖ
ｉｃｅ Ｌｅｔｔｅｒｓ ｖｏｌ ＥＤＬ−２ Ｎｏ．
２（１９８１年／ｐ４４）に詳細が記載されている。エ
ッチング液は、上述の液の他に、ＫＯＨ，ＴＭＡＨ等を
用いても同様に行うことができる。
【００２９】この電界エッチングにより、基体２０１
は、拡散層２０３との間に大きな選択比を持ち、事実
上、拡散層２０３の接合面でエッチングは止まることに
なる。エッチングレートはＰ領域で１５０００Å／ｍｉ
ｎ，ｎ領域で５Å／ｍｉｎなので、選択比は、約３００
０になる。
は、拡散層２０３との間に大きな選択比を持ち、事実
上、拡散層２０３の接合面でエッチングは止まることに
なる。エッチングレートはＰ領域で１５０００Å／ｍｉ
ｎ，ｎ領域で５Å／ｍｉｎなので、選択比は、約３００
０になる。
【００３０】最終的に、電界エッチングによって、所望
の場所のみ、ｎ型の拡散層（薄膜）２０３が残る（図２
（Ｃ））。
の場所のみ、ｎ型の拡散層（薄膜）２０３が残る（図２
（Ｃ））。
【００３１】なお、電界エッチングの極性を逆にすれ
ば、Ｐ型の拡散層を残すことも可能である。
ば、Ｐ型の拡散層を残すことも可能である。
【００３２】この後、この薄膜拡散層２０３を酸化する
ことにより、この薄膜は、ＳＯＩ基体２０６となる（図
２（ｄ））。
ことにより、この薄膜は、ＳＯＩ基体２０６となる（図
２（ｄ））。
【００３３】〔実施例２〕実施例１では、ＳＯＩ基体の
形成方法について説明したが、本実施例２では、更に、
この基体を可視光領域に対し透光化する手法について説
明する。
形成方法について説明したが、本実施例２では、更に、
この基体を可視光領域に対し透光化する手法について説
明する。
【００３４】図４は、本発明の好適な実施形態を示す模
式的断面図である。
式的断面図である。
【００３５】同図において、４０１はシリコン基体、４
０２は拡散層、４０３はシリコンエッチング時のマスク
材、４０４は熱酸化膜、４０５は薄膜補強のための絶縁
膜である。
０２は拡散層、４０３はシリコンエッチング時のマスク
材、４０４は熱酸化膜、４０５は薄膜補強のための絶縁
膜である。
【００３６】本実施例の形成方法としては、図２の
（ｃ）に説明した工程までは実施例１と同様である。以
下、本実施例の特徴となる工程について、図４を参照し
ながら、特に透明絶縁膜４０５の形成工程について詳し
く説明する。
（ｃ）に説明した工程までは実施例１と同様である。以
下、本実施例の特徴となる工程について、図４を参照し
ながら、特に透明絶縁膜４０５の形成工程について詳し
く説明する。
【００３７】耐酸化性膜を４０２の上に形成する。透光
化する部分の膜をパターニングにより除去する。続いて
５００℃以上の高温でこれを酸化することにより、半導
体基板の一部が酸化され、光透過性の絶縁膜４０４、４
０５が形成される。
化する部分の膜をパターニングにより除去する。続いて
５００℃以上の高温でこれを酸化することにより、半導
体基板の一部が酸化され、光透過性の絶縁膜４０４、４
０５が形成される。
【００３８】このような構成をとることにより、酸化処
理を施さない４０６の拡散層領域にはＳＯＩデバイスを
形成することが可能となり、４０７の拡散層領域には通
常のデバイスを形成することが可能となる。
理を施さない４０６の拡散層領域にはＳＯＩデバイスを
形成することが可能となり、４０７の拡散層領域には通
常のデバイスを形成することが可能となる。
【００３９】また、前述したように、４０５の透光性絶
縁膜上に半導体層４０６が積層されたＳＯＩ構造を得る
ことができる。このため、液晶表示装置等の透光部を必
要とする光半導体装置の構成に有利な構造が容易にでき
る。
縁膜上に半導体層４０６が積層されたＳＯＩ構造を得る
ことができる。このため、液晶表示装置等の透光部を必
要とする光半導体装置の構成に有利な構造が容易にでき
る。
【００４０】これは、例えば液晶表示装置に適用した場
合、４０６の領域に画素切り替えスイッチ用のＭＯＳ
Ｔｒ．を形成し、４０７の領域にシフトレジスタ等の周
辺駆動回路を形成することにより、高速駆動が可能な装
置が容易に得られる。
合、４０６の領域に画素切り替えスイッチ用のＭＯＳ
Ｔｒ．を形成し、４０７の領域にシフトレジスタ等の周
辺駆動回路を形成することにより、高速駆動が可能な装
置が容易に得られる。
【００４１】なお、この電界エッチングを施こした溝部
に、シリコンゴム、エポキシ樹脂、ＳｉＮx ，ＳｉＯx
等を堆積することにより４０６の領域の膜強度を向上さ
せることができる。
に、シリコンゴム、エポキシ樹脂、ＳｉＮx ，ＳｉＯx
等を堆積することにより４０６の領域の膜強度を向上さ
せることができる。
【００４２】
【発明の効果】以上詳述したように、本発明によれば、
ＳＯＩ構造の半導体基体の形成方法において、制御性、
生産性、品質、設計の自由度を、従来より向上させた形
成方法を実現できるという効果が得られる。
ＳＯＩ構造の半導体基体の形成方法において、制御性、
生産性、品質、設計の自由度を、従来より向上させた形
成方法を実現できるという効果が得られる。
【００４３】また本発明の方法により形成された基体を
用いた半導体装置により、高性能、高機能なデバイスを
提供することができる。
用いた半導体装置により、高性能、高機能なデバイスを
提供することができる。
【００４４】特に本発明によれば、絶縁膜上に、通常用
いられている単結晶基板が存在することにより、結晶性
等においては、何ら問題が生じない。
いられている単結晶基板が存在することにより、結晶性
等においては、何ら問題が生じない。
【００４５】更には、同一基板上に、ＳＯＩデバイス
と、通常のデバイスを形成することが可能となり、高速
デバイスをＳＯＩ基板上に形成し、高耐圧デバイスを通
常バルク（Ｂｕｌｋ）基板上に形成するということも可
能となり、高性能、高機能なデバイスを容易に形成する
ことができる。
と、通常のデバイスを形成することが可能となり、高速
デバイスをＳＯＩ基板上に形成し、高耐圧デバイスを通
常バルク（Ｂｕｌｋ）基板上に形成するということも可
能となり、高性能、高機能なデバイスを容易に形成する
ことができる。
【００４６】また、透光性絶縁物上に構成されたＳＯＩ
構造の半導体基体も容易に得ることができるため、液晶
表示装置等の光半導体装置の作製が容易になるという効
果が得られる。
構造の半導体基体も容易に得ることができるため、液晶
表示装置等の光半導体装置の作製が容易になるという効
果が得られる。
【図面の簡単な説明】
【図１】本発明の好適な実施形態を示す半導体基体の模
式的断面図
式的断面図
【図２】本発明の実施例の形成方法を説明するための模
式的工程断面図
式的工程断面図
【図３】本発明の実施例の電界エッチングの概念図
【図４】本発明の形成方法を用いて形成した、ＳＯＩ領
域とバルク（Ｂｕｌｋ）領域を兼備した基体の模式的断
面図
域とバルク（Ｂｕｌｋ）領域を兼備した基体の模式的断
面図
１０１ シリコン基体 １０２ 拡散層 １０３ マスク材 ２０１ Ｐ形シリコン単結晶基体 ２０２ 酸化膜 ２０３ Ｎ形拡散層 ２０４ マスク材（Ｓｉ3 Ｎ4 ） ２０５ 酸化膜 ３０４ 金属電極 ３０５ 対向電極 ４０１ シリコン基体 ４０２ 拡散層 ４０３ マスク材 ４０４ 熱酸化膜 ４０５ 透光性絶縁膜 ４０６ ＳＯＩデバイス用の領域 ４０７ 通常デバイス用の領域
Claims (5)
- 【請求項１】 一方の導電型の半導体基体の一方の面
に、該基体の反対導電型の拡散層を形成する工程と、 前記基体の他方の面の一部にマスク材を形成する工程
と、 前記工程の後、前記基体を有機アルカリ溶液中の電解エ
ッチングにより、前記マスク材に覆われていない部分の
前記半導体基体を、前記拡散層に達するまでエッチング
除去し、該拡散層下を中空の溝部とする工程と、 前記工程の後、少なくとも前記溝部の前記拡散層下部に
絶縁層を形成する工程と、を有することを特徴とする半
導体基体の形成方法。 - 【請求項２】 前記拡散層下部の絶縁層として、該拡散
層の一部を透光性絶縁膜とすることを特徴とする請求項
１に記載の半導体基体の形成方法。 - 【請求項３】 前記拡散層下部の絶縁層として、透光性
絶縁膜を堆積することを特徴とする請求項１に記載の半
導体基体の形成方法。 - 【請求項４】 請求項１又は２又は３に記載の半導体基
体の形成方法により形成された半導体基体を用いた半導
体装置において、 前記溝部上の拡散層に形成された半導体素子と、前記溝
部以外の半導体層に形成された半導体素子とを同一の前
記半導体基体上に有することを特徴とする半導体装置。 - 【請求項５】 請求項２又は３に記載の半導体基体の形
成方法により形成された基体を用いて構成された液晶表
示装置を有することを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35774692A JPH06196675A (ja) | 1992-12-25 | 1992-12-25 | 半導体基体の形成方法及び該基体を用いた半導体装置 |
| EP93310476A EP0604231B8 (en) | 1992-12-25 | 1993-12-23 | Semiconductor device applicable for liquid crystal display device, and process for its fabrication |
| DE69329545T DE69329545T2 (de) | 1992-12-25 | 1993-12-23 | Halbleitervorrichtung für Flüssigkristall-Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
| US08/851,269 US6128052A (en) | 1992-12-25 | 1997-05-05 | Semiconductor device applicable for liquid crystal display device, and process for its fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35774692A JPH06196675A (ja) | 1992-12-25 | 1992-12-25 | 半導体基体の形成方法及び該基体を用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196675A true JPH06196675A (ja) | 1994-07-15 |
Family
ID=18455714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35774692A Pending JPH06196675A (ja) | 1992-12-25 | 1992-12-25 | 半導体基体の形成方法及び該基体を用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196675A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614068B1 (en) | 1998-10-28 | 2003-09-02 | Hyundai Electronics Industries Co., Ltd. | SOI device with reversed stacked capacitor cell and body contact structure and method for fabricating the same |
| JP2010177378A (ja) * | 2009-01-28 | 2010-08-12 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| JP2021005598A (ja) * | 2019-06-25 | 2021-01-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-12-25 JP JP35774692A patent/JPH06196675A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614068B1 (en) | 1998-10-28 | 2003-09-02 | Hyundai Electronics Industries Co., Ltd. | SOI device with reversed stacked capacitor cell and body contact structure and method for fabricating the same |
| JP2010177378A (ja) * | 2009-01-28 | 2010-08-12 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| JP2021005598A (ja) * | 2019-06-25 | 2021-01-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| JP3191972B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| US5750000A (en) | Semiconductor member, and process for preparing same and semiconductor device formed by use of same | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| US5374581A (en) | Method for preparing semiconductor member | |
| JPH0521338A (ja) | 半導体部材及び半導体部材の製造方法 | |
| JPH05275663A (ja) | 半導体素子基体及びその作製方法 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPH05217821A (ja) | 半導体基板の作製方法 | |
| JP3253099B2 (ja) | 半導体基板の作製方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JPH06196675A (ja) | 半導体基体の形成方法及び該基体を用いた半導体装置 | |
| JP3128077B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JP3088032B2 (ja) | 半導体装置 | |
| JP3098810B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JPH06151789A (ja) | 半導体基体の形成方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3088033B2 (ja) | 半導体装置 | |
| JPH05218316A (ja) | 半導体装置及びその製造方法 | |
| JP3112103B2 (ja) | 半導体装置 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3128076B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 |