JPH06196858A - プリント回路板の製造方法 - Google Patents

プリント回路板の製造方法

Info

Publication number
JPH06196858A
JPH06196858A JP34610792A JP34610792A JPH06196858A JP H06196858 A JPH06196858 A JP H06196858A JP 34610792 A JP34610792 A JP 34610792A JP 34610792 A JP34610792 A JP 34610792A JP H06196858 A JPH06196858 A JP H06196858A
Authority
JP
Japan
Prior art keywords
copper
hole
plating
double
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34610792A
Other languages
English (en)
Inventor
Mineo Kobayashi
峰男 小林
Kazuhiro Hiramitsu
一博 平光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEIKOO KK
Original Assignee
MEIKOO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEIKOO KK filed Critical MEIKOO KK
Priority to JP34610792A priority Critical patent/JPH06196858A/ja
Publication of JPH06196858A publication Critical patent/JPH06196858A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 ファインパターン化が可能で、銅資源を節約
でき、安価に製造できるプリント回路板の製造方法を提
供する。 【構成】 両面銅張積層板1の所定個所にスルーホール
4を穿設し、前記両面銅張積層板の全表面に無電解めっ
きで化学銅5を析出させ、前記スルーホール4にマスク
材を充填したのち、前記両面銅張積層板の両面に研磨処
理を施し、前記研磨処理後の両面銅張積層板の表面のう
ち、導体回路部,スルーホールランド部および端子部を
形成すべき個所8a,8b,8cにレジストマスクをパ
ターニングし、エッチング処理を施して表面に露出して
いる銅層部分をエッチング除去し、前記レジストマスク
および前記マスク材を除去し、露出したスルーホールラ
ンド部および端子部を除いた個所を被覆してソルダーレ
ジスト10をパターニングし、最後に、スルーホールラ
ンド部8bおよび端子部8cに、無電解めっきまたは電
解めっきにより、銅めっき層6’,ニッケルめっき層1
1,および金めっき層12を順次形成するプリント回路
板の製造方法

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプリント回路板の製造方
法に関し、更に詳しくは、回路網のファインパターン化
が可能で、かつ、省資源にも利するプリント回路板の製
造方法に関する。
【0002】
【従来の技術】プリント回路板の製造方法の1つにサブ
トラクティブ法があるが、以下に、その変法の1つを、
両面実装用のプリント回路板の場合につき、図面に則し
て説明する。まず、図1で示したように、例えばガラス
繊維−エポキシ樹脂積層板のような絶縁基材2の両面
に、通常、厚み18μmの銅箔3,3が積層されている
両面銅張積層板1が用意される。
【0003】ついで、この両面銅張積層板1の表裏を貫
いて、例えば直径0.3〜6mm程度のスルーホール4,4
が穿設され(図2)、その後、全体に公知の無電解銅め
っきが行なわれる。その結果、銅箔3,3の表面および
スルーホール4,4の壁面には化学銅が析出して化学銅
層5が形成され、そのことにより、スルーホール4の壁
面にも導電性が付与される(図3)。その後、全体に電
解めっき法を施すことにより、上記化学銅層5の全表面
を被覆して厚み10〜25μmの銅めっき層6が形成さ
れる(図4)。
【0004】ついで、スルーホール4の中に、例えば穴
埋めインクのようなマスク材7を充填してスルーホール
の穴埋めを行なったのち、両面を研磨して、マスク材7
の表面7aと銅めっき層6の表面6aが同一平面を構成
するように処置する(図5)。その後、導体回路を形成
すべき個所8a,スルーホールランド部を形成すべき個
所8b,および回路板の端子部8cを形成すべき個所
に、例えば、熱硬化型インクのようなレジストマスク9
をパターニングする(図6)。
【0005】ついで、全体を銅エッチャントに浸漬し、
個所8a,個所8b,個所8c以外の銅層部分をエッチ
ング除去することにより絶縁基材2の表面2aを露出さ
せる(図7)。その後、レジストマスク9を除去し、更
に続けてスルーホール内に充填されているマスク材7を
除去する。その結果、両面銅張積層板1には、いずれも
銅層の3層の積層構造である導体回路部8a,スルーホ
ールランド部8b,端子部8cがそれぞれ形成される
(図8)。
【0006】ついで、スルーホールランド部8b,端子
部8cを除いた個所にソルダーレジスト10をパターニ
ングして、導体回路部8aと絶縁基材2の表面2aを埋
設する(図9)。最後に、全体に電解めっきを施すこと
により、スルーホールランド部8bと端子部8cにおい
て露出している銅めっき層6の表面に、ニッケルめっき
層11,金めっき層12を順次形成する(図10)。
【0007】
【発明が解決しようとする課題】ところで、上記した製
造方法には次のような問題がある。まず、第1の問題は
回路網のファインパターン化が困難なことである。すな
わち、図4で示したように、化学銅層5の全表面に電解
めっき法で銅めっき層6を形成したときに、両面銅張積
層板1は大面積であるため、両面銅張積層板1の面内に
おける銅めっき層6の厚みのばらつきがおおきくなり、
そのため、図7で示したようなエッチング処理を施した
ときに、銅層部分では、過度にエッチング除去されたり
またはエッチング不足で残留したりすることが起こり、
回路設計時に決めたパターンの形成に難点が生ずるから
である。
【0008】第2の問題は、銅資源が無駄に使用されて
いるという問題である。すなわち、図4で示したよう
に、化学銅層5の全面には電解めっき法によって一旦銅
めっき層6が形成されるが、次に、図7で示したような
エッチング処理時には、上記銅めっき層6のうち、導体
回路部8a,スルーホールランド部8b,端子部8cに
相当する部分以外をエッチング除去してしまうので、そ
の部分のめっき銅は、結果として無駄になってしまう。
【0009】第3の問題は、全体の工程の流れにおける
効率が悪いということである。すなわち、図1〜図10
で示した工程においては、図4で示した銅めっき層6の
形成以後、つぎには、穴埋,研磨,レジストマスクのパ
ターニング,エッチング処理,レジストマスクとマスク
体の除去,そしてソルダーレジストの形成を経たのち、
再び、電解めっきのラインにのせている。このことは、
電解めっき工程が分断されていることであり、無電解銅
めっき工程後の処理を考慮すると、ラインの稼働効率を
悪くする要因になっている。
【0010】本発明は、図1〜図10で示した従来の製
造方法における上記した問題を解決し、回路網のファイ
ンパターン化を可能とし、銅の省資源も実現でき、かつ
生産ラインの高効率稼働を可能にするプリント回路板の
製造方法の提供を目的とする。
【0011】
【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、両面銅張積層板の所定個所
にスルーホールを穿設する工程(以下、第1工程とい
う);前記両面銅張積層板の全表面に無電解めっきで化
学銅を析出させる工程(以下、第2工程という);前記
スルーホールにマスク材を充填したのち、前記両面銅張
積層板の両面に研磨処理を施す工程(以下、第3工程と
いう);前記研磨処理後の両面銅張積層板の表面のう
ち、導体回路部,スルーホールランド部および端子部を
形成すべき個所にレジストマスクをパターニングする工
程(以下、第4工程という);エッチング処理を施して
表面に露出している銅層部分をエッチング除去する工程
(以下、第5工程という);前記レジストマスクおよび
前記マスク材を除去する工程(以下、第6工程とい
う);露出したスルーホールランド部および端子部を除
いた個所を被覆してソルダーレジストをパターニングす
る工程(以下、第7工程という);ならびに、スルーホ
ールランド部および端子部に、無電解めっきまたは電解
めっきにより、銅めっき,ニッケルめっき,および金め
っきを順次施す工程(以下、第8工程という);を備え
ていることを特徴とするプリント回路板の製造方法が提
供される。
【0012】以下に、図面に基づいて本発明における各
工程を説明する。まず、第1工程においては、図11で
示したように、両面銅張積層板11が用意され、この積
層板1の所定個所にスルーホール4が穿設される(図1
2)。用いる両面銅張積層板11としては、銅箔3,3
の厚みが35μmであるものが好ましい。
【0013】第2工程では、第1工程で得られたスルー
ホール付きの両面銅張積層板に公知の無電解銅めっきが
施され、図13で示したように、銅箔3,3の表面およ
びスルーホール4の壁面に化学銅を析出させ、化学銅層
5を形成する。この化学銅層5は、電解めっきで形成さ
れるめっき銅層と異なり、その厚みは薄いが、しかし厚
みのばらつきは極めて小さい。すなわち、この化学銅層
5の厚みは、両面銅張積層板のいずれの場所においても
ほとんど同じである。
【0014】第3工程においては、図14で示したよう
に、スルーホール4に従来と同じようなマスク材7が充
填されてスルーホール4の穴埋めが行なわれたのち、マ
スク材7の表面7aと化学銅層5の表面5aが同一平面
を構成するように積層板1の表面を研磨する。第4工程
においては、第3工程で形成された平滑な両面のうち、
導体回路部を形成すべき個所8a,スルーホールランド
部を形成すべき個所8b,端子部を形成すべき個所8c
のそれぞれに、レジストマスク9をパターニングする
(図15)。
【0015】第5工程では、第4工程で得られた積層板
を銅エッチャントに浸漬し、レジストマスク9がパター
ニングされている個所以外の個所で露出している銅層部
分3,5をエッチング除去する。その結果、図16で示
したように、絶縁基材2の表面2aが露出し、また、そ
れぞれ、上面にレジストマスク9が添着した状態で、導
体回路部8a,スルーホールランド部8b,端子部8c
が形成される。
【0016】この第5工程においては、銅箔3,3の厚
みのばらつきは所定の規格内にあり、また、銅箔3,3
の表面に形成されている化学銅層5の厚みは、前記した
ように、薄くかつ厚みのばらつきがほとんどないので、
エッチング処理は、従来のようにエッチングの過不足を
引き起こすことなく、回路設計時の設計基準を実現する
ことができる。すなわち、導体回路部8a,スルーホー
ルランド部8b,端子部8cの寸法精度を高めることが
でき、これらのファイン化が可能になる。
【0017】第6工程では、導体回路部8a,スルーホ
ールランド部8b,端子部8cの各化学銅層の表面に添
着しているレジストマスク9をエッチング除去し、更に
続けて、スルーホール内に充填されていたマスク材7を
エッチング除去する。その結果、図17で示したよう
に、絶縁基材2の両面には、導体回路部8a,スルーホ
ールランド部8b,端子部8cがそれぞれ、所定のパタ
ーンで露出する。
【0018】ついで第7工程においては、スルーホール
ランド部8b,端子部8cを除いた他の個所、すなわ
ち、導体回路部8aと絶縁基材2の露出表面2aを被覆
してソルダーレジスト10をパターニングする。その結
果、図18で示したように、スルーホールランド部8
b,端子部8c,および、スルーホール4の内壁のみが
化学銅層5で被覆されている回路板が得られる。
【0019】そして最後に、第8工程として、図18で
示した回路板に、銅,ニッケル,金を用いた無電解めっ
きまたは電解めっきが上記した順序で施される。通常、
電解めっきであることが好ましい。その結果、スルーホ
ールランド部の化学銅層5の上、および端子部の化学銅
層5の上には、所定厚みの銅めっき層6’,ニッケルめ
っき層11,金めっき層12がこの順序で形成され、目
的とするプリント回路板が得られる(図19)。
【0020】この第8工程において、銅めっき層6’
は、第7工程でソルダーレジスト10のパターニングに
よって形成された必要個所にのみ形成されるので、それ
に要する銅量は、図4で示した従来の銅めっき層6の形
成に要する銅量に比べて大幅に節約される。回路網の密
度にもよるが、概ね、1/10程度にまで銅資源を節約
することができる。
【0021】また、第8工程は、銅めっき,ニッケルめ
っき,金めっきをこの順序で進めているので、これらを
めっきラインとして連続化することができる。その結
果、全体の生産ラインにおける効率は向上し、製造コス
トを従来に比べて大幅に低減することができる。
【0022】
【実施例】ガラス繊維−エポキシ樹脂の絶縁基材2の両
面に厚み35μmの銅箔3,3が積層されている両面銅
張積層板1を用意し、両面を貫通する孔径0.8mmのスル
ーホール4,4を電気ドリルで穿設した(図11,図1
2)。ついで、所定の酸洗,前処理を施したのち、キャ
タリスト(商品名、HS−202B、日立化成(株)
製)に温度30±5℃で5〜10分間浸漬し、更にアク
セレータ(商品名、ADP−501、日立化成(株)
製)に温度25±5℃で5〜10分間浸漬する無電解銅
めっきを施し、厚みが0.2〜0.3μmの化学銅層5を形
成しスルーホールにおける絶縁基材2の壁面にも導電性
を付与した(図13)。
【0023】その後、スルーホール4,4にマスク材7
(商品名、SER−492YM、山栄化学社製)を充填
して穴埋めを行なったのち、を用いて表面研磨を行な
い、マスク材7の表面7aと化学銅層2の表面5aを同
一平面にした(図14)。ついで、導体回路部8a,ス
ルーホールランド層8b,端子部8cを形成すべき個所
を除いた化学銅層5の表面に、レジストマスク9(商品
名、MT−UV−5107T6、三井東圧化学(株)
製)を厚み15〜20μmでパターニングしたのち、濃
度135g/lの塩化第二銅水溶液をエッチャントにし
てエッチング処理を行ない、露出している化学銅層5、
その下の銅箔3をエッチング除去し、所定パターンの銅
体回路部8a,スルーホールランド8b,端子部8cを
形成した(図15,図16)。
【0024】その後、全体を3.0%苛性ソーダ溶液に浸
漬して、残留しているレジストマスク9をエッチング除
去した(図17)。ついで、導体回路部8a,絶縁基材
2の露出表面2aにのみソルダーレジスト(商品名、U
VR150GR−60、太陽インキ社製)を厚み15〜
17μmでパターニングした(図18)。
【0025】最後に、全体を電解めっきラインに移送し
て、電解銅めっき,電解ニッケルめっき,電解金めっき
をこの順序で行なった。電解銅めっきは、組成、Cu:
70〜95g/l,H2 SO4 :190±10g/l,
Cl- :30〜60mg/lのめっき浴を用い、浴温25
±5℃,電流密度2〜3A/dm2 で40分間行なった。
【0026】電解ニッケルめっきは、組成、硫酸ニッケ
ル:300〜350g/l,塩化ニッケル:45±15
g/l,ホウ酸:45±15g/lのめっき浴を用い、
浴温55±5℃,電流密度2〜3A/dm2 で6分間行な
った。更に電解金めっきは、組成、Auとして3.0〜4.
0g/l,pH3.8〜4.5,比重12〜15ポーメのめ
っき浴を用い、浴温40±2℃,電流密度0.35A/dm
2 で2分間行なった。
【0027】その結果、スルーホールランド部8b,端
子部8cにおいて露出している化学銅層5の上には、厚
み10〜25μmの銅めっき層6’,厚み2〜3μmの
ニッケルめっき層11,厚み0.05〜0.2μmの金めっ
き層12が形成された(図19)。なお、比較のため
に、同じ両面銅張積層板を用いて図1〜図10に示した
従来方法によって、プリント回路板を製造した。
【0028】そして、図4における銅めっき層6の形成
に要する銅量と、図19における銅めっき層6’の形成
に要する銅量を比較したところ、前者10に対し、後者
の場合は1であった。すなわち、本発明方法では、使用
する銅資源を大幅に節約することができた。
【0029】
【発明の効果】以上の説明で明らかなように、本発明方
法においては、図4で示した従来の方法における銅めっ
き層6に相当する銅めっき層6’は、スルーホールラン
ド部8bと端子部8cが所定のパターンとして形成され
たのち、その表面にのみ形成される。
【0030】したがって、めっきに要する銅量は、図4
の場合に比べて大幅に減少、銅資源の節約に資する。ま
た、従来の銅めっき層6はその厚みのばらつきが大きい
ため、導体回路部等をエッチングによって形成するとき
にエッチングの過不足が起こりやすく、ファインパター
ンの回路網の形成は困難であるが、本発明方法において
は、規格内ばらつきの銅箔と極めて薄くかつ厚みばらつ
きのない化学銅層に対してエッチング処理を施すことに
より回路パターンを形成するので、エッチングの過不足
は起こりにくく、その結果、回路網のファイン化が可能
になる。
【0031】更には、めっき工程を最後に集中して連続
化しているので、生産ラインとしては極めて高効率とな
る。以上のことから、本発明方法は、ファインパターン
のプリント回路板を高い生産性の下で、したがって安価
に製造する方法としてその工業的価値は極めて大であ
る。
【図面の簡単な説明】
【図1】両面銅張積層板を示す断面図である。
【図2】両面銅張積層板にスルーホールを穿設した状態
を示す断面図である。
【図3】両面銅張積層板の両面とスルーホール壁面に化
学銅層を形成した状態を示す断面図である。
【図4】図3の化学銅層の表面全体に銅めっき層を形成
した状態を示す断面図である。
【図5】図4のスルーホールにマスク材を充填して穴埋
めを行なった状態を示す断面図である。
【図6】導体回路部,スルーホールランド部,端子部に
相当する個所にレジストマスクをパターニングした状態
を示す断面図である。
【図7】露出銅層部分をエッチング除去した状態を示す
断面図である。
【図8】レジストマスクとマスク材を除去した状態を示
す断面図である。
【図9】スルーホールランド部と端子部以外の個所にソ
ルダーレジストをパターニングした状態を示す断面図で
ある。
【図10】スルーホールランド部と端子部にニッケルめ
っき層と金めっき層を順次形成した状態を示す断面図で
ある。
【図11】両面銅張積層板を示す断面図である。
【図12】両面銅張積層板にスルーホールを穿設した状
態を示す断面図である。
【図13】両面銅張積層板の両面とスルーホール壁面に
化学銅層を形成した状態を示す断面図である。
【図14】図13のスルーホールにマスク材を充填して
穴埋めを行なった状態を示す断面図である。
【図15】導体回路部,スルーホールランド部,端子部
に相当する個所にレジストマスクをパターニングした状
態を示す断面図である。
【図16】露出銅層部分をエッチング除去した状態を示
す断面図である。
【図17】レジストマスクとマスク材を除去した状態を
示す断面図である。
【図18】スルーホールランド部と端子部以外の個所に
ソルダーレジストをパターニングした状態を示す断面図
である。
【図19】スルーホールランド部と端子部に銅めっき
層,ニッケルめっき層と金めっき層を順次形成した状態
を示す断面図である。
【符号の説明】
1 両面銅張積層板 2 絶縁基材 2a 絶縁基材2の露出表面 3 銅箔 4 スルーホール 5 化学銅層 6 銅めっき層 6a 銅めっき層6の表面 6’ 銅めっき層 7 マスク材 7a マスク材7の表面 8a 導体回路部を形成すべき個所 8b スルーホールランド部を形成すべき個所 8c 端子部を形成すべき個所 9 レジストマスク 10 ソルダーレジスト 11 ニッケルめっき層 12 金めっき層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 両面銅張積層板の所定個所にスルーホー
    ルを穿設する工程;前記両面銅張積層板の全表面に無電
    解めっきで化学銅を析出させる工程;前記スルーホール
    にマスク材を充填したのち、前記両面銅張積層板の両面
    に研磨処理を施す工程;前記研磨処理後の両面銅張積層
    板の表面のうち、導体回路部,スルーホールランド部お
    よび端子部を形成すべき個所にレジストマスクをパター
    ニングする工程;エッチング処理を施して表面に露出し
    ている銅層部分をエッチング除去する工程;前記レジス
    トマスクおよび前記マスク材を除去する工程;露出した
    スルーホールランド部および端子部を除いた個所を被覆
    してソルダーレジストをパターニングする工程;ならび
    に、スルーホールランド部および端子部に、無電解めっ
    きまたは電解めっきにより、銅めっき,ニッケルめっ
    き,および金めっきを順次施す工程;を備えていること
    を特徴とするプリント回路板の製造方法。
JP34610792A 1992-12-25 1992-12-25 プリント回路板の製造方法 Pending JPH06196858A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34610792A JPH06196858A (ja) 1992-12-25 1992-12-25 プリント回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34610792A JPH06196858A (ja) 1992-12-25 1992-12-25 プリント回路板の製造方法

Publications (1)

Publication Number Publication Date
JPH06196858A true JPH06196858A (ja) 1994-07-15

Family

ID=18381188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34610792A Pending JPH06196858A (ja) 1992-12-25 1992-12-25 プリント回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH06196858A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103648240A (zh) * 2013-12-19 2014-03-19 博敏电子股份有限公司 一种对称型刚挠结合板的制备方法
CN103997853A (zh) * 2014-05-26 2014-08-20 蔡新民 一种超长铝基电路板的制作方法
CN110996535A (zh) * 2019-11-25 2020-04-10 景旺电子科技(龙川)有限公司 一种利用加成法制作线路层阶梯铜厚铜基线路板的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103648240A (zh) * 2013-12-19 2014-03-19 博敏电子股份有限公司 一种对称型刚挠结合板的制备方法
CN103997853A (zh) * 2014-05-26 2014-08-20 蔡新民 一种超长铝基电路板的制作方法
CN110996535A (zh) * 2019-11-25 2020-04-10 景旺电子科技(龙川)有限公司 一种利用加成法制作线路层阶梯铜厚铜基线路板的方法

Similar Documents

Publication Publication Date Title
KR100778990B1 (ko) 양면 배선 기판 제조 방법, 양면 배선 기판 및 그 기재
JP2007523263A (ja) アルミニウムへの電気メッキ方法
JPH0335394B2 (ja)
KR20010092658A (ko) 배선기판의 전해 도금 방법 및 배선기판의 전해 도금 장치
JPH06318783A (ja) 多層回路基板の製造方法
JP4137279B2 (ja) プリント配線板及びその製造方法
JPH06196858A (ja) プリント回路板の製造方法
JPH05251852A (ja) 配線基板およびその製造方法
GB2080630A (en) Printed circuit panels
JPH06260757A (ja) プリント回路板の製造方法
JPS5922393A (ja) プリント配線板およびその製造方法
JP3475962B2 (ja) プリント回路板の製造方法
JPH08148810A (ja) プリント配線板の製造法
JPH06260759A (ja) プリント回路板の製造方法
JP2005333050A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2004319994A (ja) プリント配線板の製造方法
JPS63280496A (ja) 多層回路板の製造方法
JPH06260758A (ja) プリント回路板の製造方法
JPH10233563A (ja) プリント配線基板及びその製造方法
JP3984092B2 (ja) 多層プリント配線板とその製造方法
JP3130707B2 (ja) プリント基板およびその製造方法
JP4051923B2 (ja) ビルドアップ多層プリント配線板の製造方法
JPS62599B2 (ja)
JP2002171066A (ja) 多層配線基板の製造方法
JP3817291B2 (ja) プリント配線板