JPH06197294A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH06197294A JPH06197294A JP43A JP34618892A JPH06197294A JP H06197294 A JPH06197294 A JP H06197294A JP 43 A JP43 A JP 43A JP 34618892 A JP34618892 A JP 34618892A JP H06197294 A JPH06197294 A JP H06197294A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- level
- voltage signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 レベルが交互に切替わる電圧信号に重畳され
た映像信号に対して、漂遊容量に起因する電圧オフセッ
トを軽減することのできるサンプルホールド回路を得
る。 【構成】 レベルが交互に切替わる電圧信号に重畳され
た映像信号を、電圧信号のレベルの変化に応じて第１及
び第２のコンデンサ（13，23）を用いてサンプリングと
ホールディングとを交互に行わせ、かつ、ホールディン
グ中の信号を、演算増幅器（３）を介して、出力すると
き、リセット回路（７，８，14，24）によって、電圧信
号のレベルが切替わる所定期間に、その直前の電圧信号
にレベルが近似した電圧を演算増幅器の入力端子に印加
する。
た映像信号に対して、漂遊容量に起因する電圧オフセッ
トを軽減することのできるサンプルホールド回路を得
る。 【構成】 レベルが交互に切替わる電圧信号に重畳され
た映像信号を、電圧信号のレベルの変化に応じて第１及
び第２のコンデンサ（13，23）を用いてサンプリングと
ホールディングとを交互に行わせ、かつ、ホールディン
グ中の信号を、演算増幅器（３）を介して、出力すると
き、リセット回路（７，８，14，24）によって、電圧信
号のレベルが切替わる所定期間に、その直前の電圧信号
にレベルが近似した電圧を演算増幅器の入力端子に印加
する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイを駆
動するのに好適なサンプルホールド回路に関する。
動するのに好適なサンプルホールド回路に関する。
【０００２】
【従来の技術】液晶ディスプレイを駆動するには、その
特性上、レベルが交互に切替わる電圧信号に映像信号を
重畳させた信号を用いると共に、各水平走査線の信号を
一斉に出力しなければならない。
特性上、レベルが交互に切替わる電圧信号に映像信号を
重畳させた信号を用いると共に、各水平走査線の信号を
一斉に出力しなければならない。
【０００３】図５はかかる映像信号を一斉に出力するた
めに、水平走査線上の各画素に対応して設けられる従来
のサンプルホールド回路を示している。同図において、
信号入力線１から送り込まれる映像信号のうち、レベル
の低い電圧信号に重畳された映像信号をラッチするスイ
ッチ11，12及びコンデンサ13と、レベルの高い電圧信号
に重畳された映像信号をラッチするスイッチ21，22及び
コンデンサ23とを備えている。ここで、スイッチ11及び
スイッチ12は直列に接続され、スイッチ21及びスイッチ
22も直列に接続されており、さらに、これらスイッチ直
列回路を並列に接続してスイッチ直並列回路が構成され
ており、その一端が入力点、他端が出力点となってい
る。また、スイッチ11及びスイッチ12の相互接続点にコ
ンデンサ13の一端が接続され、その他端が接地されてい
る。同様に、スイッチ21及びスイッチ22の相互接続点に
コンデンサ23の一端が接続され、その他端は接地されて
いる。
めに、水平走査線上の各画素に対応して設けられる従来
のサンプルホールド回路を示している。同図において、
信号入力線１から送り込まれる映像信号のうち、レベル
の低い電圧信号に重畳された映像信号をラッチするスイ
ッチ11，12及びコンデンサ13と、レベルの高い電圧信号
に重畳された映像信号をラッチするスイッチ21，22及び
コンデンサ23とを備えている。ここで、スイッチ11及び
スイッチ12は直列に接続され、スイッチ21及びスイッチ
22も直列に接続されており、さらに、これらスイッチ直
列回路を並列に接続してスイッチ直並列回路が構成され
ており、その一端が入力点、他端が出力点となってい
る。また、スイッチ11及びスイッチ12の相互接続点にコ
ンデンサ13の一端が接続され、その他端が接地されてい
る。同様に、スイッチ21及びスイッチ22の相互接続点に
コンデンサ23の一端が接続され、その他端は接地されて
いる。
【０００４】そして、スイッチ直並列回路の出力点に、
演算増幅器３の非反転入力端子(+)が接続されている。
この演算増幅器３の反転入力端子(-) はその出力端子に
接続されると共に、出力端子５に接続されている。ま
た、演算増幅器３の非反転入力端子はスイッチ24を介し
て高電位電源ＶDDに接続され、さらに、演算増幅器３の
出力端子にはコンデンサ４の一端が接続されており、こ
のコンデンサ４の他端は接地されている以下、このサン
プルホールド回路の動作を、図６を参照して説明する。
いま、信号入力線１には、１水平走査期間毎に電圧レベ
ルが交互に変化する電圧信号に重畳された映像信号が現
れる。信号入力線１の電圧信号レベルがＶH からＶL に
変化したり、あるいは、ＶL からＶH に変化する時点の
所定の期間（ブランキング期間）にスイッチ24が閉路状
態（以下、ONと略記する）にされる。これによって、演
算増幅器３の非反転入力端子の電圧レベルがリセットさ
れる。
演算増幅器３の非反転入力端子(+)が接続されている。
この演算増幅器３の反転入力端子(-) はその出力端子に
接続されると共に、出力端子５に接続されている。ま
た、演算増幅器３の非反転入力端子はスイッチ24を介し
て高電位電源ＶDDに接続され、さらに、演算増幅器３の
出力端子にはコンデンサ４の一端が接続されており、こ
のコンデンサ４の他端は接地されている以下、このサン
プルホールド回路の動作を、図６を参照して説明する。
いま、信号入力線１には、１水平走査期間毎に電圧レベ
ルが交互に変化する電圧信号に重畳された映像信号が現
れる。信号入力線１の電圧信号レベルがＶH からＶL に
変化したり、あるいは、ＶL からＶH に変化する時点の
所定の期間（ブランキング期間）にスイッチ24が閉路状
態（以下、ONと略記する）にされる。これによって、演
算増幅器３の非反転入力端子の電圧レベルがリセットさ
れる。
【０００５】そして、ブランキング期間を除き、信号入
力線１の電圧信号レベルがＶL である期間に、図示した
ように、スイッチ11，12，21が開路状態（以下、OFF と
略記する）にされ、スイッチ22のみがONにされる。この
とき、コンデンサ23に電荷が蓄えられておれば、その電
圧が演算増幅器３の非反転入力端子に印加され、そのま
ま出力端子５の出力信号ＶOUT となる。そして、信号入
力線１の電圧信号レベルがＶL である期間の所定の時
点、例えば、水平走査期間を120 に分割した所定の時点
にてスイッチ11を短時間だけONにすると、信号入力線１
の映像信号がコンデンサ13にラッチされる。
力線１の電圧信号レベルがＶL である期間に、図示した
ように、スイッチ11，12，21が開路状態（以下、OFF と
略記する）にされ、スイッチ22のみがONにされる。この
とき、コンデンサ23に電荷が蓄えられておれば、その電
圧が演算増幅器３の非反転入力端子に印加され、そのま
ま出力端子５の出力信号ＶOUT となる。そして、信号入
力線１の電圧信号レベルがＶL である期間の所定の時
点、例えば、水平走査期間を120 に分割した所定の時点
にてスイッチ11を短時間だけONにすると、信号入力線１
の映像信号がコンデンサ13にラッチされる。
【０００６】次に、信号入力線１の電圧信号レベルがＶ
L からＶH に変化するブランキング期間にスイッチ24を
ONにする。これによって、演算増幅器３の非反転入力端
子の電圧レベルがリセットされる。
L からＶH に変化するブランキング期間にスイッチ24を
ONにする。これによって、演算増幅器３の非反転入力端
子の電圧レベルがリセットされる。
【０００７】次に、信号入力線１の電圧信号レベルがＶ
H である期間にスイッチ11，21，22をOFF にし、スイッ
チ12のみをONにすると、コンデンサ13に蓄えられた電荷
に対応する電圧が演算増幅器３の非反転入力端子に印加
され、出力端子５から画像データとしての出力信号Ｖ
OUT が得られる。そして、信号入力線１の電圧信号レベ
ルがＶH である期間の所定の時点にてスイッチ21を短時
間だけONにすると、信号入力線１の映像信号がコンデン
サ23にラッチされる。
H である期間にスイッチ11，21，22をOFF にし、スイッ
チ12のみをONにすると、コンデンサ13に蓄えられた電荷
に対応する電圧が演算増幅器３の非反転入力端子に印加
され、出力端子５から画像データとしての出力信号Ｖ
OUT が得られる。そして、信号入力線１の電圧信号レベ
ルがＶH である期間の所定の時点にてスイッチ21を短時
間だけONにすると、信号入力線１の映像信号がコンデン
サ23にラッチされる。
【０００８】かくして、レベルが交互に切替わる電圧信
号に重畳された映像信号を、コンデンサ13及び23を用い
てサンプリングとホールディングとを交互に行わせ、か
つ、ホールドされた信号を、演算増幅器を介して、出力
することができる。また、サンプリングとホールディン
グとの状態移行時に、高電位電源ＶDDによって演算増幅
器３の非反転入力端子のレベルを初期状態にリセットす
ることができる。
号に重畳された映像信号を、コンデンサ13及び23を用い
てサンプリングとホールディングとを交互に行わせ、か
つ、ホールドされた信号を、演算増幅器を介して、出力
することができる。また、サンプリングとホールディン
グとの状態移行時に、高電位電源ＶDDによって演算増幅
器３の非反転入力端子のレベルを初期状態にリセットす
ることができる。
【０００９】
【発明が解決しようとする課題】上述した従来のサンプ
ルホールド回路は、ブランキング期間にスイッチ24をON
にし、高電位電源ＶDDを用いて演算増幅器３の非反転入
力端子に接続される配線２のレベルを初期状態にリセッ
トしている。しかし、配線２と接地点との間に存在する
漂遊容量６のために、信号入力線１の入力信号ＶINと出
力信号ＶOUT との間に発生する電位差、すなわちオフセ
ット電圧ΔＶが、ＶH の期間に比べてＶLの期間に大き
くなることが分かった。以下、このことを説明する。
ルホールド回路は、ブランキング期間にスイッチ24をON
にし、高電位電源ＶDDを用いて演算増幅器３の非反転入
力端子に接続される配線２のレベルを初期状態にリセッ
トしている。しかし、配線２と接地点との間に存在する
漂遊容量６のために、信号入力線１の入力信号ＶINと出
力信号ＶOUT との間に発生する電位差、すなわちオフセ
ット電圧ΔＶが、ＶH の期間に比べてＶLの期間に大き
くなることが分かった。以下、このことを説明する。
【００１０】いま、コンデンサ13の静電容量をＣ1 、配
線２の漂遊容量６の大きさがＣg であったとする。入力
信号ＶINをサンプリングしたことによって、コンデンサ
13にＣ1 ・ＶINの電荷が蓄積される。また、ブランキン
グ期間に電圧リセットをかけたことにより、漂遊容量６
にはＣg ・ＶDDの電荷が蓄積される。従って、スイッチ
12をONにしてコンデンサ13に蓄えられた電荷に対応する
電圧信号を出力する場合、入力信号ＶINと出力信号Ｖ
OUT との間には次式の関係がある。
線２の漂遊容量６の大きさがＣg であったとする。入力
信号ＶINをサンプリングしたことによって、コンデンサ
13にＣ1 ・ＶINの電荷が蓄積される。また、ブランキン
グ期間に電圧リセットをかけたことにより、漂遊容量６
にはＣg ・ＶDDの電荷が蓄積される。従って、スイッチ
12をONにしてコンデンサ13に蓄えられた電荷に対応する
電圧信号を出力する場合、入力信号ＶINと出力信号Ｖ
OUT との間には次式の関係がある。
【００１１】
【数１】 図７はこの関係を示した線図であり、横軸に入力信号Ｖ
INを、縦軸に出力信号ＶOUT をとったものである。本
来、これらの間に特性線Ｐで示す関係があれば、信号入
力線１の電圧信号レベルがＶL であっても、あるいは、
ＶH であってもオフセットの無い理想的な電圧特性を持
つサンプルホールド回路ということができる。しかる
に、上記(1) 式の関係を図７中に示すと特性線Ｑに示す
関係となる。この結果、図８に示したように、電圧信号
レベルが高電位電源ＶDDに近い電圧ＶH に対するオフセ
ット電圧ΔＶは小さいが、接地電位ＧＮＤに近い電圧Ｖ
L に対するオフセット電圧ΔＶは大きくなる。
INを、縦軸に出力信号ＶOUT をとったものである。本
来、これらの間に特性線Ｐで示す関係があれば、信号入
力線１の電圧信号レベルがＶL であっても、あるいは、
ＶH であってもオフセットの無い理想的な電圧特性を持
つサンプルホールド回路ということができる。しかる
に、上記(1) 式の関係を図７中に示すと特性線Ｑに示す
関係となる。この結果、図８に示したように、電圧信号
レベルが高電位電源ＶDDに近い電圧ＶH に対するオフセ
ット電圧ΔＶは小さいが、接地電位ＧＮＤに近い電圧Ｖ
L に対するオフセット電圧ΔＶは大きくなる。
【００１２】本発明は上記の問題点を解決するためにな
されたもので、レベルが交互に切替わる電圧信号に重畳
された映像信号に対して、漂遊容量に起因する電圧オフ
セットを軽減することのできるサンプルホールド回路を
得ることを目的とする。
されたもので、レベルが交互に切替わる電圧信号に重畳
された映像信号に対して、漂遊容量に起因する電圧オフ
セットを軽減することのできるサンプルホールド回路を
得ることを目的とする。
【００１３】
【課題を解決するための手段】本発明は、レベルが交互
に切替わる電圧信号に重畳された映像信号を、電圧信号
のレベルの変化に応じて第１及び第２のコンデンサを用
いてサンプリングとホールディングとを交互に行わせ、
かつ、ホールディング中の信号を、演算増幅器を介し
て、出力するサンプルホールド回路において、電圧信号
のレベルが切替わる所定期間に、その直前の電圧信号に
レベルが近似した電圧を演算増幅器の入力端子に印加す
るリセット回路を備えたものである。
に切替わる電圧信号に重畳された映像信号を、電圧信号
のレベルの変化に応じて第１及び第２のコンデンサを用
いてサンプリングとホールディングとを交互に行わせ、
かつ、ホールディング中の信号を、演算増幅器を介し
て、出力するサンプルホールド回路において、電圧信号
のレベルが切替わる所定期間に、その直前の電圧信号に
レベルが近似した電圧を演算増幅器の入力端子に印加す
るリセット回路を備えたものである。
【００１４】好ましくは、電圧信号にレベルが近似した
電圧として、直流電源電圧と接地電位とを用いる。
電圧として、直流電源電圧と接地電位とを用いる。
【００１５】
【作用】この発明においては、電圧信号のレベルが切替
わる所定期間に、その直前の電圧信号にレベルが近似し
た電圧を用いて電圧リセットをかけるので、漂遊容量に
起因する電圧オフセットを軽減することができる。
わる所定期間に、その直前の電圧信号にレベルが近似し
た電圧を用いて電圧リセットをかけるので、漂遊容量に
起因する電圧オフセットを軽減することができる。
【００１６】この場合、直流電源電圧と接地電位とを用
いることによって、回路構成を簡易化することができ
る。
いることによって、回路構成を簡易化することができ
る。
【００１７】
【実施例】以下、本発明を図面に示す実施例によって詳
細に説明する。図１はこの発明の一実施例の構成を示す
回路図であり、図中、図５と同一の要素には同一の符号
を付してその説明を省略する。ここでは、演算増幅器３
の非反転入力端子に接続された配線２に一端が接続さ
れ、他端が接地されたスイッチ14と、水平同期信号Ｈ
SYN を入力することにより、レベルが交互に変化する出
力信号を得てスイッチ14をON，OFF 制御するＴフリップ
フロップ７と、このＴフリップフロップ７の出力信号を
反転した信号を出力してスイッチ24をON，OFF 制御する
インバータ８とを新たに付加した構成になっている。な
お、図１中のＴフリップフロップ７、インバータ８、ス
イッチ14及びスイッチ24が本発明のリセット回路に対応
している。
細に説明する。図１はこの発明の一実施例の構成を示す
回路図であり、図中、図５と同一の要素には同一の符号
を付してその説明を省略する。ここでは、演算増幅器３
の非反転入力端子に接続された配線２に一端が接続さ
れ、他端が接地されたスイッチ14と、水平同期信号Ｈ
SYN を入力することにより、レベルが交互に変化する出
力信号を得てスイッチ14をON，OFF 制御するＴフリップ
フロップ７と、このＴフリップフロップ７の出力信号を
反転した信号を出力してスイッチ24をON，OFF 制御する
インバータ８とを新たに付加した構成になっている。な
お、図１中のＴフリップフロップ７、インバータ８、ス
イッチ14及びスイッチ24が本発明のリセット回路に対応
している。
【００１８】上記の如く構成された本実施例の動作につ
いて、特に、要素を新たに付加した部分を中心にして以
下に説明する。
いて、特に、要素を新たに付加した部分を中心にして以
下に説明する。
【００１９】いま、水平同期信号ＨSYN をＴフリップフ
ロップ７に加えたとき、その出力信号のレベルは「Ｈ」
と「Ｌ」とに交互に変化する。Ｔフリップフロップ７の
出力信号レベルが「Ｌ」から「Ｈ」に変化した直後の一
定期間、すなわち、ブランキング期間だけスイッチ14を
ONにする。また、Ｔフリップフロップ７の出力信号レベ
ルが「Ｈ」から「Ｌ」に変化した直後のブランキング期
間だけスイッチ24をONにする。
ロップ７に加えたとき、その出力信号のレベルは「Ｈ」
と「Ｌ」とに交互に変化する。Ｔフリップフロップ７の
出力信号レベルが「Ｌ」から「Ｈ」に変化した直後の一
定期間、すなわち、ブランキング期間だけスイッチ14を
ONにする。また、Ｔフリップフロップ７の出力信号レベ
ルが「Ｈ」から「Ｌ」に変化した直後のブランキング期
間だけスイッチ24をONにする。
【００２０】そこで先ず、映像信号をレベルの低い電圧
信号ＶL に重畳させた入力信号がサンプリングされて、
電荷がコンデンサ13に蓄えられたとする。この間、Ｔフ
リップフロップ７の出力は「Ｌ」であり、高電位電源Ｖ
DDによって配線２のレベルがリセットされた状態からコ
ンデンサ23に蓄えられた信号が出力される。
信号ＶL に重畳させた入力信号がサンプリングされて、
電荷がコンデンサ13に蓄えられたとする。この間、Ｔフ
リップフロップ７の出力は「Ｌ」であり、高電位電源Ｖ
DDによって配線２のレベルがリセットされた状態からコ
ンデンサ23に蓄えられた信号が出力される。
【００２１】次に、水平同期信号ＨSYN がＴフリップフ
ロップ７に加えられると、Ｔフリップフロップ７の出力
は「Ｌ」から「Ｈ」に変化し、ブランキング期間だけス
イッチ14がONになり、続いて、スイッチ12をONにするこ
とにより、接地電位ＧＮＤによって配線２のレベルがリ
セットされた状態からコンデンサ13に蓄えられた信号が
出力される。この間に、映像信号をレベルの高い電圧信
号ＶH に重畳させた入力信号がサンプリングされて、電
荷がコンデンサ23に蓄えられる。
ロップ７に加えられると、Ｔフリップフロップ７の出力
は「Ｌ」から「Ｈ」に変化し、ブランキング期間だけス
イッチ14がONになり、続いて、スイッチ12をONにするこ
とにより、接地電位ＧＮＤによって配線２のレベルがリ
セットされた状態からコンデンサ13に蓄えられた信号が
出力される。この間に、映像信号をレベルの高い電圧信
号ＶH に重畳させた入力信号がサンプリングされて、電
荷がコンデンサ23に蓄えられる。
【００２２】以下、水平同期信号ＨSYN が加えられる毎
に、上述した二つの動作が交互に繰返される。
に、上述した二つの動作が交互に繰返される。
【００２３】従来の装置は、ブランキング期間にスイッ
チ24をONにして、高電位電源ＶDDのみを用いて配線２の
電位をリセットしたため、実際には図７の特性線Ｑに従
った出力信号しか得られなかった。
チ24をONにして、高電位電源ＶDDのみを用いて配線２の
電位をリセットしたため、実際には図７の特性線Ｑに従
った出力信号しか得られなかった。
【００２４】本実施例においては、映像信号が低い電圧
信号ＶL に重畳された入力信号ＶINのサンプリング値を
出力するとき、接地電位ＧＮＤによって配線２のレベル
をリセットしたので、従来装置とは異なる動作をする。
信号ＶL に重畳された入力信号ＶINのサンプリング値を
出力するとき、接地電位ＧＮＤによって配線２のレベル
をリセットしたので、従来装置とは異なる動作をする。
【００２５】すなわち、この状態における入力信号ＶIN
と出力信号ＶOUT との間に次式の関係がある。
と出力信号ＶOUT との間に次式の関係がある。
【００２６】
【数２】 この(2) 式の関係を上記(1) 式との関係と合わせて表す
と図２のようになる。図２中、特性線Ｐは理想的な入出
力特性であり、特性線Ｑは高電位電源ＶDDによってリセ
ットした場合の入出力特性であり、特性線Ｒは、(2) 式
に示したように、接地電位ＧＮＤによってリセットした
場合の入出力特性である。
と図２のようになる。図２中、特性線Ｐは理想的な入出
力特性であり、特性線Ｑは高電位電源ＶDDによってリセ
ットした場合の入出力特性であり、特性線Ｒは、(2) 式
に示したように、接地電位ＧＮＤによってリセットした
場合の入出力特性である。
【００２７】この図２から明らかなように、特性線Ｑと
特性線Ｒとは全く平行である。よって、特性線Ｑに従っ
て高い電圧信号ＶH に重畳させた入力信号を出力する場
合の理想的な特性線Ｐに対するずれと、特性線Ｒに従っ
て低い電圧信号ＶL に重畳させた入力信号を出力する場
合の理想的な特性線Ｐに対するずれとは全く等しく、し
かも僅かである。
特性線Ｒとは全く平行である。よって、特性線Ｑに従っ
て高い電圧信号ＶH に重畳させた入力信号を出力する場
合の理想的な特性線Ｐに対するずれと、特性線Ｒに従っ
て低い電圧信号ＶL に重畳させた入力信号を出力する場
合の理想的な特性線Ｐに対するずれとは全く等しく、し
かも僅かである。
【００２８】本実施例は、この理想的な特性線Ｐに対し
てずれの少ない状態を呈するように、リセットレベルを
交互に変化させているので、１水平走査期間毎の入力信
号ＶINと出力信号ＶOUT の変化状態を示すと図３のよう
になり、映像信号が重畳される電圧信号がＶH である期
間のオフセット電圧ΔＶと、ＶL である期間のオフセッ
ト電圧ΔＶとのどちらをも低くすることができる。
てずれの少ない状態を呈するように、リセットレベルを
交互に変化させているので、１水平走査期間毎の入力信
号ＶINと出力信号ＶOUT の変化状態を示すと図３のよう
になり、映像信号が重畳される電圧信号がＶH である期
間のオフセット電圧ΔＶと、ＶL である期間のオフセッ
ト電圧ΔＶとのどちらをも低くすることができる。
【００２９】かくして、本実施例によれば、オセット電
圧ΔＶが、ＶH の期間に比べてＶLの期間に大きくなる
という従来装置の問題点を解決することができる。
圧ΔＶが、ＶH の期間に比べてＶLの期間に大きくなる
という従来装置の問題点を解決することができる。
【００３０】図４は本発明の他の実施例の構成を示す回
路図であり、映像信号を重畳させる電圧信号に近似し、
かつ同じように変化する電圧信号ＶR を容易に発生させ
得るものとして、ブランキング期間にスイッチ９をONに
して、その直前の電圧信号に近似した電圧信号ＶR でリ
セットするものである。
路図であり、映像信号を重畳させる電圧信号に近似し、
かつ同じように変化する電圧信号ＶR を容易に発生させ
得るものとして、ブランキング期間にスイッチ９をONに
して、その直前の電圧信号に近似した電圧信号ＶR でリ
セットするものである。
【００３１】この実施例によっても、上述したと同様
に、オセット電圧ΔＶが、ＶH の期間に比べてＶL の期
間に大きくなるという従来装置の問題点が解決される。
に、オセット電圧ΔＶが、ＶH の期間に比べてＶL の期
間に大きくなるという従来装置の問題点が解決される。
【００３２】
【発明の効果】以上の説明によって明らかなようにこの
発明によれば、レベルが交互に切替わる電圧信号に重畳
された映像信号に対して、漂遊容量に起因する電圧オフ
セットを軽減することができる。
発明によれば、レベルが交互に切替わる電圧信号に重畳
された映像信号に対して、漂遊容量に起因する電圧オフ
セットを軽減することができる。
【図１】本発明の一実施例の構成を示す回路図。
【図２】本発明の一実施例の動作を説明するために、入
力電圧と出力電圧との関係を示した線図。
力電圧と出力電圧との関係を示した線図。
【図３】本発明の動作を説明するためのタイムチャー
ト。
ト。
【図４】本発明の他の実施例の構成を示す回路図。
【図５】従来のサンプルホールド回路の構成を示す回路
図。
図。
【図６】従来のサンプルホールド回路の動作を説明する
ためのタイムチャート。
ためのタイムチャート。
【図７】従来のサンプルホールド回路の動作を説明する
ために、入力電圧と出力電圧との関係を示した線図。
ために、入力電圧と出力電圧との関係を示した線図。
【図８】従来のサンプルホールド回路の動作を説明する
ためのタイムチャート。
ためのタイムチャート。
１ 信号入力線 ２ 配線 ３ 演算増幅器 ５ 出力端子 ７ Ｔフリップフロップ ８ インバータ ９，１１，１２，１４，２１，２２，２４ スイッチ ４，１３，２３ コンデンサ
Claims (3)
- 【請求項１】レベルが交互に切替わる電圧信号に重畳さ
れた映像信号を、前記電圧信号のレベルの変化に応じて
第１及び第２のコンデンサを用いてサンプリングとホー
ルディングとを交互に行わせ、かつ、ホールディング中
の信号を、演算増幅器を介して、出力するサンプルホー
ルド回路において、前記電圧信号のレベルが切替わる所
定期間に、その直前の前記電圧信号にレベルが近似した
電圧を前記演算増幅器の入力端子に印加するリセット回
路を備えたことを特徴とするサンプルホールド回路。 - 【請求項２】前記電圧信号にレベルが近似した電圧とし
て、直流電源電圧と接地電位とを用いる請求項１記載の
サンプルホールド回路。 - 【請求項３】前記電圧信号にレベルが近似した電圧とし
て、電源電圧と接地電位の間の所定の電圧を用いる、請
求項１記載のサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06197294A (ja) | 1992-12-25 | 1992-12-25 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06197294A (ja) | 1992-12-25 | 1992-12-25 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197294A true JPH06197294A (ja) | 1994-07-15 |
Family
ID=18381707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06197294A (ja) | 1992-12-25 | 1992-12-25 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197294A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896033A (en) * | 1995-01-13 | 1999-04-20 | Colibri Pro Development Ab | Method and device for electronic compensation of electrical disturbance signals and use thereof |
-
1992
- 1992-12-25 JP JP43A patent/JPH06197294A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896033A (en) * | 1995-01-13 | 1999-04-20 | Colibri Pro Development Ab | Method and device for electronic compensation of electrical disturbance signals and use thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252957A (en) | Sample-and-hold circuit and liquid crystal display apparatus | |
| US5708454A (en) | Matrix type display apparatus and a method for driving the same | |
| EP0741391B1 (en) | Sample-and-hold circuit device | |
| JPH0654961B2 (ja) | サンプルホ−ルド回路 | |
| US6031399A (en) | Selectively configurable analog signal sampler | |
| JPH11296143A (ja) | アナログバッファおよび表示装置 | |
| JPH08106075A (ja) | 表示駆動回路 | |
| JPH06197294A (ja) | サンプルホールド回路 | |
| US20060028249A1 (en) | Sample/hold apparatus with small-sized capacitor and its driving method | |
| JPS6295800A (ja) | 集積回路用制御方法及び装置 | |
| WO1999017296A1 (en) | Analog memory and image processing system | |
| JPH0965257A (ja) | 液晶表示装置とその駆動方法 | |
| JP3104923B2 (ja) | データ側駆動回路 | |
| JPH08137442A (ja) | パルス幅変調回路およびそれを使用した電気光学表示装置 | |
| JP2874180B2 (ja) | 液晶ディスプレイ装置 | |
| JP2873525B2 (ja) | オフセット除去回路 | |
| CN112286383B (zh) | 感测装置与感测方法 | |
| JP2776073B2 (ja) | 表示駆動装置および表示装置 | |
| JPH08171366A (ja) | ソースドライバ回路 | |
| JP3149084B2 (ja) | 表示装置 | |
| JP3298105B2 (ja) | クランプ回路 | |
| JP2674307B2 (ja) | 液晶表示パネルの駆動方法 | |
| JP3305470B2 (ja) | 液晶表示装置の信号線駆動回路 | |
| JPH0574188A (ja) | サンプルホールド回路 | |
| JP2868118B1 (ja) | 液晶表示装置 |