JPH0620061B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0620061B2 JPH0620061B2 JP59233577A JP23357784A JPH0620061B2 JP H0620061 B2 JPH0620061 B2 JP H0620061B2 JP 59233577 A JP59233577 A JP 59233577A JP 23357784 A JP23357784 A JP 23357784A JP H0620061 B2 JPH0620061 B2 JP H0620061B2
- Authority
- JP
- Japan
- Prior art keywords
- inp
- etching
- tio
- mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はInP，InGaAsP等を構成成分とするInP系化合物
半導体を反応性イオンエツチングで選択エツチング加工
する半導体装置製造方法に関するものである。The present invention relates to a semiconductor device manufacturing method for selectively etching an InP compound semiconductor having InP, InGaAsP, etc. as a constituent component by reactive ion etching.
従来Cl2-O2系やCl2-Ar系などのCl2を含む反応性ガスを
使つて、InPを反応性イオンエツチングにより、選択エ
ツチングする時は、マスク材としてSiO2が使われてき
た。しかし、このSiO2マスク材とInPのエツチングレー
トの比は高々４程度であり、InPを３μｍ程度以上深く
エツチングすることは、困難であつた。またNiやTi等の
金属をマスクとして使用する方法もあつたがこれらの金
属は、その金属自体を加工する方法としてリフトオフ法
や湿式エツチング等を使つて行つていたので、微細加工
の方法としては、あまり適さない。微細加工を追求する
立場からは、マスク自体もリアクテイブイオンエツチン
グで加工するのが望ましい。InP半導体を犯さないリア
クテイブイオンエツチングのガスとしてはCF4+H2ガスが
あり、これによつて加工できるのは、SiO2等の誘電体膜
である。ところが上述のごとくSiO2はこれをマスクに用
いてInP等を反応性イオンエツチングにより選択的にエ
ツチングしようとする時、エツチングレートの比が低い
欠点があり、深いエツチングが困難であつた。Conventionally, SiO 2 has been used as a mask material for selective etching of InP by reactive ion etching using a reactive gas containing Cl 2 such as Cl 2 -O 2 system and Cl 2 -Ar system. . However, the ratio of the etching rates of the SiO 2 mask material and InP is about 4 at most, and it is difficult to etch InP deeper than about 3 μm. There was also a method of using a metal such as Ni or Ti as a mask, but since these metals were used by using a lift-off method or wet etching as a method of processing the metal itself, as a method of fine processing. Is not very suitable. From the standpoint of pursuing fine processing, it is desirable to process the mask itself by reactive ion etching. There is CF 4 + H 2 gas as a gas for reactive ion etching that does not interfere with InP semiconductors, and a dielectric film such as SiO 2 can be processed by this gas. However, as described above, when SiO 2 is used as a mask to selectively etch InP or the like by reactive ion etching, there is a drawback that the etching rate ratio is low, and deep etching is difficult.
本発明は、従来InP系化合物半導体を反応性エツチング
する際、適当なマスク材がなく、深いエツチングが困難
であり、またNiやTi等の金属をマスクとして用いたとき
マスク自体の微細加工が困難であつたという問題点をと
もに解決するものである。The present invention, when reactive etching the conventional InP-based compound semiconductor, there is no suitable mask material, it is difficult to deep etching, and the fine processing of the mask itself is difficult when a metal such as Ni or Ti is used as the mask. It is a solution to the problem of being dead.
本発明は従来の欠点を除去するため、マスク材としてTi
O2誘電体膜を使用することを特徴とし、この時InPとTiO
2のエツチングレート比は約10以上になり、InPを選択エ
ツチングする際充分深いエツチングが可能となる。第３
図にCl2-Ar系のガスを用いたInPとSiO2とTiO2のエツチ
レートのAr割合に対しての変化を示す。The present invention eliminates the conventional defects by using Ti as a mask material.
It is characterized by using an O 2 dielectric film.
The etching rate ratio of 2 is about 10 or more, which enables deep etching when selective etching of InP is performed. Third
The figure shows the change of InP, SiO 2 and TiO 2 ethylate using Cl 2 -Ar gas with respect to the Ar ratio.
またTiO2膜はCF4+H2系のガスを使用したリアクテイブイ
オンエツチングで加工できるのでオールドライプロセス
が可能となり、微細加工に適する。In addition, since the TiO 2 film can be processed by reactive ion etching using CF 4 + H 2 type gas, an all-dry process is possible, which is suitable for fine processing.
第１図(a)〜(b)は本発明の実施例であつて、１はInP基
板、２はTiO2誘電体、３はＡＺレジスト、４はエツチン
グ溝である。1 (a) and 1 (b) show an embodiment of the present invention, in which 1 is an InP substrate, 2 is a TiO 2 dielectric, 3 is an AZ resist, and 4 is an etching groove.
第１図(a)において、InP基板１にTiO2誘電体２を形成す
る。第１図(b)においてそのTiO2上にレジストマスク３
をかけ通常のホトリソグラフイ技術を使用し、レジスト
マスクにパターンを形成する。第１図(c)において反応
ガスとしてCF4-H2を使用したリアクテイブイオンエツチ
ングにより、TiO2誘電体２にパターンを転写する。この
時緩衝フツ酸を用いた湿式エツチングを用いて、TiO2を
エツチングしても良い。In FIG. 1A, a TiO 2 dielectric 2 is formed on an InP substrate 1. In FIG. 1 (b), the resist mask 3 is formed on the TiO 2.
Then, a pattern is formed on the resist mask by applying a usual photolithography technique. In FIG. 1 (c), a pattern is transferred to the TiO 2 dielectric 2 by reactive ion etching using CF 4 —H 2 as a reaction gas. At this time, wet etching using buffered hydrofluoric acid may be used to etch TiO 2 .
最後に、第１図(d)に示すようにTiO2をマスクとして、C
l2-Ar系あるいはCl2-O2系の反応ガスを用いたリアクテ
イブイオンエツチングによりInPをエツチングして、エ
ツチング溝４を形成する。Finally, as shown in FIG. 1 (d), TiO 2 is used as a mask and C
The etching groove 4 is formed by etching InP by reactive ion etching using a reaction gas of l 2 -Ar system or Cl 2 -O 2 system.
第２図は、この方法を使つた応用例としてInGaAsP／InP
エツチミラーレーザを示す。Figure 2 shows InGaAsP / InP as an application example using this method.
An etch mirror laser is shown.
11はn-InP基板、12はn-InP buffer層、13はundope-InGa
AsP活性層、14はp-InPクラツド層、15はp-電極、16はn-
電極、17はエツチング溝である。良好なレーザにするた
めには、エツチング溝が急峻でなければならない。実際
に埋め込み構造ストライプウエハを用いた試作例では、
（活性層厚0.2μｍ活性層巾〜２μｍ，共振器長200μ
ｍ）最小しきい値電流50ｍＡ，平均しきい値電流75ｍＡ
という良好な特性を得た。11 is n-InP substrate, 12 is n-InP buffer layer, 13 is undope-InGa
AsP active layer, 14 p-InP cladding layer, 15 p-electrode, 16 n-
Electrodes, 17 are etching grooves. The etching groove must be steep for a good laser. In the prototype example that actually used the embedded structure stripe wafer,
(Active layer thickness 0.2μm Active layer width ~ 2μm, Resonator length 200μ
m) Minimum threshold current 50mA, average threshold current 75mA
That is, good characteristics are obtained.
以上説明したように、反応性イオンを照射してInP半導
体をエツチングする反応性イオンエツチング等の方法に
おいて、選択エツチングのマスクとしてTiO2膜を使用す
ると、 Cl2-Ar系ガスの場合InPとTiO2のエツチングレート比
（選択比）が〜10程度になり、〜５μｍ以上InPをエツ
チングできる。As described above, in a method such as reactive ion etching in which reactive ions are irradiated to etch an InP semiconductor, when a TiO 2 film is used as a mask for selective etching, InP and TiO 2 in the case of Cl 2 -Ar-based gas are used. The etching rate ratio (selection ratio) of No. 2 is about 10 and InP can be etched by about 5 μm or more.
TiO2自体の加工がCF4＋H2を使用したRIEで加工できる
ため、オールドライプロセスが可能となり、微細加工に
適する。Since TiO 2 itself can be processed by RIE using CF 4 + H 2 , an all-dry process is possible, which is suitable for fine processing.
等の利点がある。And so on.
第１図(a)〜(d)は本発明の半導体装置製造工程図、第２
図はInGaAsP／InPエツチングミラーレーザの構造を示し
た図、第３図はCl2-Ar系ガスを用いたInPとSiO2とTiO2
のエツチレートのArの含有割合による変化を示したグラ
フである。 １……InP半導体基板、２……TiO2誘電体マスク、３…
…レジスト、４……エツチング溝、11……n−InP基板、
12……n−InPバツフア層、13……undope−InGaAsP活性
層、14……p-InPクラツド層、１５……p-電極、16……n
-電極、17……エツチング溝1 (a) to 1 (d) are semiconductor device manufacturing process diagrams of the present invention, and FIG.
The figure shows the structure of an InGaAsP / InP etching mirror laser, and Fig. 3 shows InP, SiO 2 and TiO 2 using Cl 2 -Ar gas.
3 is a graph showing changes in the ethylate depending on the content ratio of Ar. 1 ... InP semiconductor substrate, 2 ... TiO 2 dielectric mask, 3 ...
… Resist, 4 …… Etching groove, 11 …… n-InP substrate,
12 …… n-InP buffer layer, 13 …… undope-InGaAsP active layer, 14 …… p-InP cladding layer, 15 …… p-electrode, 16 …… n
-Electrode, 17 ... Etching groove
Claims (1)
を照射せしめてInP系化合物半導体をエツチングする方
法において、TiO2誘電体膜をマスクとして使用し、InP
系化合物半導体を選択エツチングすることを特徴とする
半導体装置の製造方法。1. A method of etching an InP-based compound semiconductor by irradiating a reactive gas such as a reactive ion etching method, using a TiO 2 dielectric film as a mask,
A method for manufacturing a semiconductor device, which comprises selectively etching a compound semiconductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233577A JPH0620061B2 (en) | 1984-11-06 | 1984-11-06 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233577A JPH0620061B2 (en) | 1984-11-06 | 1984-11-06 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61111540A JPS61111540A (en) | 1986-05-29 |
| JPH0620061B2 true JPH0620061B2 (en) | 1994-03-16 |
Family
ID=16957247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233577A Expired - Lifetime JPH0620061B2 (en) | 1984-11-06 | 1984-11-06 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620061B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118449B2 (en) * | 1989-01-23 | 1995-12-18 | 松下電器産業株式会社 | CdSSe-based thin film and manufacturing method thereof |
-
1984
- 1984-11-06 JP JP59233577A patent/JPH0620061B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61111540A (en) | 1986-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68909779T2 (en) | Method for improving the flatness of etched mirror facets. | |
| US5311539A (en) | Roughened sidewall ridge for high power fundamental mode semiconductor ridge waveguide laser operation | |
| US6548319B2 (en) | Method for manufacturing semiconductor laser diode | |
| JP2001189523A (en) | Semiconductor device manufacturing method and semiconductor device | |
| EP0363547B1 (en) | Method for etching mirror facets of III-V semiconductor structures | |
| JPH0620061B2 (en) | Method for manufacturing semiconductor device | |
| JPH08162706A (en) | Manufacture of integrated semiconductor optical element | |
| JP2000193813A (en) | Method of forming diffraction grating, diffraction grating, and optical semiconductor device | |
| JPH10270786A (en) | Etching method of compound semiconductor, manufacture of compound semiconductor, and semiconductor laser | |
| JPH0927656A (en) | Manufacture of ridge waveguide semiconductor laser | |
| JPH04329688A (en) | Manufacture of ridge waveguide type semiconductor laser | |
| JPH11204879A (en) | Semiconductor optical device and its manufacture | |
| JPS61234585A (en) | Optical integrated circuit and manufacture thereof | |
| JPH0682884B2 (en) | Semiconductor laser | |
| JPS63127589A (en) | Manufacture of semiconductor device | |
| JP2006147906A (en) | Manufacturing method of ridge waveguide-type semiconductor laser element | |
| JPS6281085A (en) | Etching mask | |
| JP2626664B2 (en) | Etching method | |
| JPH067620B2 (en) | Semiconductor laser | |
| JPH0362582A (en) | Manufacture of semiconductor device | |
| JPH08148760A (en) | Semiconductor laser manufacturing method and semiconductor laser | |
| JPH04369886A (en) | Manufacturing method of semiconductor laser | |
| JPH01217918A (en) | Finely working method | |
| JPH0727911A (en) | Fine processing method for dielectric optical material | |
| JPS63209189A (en) | Manufacturing method of semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |