JPH0620061B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0620061B2 JPH0620061B2 JP59233577A JP23357784A JPH0620061B2 JP H0620061 B2 JPH0620061 B2 JP H0620061B2 JP 59233577 A JP59233577 A JP 59233577A JP 23357784 A JP23357784 A JP 23357784A JP H0620061 B2 JPH0620061 B2 JP H0620061B2
- Authority
- JP
- Japan
- Prior art keywords
- inp
- etching
- tio
- mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はInP，InGaAsP等を構成成分とするInP系化合物
半導体を反応性イオンエツチングで選択エツチング加工
する半導体装置製造方法に関するものである。
半導体を反応性イオンエツチングで選択エツチング加工
する半導体装置製造方法に関するものである。
従来Cl2-O2系やCl2-Ar系などのCl2を含む反応性ガスを
使つて、InPを反応性イオンエツチングにより、選択エ
ツチングする時は、マスク材としてSiO2が使われてき
た。しかし、このSiO2マスク材とInPのエツチングレー
トの比は高々４程度であり、InPを３μｍ程度以上深く
エツチングすることは、困難であつた。またNiやTi等の
金属をマスクとして使用する方法もあつたがこれらの金
属は、その金属自体を加工する方法としてリフトオフ法
や湿式エツチング等を使つて行つていたので、微細加工
の方法としては、あまり適さない。微細加工を追求する
立場からは、マスク自体もリアクテイブイオンエツチン
グで加工するのが望ましい。InP半導体を犯さないリア
クテイブイオンエツチングのガスとしてはCF4+H2ガスが
あり、これによつて加工できるのは、SiO2等の誘電体膜
である。ところが上述のごとくSiO2はこれをマスクに用
いてInP等を反応性イオンエツチングにより選択的にエ
ツチングしようとする時、エツチングレートの比が低い
欠点があり、深いエツチングが困難であつた。
使つて、InPを反応性イオンエツチングにより、選択エ
ツチングする時は、マスク材としてSiO2が使われてき
た。しかし、このSiO2マスク材とInPのエツチングレー
トの比は高々４程度であり、InPを３μｍ程度以上深く
エツチングすることは、困難であつた。またNiやTi等の
金属をマスクとして使用する方法もあつたがこれらの金
属は、その金属自体を加工する方法としてリフトオフ法
や湿式エツチング等を使つて行つていたので、微細加工
の方法としては、あまり適さない。微細加工を追求する
立場からは、マスク自体もリアクテイブイオンエツチン
グで加工するのが望ましい。InP半導体を犯さないリア
クテイブイオンエツチングのガスとしてはCF4+H2ガスが
あり、これによつて加工できるのは、SiO2等の誘電体膜
である。ところが上述のごとくSiO2はこれをマスクに用
いてInP等を反応性イオンエツチングにより選択的にエ
ツチングしようとする時、エツチングレートの比が低い
欠点があり、深いエツチングが困難であつた。
本発明は、従来InP系化合物半導体を反応性エツチング
する際、適当なマスク材がなく、深いエツチングが困難
であり、またNiやTi等の金属をマスクとして用いたとき
マスク自体の微細加工が困難であつたという問題点をと
もに解決するものである。
する際、適当なマスク材がなく、深いエツチングが困難
であり、またNiやTi等の金属をマスクとして用いたとき
マスク自体の微細加工が困難であつたという問題点をと
もに解決するものである。
本発明は従来の欠点を除去するため、マスク材としてTi
O2誘電体膜を使用することを特徴とし、この時InPとTiO
2のエツチングレート比は約10以上になり、InPを選択エ
ツチングする際充分深いエツチングが可能となる。第３
図にCl2-Ar系のガスを用いたInPとSiO2とTiO2のエツチ
レートのAr割合に対しての変化を示す。
O2誘電体膜を使用することを特徴とし、この時InPとTiO
2のエツチングレート比は約10以上になり、InPを選択エ
ツチングする際充分深いエツチングが可能となる。第３
図にCl2-Ar系のガスを用いたInPとSiO2とTiO2のエツチ
レートのAr割合に対しての変化を示す。
またTiO2膜はCF4+H2系のガスを使用したリアクテイブイ
オンエツチングで加工できるのでオールドライプロセス
が可能となり、微細加工に適する。
オンエツチングで加工できるのでオールドライプロセス
が可能となり、微細加工に適する。
第１図(a)〜(b)は本発明の実施例であつて、１はInP基
板、２はTiO2誘電体、３はＡＺレジスト、４はエツチン
グ溝である。
板、２はTiO2誘電体、３はＡＺレジスト、４はエツチン
グ溝である。
第１図(a)において、InP基板１にTiO2誘電体２を形成す
る。第１図(b)においてそのTiO2上にレジストマスク３
をかけ通常のホトリソグラフイ技術を使用し、レジスト
マスクにパターンを形成する。第１図(c)において反応
ガスとしてCF4-H2を使用したリアクテイブイオンエツチ
ングにより、TiO2誘電体２にパターンを転写する。この
時緩衝フツ酸を用いた湿式エツチングを用いて、TiO2を
エツチングしても良い。
る。第１図(b)においてそのTiO2上にレジストマスク３
をかけ通常のホトリソグラフイ技術を使用し、レジスト
マスクにパターンを形成する。第１図(c)において反応
ガスとしてCF4-H2を使用したリアクテイブイオンエツチ
ングにより、TiO2誘電体２にパターンを転写する。この
時緩衝フツ酸を用いた湿式エツチングを用いて、TiO2を
エツチングしても良い。
最後に、第１図(d)に示すようにTiO2をマスクとして、C
l2-Ar系あるいはCl2-O2系の反応ガスを用いたリアクテ
イブイオンエツチングによりInPをエツチングして、エ
ツチング溝４を形成する。
l2-Ar系あるいはCl2-O2系の反応ガスを用いたリアクテ
イブイオンエツチングによりInPをエツチングして、エ
ツチング溝４を形成する。
第２図は、この方法を使つた応用例としてInGaAsP／InP
エツチミラーレーザを示す。
エツチミラーレーザを示す。
11はn-InP基板、12はn-InP buffer層、13はundope-InGa
AsP活性層、14はp-InPクラツド層、15はp-電極、16はn-
電極、17はエツチング溝である。良好なレーザにするた
めには、エツチング溝が急峻でなければならない。実際
に埋め込み構造ストライプウエハを用いた試作例では、
（活性層厚0.2μｍ活性層巾〜２μｍ，共振器長200μ
ｍ）最小しきい値電流50ｍＡ，平均しきい値電流75ｍＡ
という良好な特性を得た。
AsP活性層、14はp-InPクラツド層、15はp-電極、16はn-
電極、17はエツチング溝である。良好なレーザにするた
めには、エツチング溝が急峻でなければならない。実際
に埋め込み構造ストライプウエハを用いた試作例では、
（活性層厚0.2μｍ活性層巾〜２μｍ，共振器長200μ
ｍ）最小しきい値電流50ｍＡ，平均しきい値電流75ｍＡ
という良好な特性を得た。
以上説明したように、反応性イオンを照射してInP半導
体をエツチングする反応性イオンエツチング等の方法に
おいて、選択エツチングのマスクとしてTiO2膜を使用す
ると、 Cl2-Ar系ガスの場合InPとTiO2のエツチングレート比
（選択比）が〜10程度になり、〜５μｍ以上InPをエツ
チングできる。
体をエツチングする反応性イオンエツチング等の方法に
おいて、選択エツチングのマスクとしてTiO2膜を使用す
ると、 Cl2-Ar系ガスの場合InPとTiO2のエツチングレート比
（選択比）が〜10程度になり、〜５μｍ以上InPをエツ
チングできる。
TiO2自体の加工がCF4＋H2を使用したRIEで加工できる
ため、オールドライプロセスが可能となり、微細加工に
適する。
ため、オールドライプロセスが可能となり、微細加工に
適する。
等の利点がある。
第１図(a)〜(d)は本発明の半導体装置製造工程図、第２
図はInGaAsP／InPエツチングミラーレーザの構造を示し
た図、第３図はCl2-Ar系ガスを用いたInPとSiO2とTiO2
のエツチレートのArの含有割合による変化を示したグラ
フである。 １……InP半導体基板、２……TiO2誘電体マスク、３…
…レジスト、４……エツチング溝、11……n−InP基板、
12……n−InPバツフア層、13……undope−InGaAsP活性
層、14……p-InPクラツド層、１５……p-電極、16……n
-電極、17……エツチング溝
図はInGaAsP／InPエツチングミラーレーザの構造を示し
た図、第３図はCl2-Ar系ガスを用いたInPとSiO2とTiO2
のエツチレートのArの含有割合による変化を示したグラ
フである。 １……InP半導体基板、２……TiO2誘電体マスク、３…
…レジスト、４……エツチング溝、11……n−InP基板、
12……n−InPバツフア層、13……undope−InGaAsP活性
層、14……p-InPクラツド層、１５……p-電極、16……n
-電極、17……エツチング溝
Claims (1)
- 【請求項１】反応性イオンエツチング法など反応性ガス
を照射せしめてInP系化合物半導体をエツチングする方
法において、TiO2誘電体膜をマスクとして使用し、InP
系化合物半導体を選択エツチングすることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233577A JPH0620061B2 (ja) | 1984-11-06 | 1984-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233577A JPH0620061B2 (ja) | 1984-11-06 | 1984-11-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61111540A JPS61111540A (ja) | 1986-05-29 |
| JPH0620061B2 true JPH0620061B2 (ja) | 1994-03-16 |
Family
ID=16957247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233577A Expired - Lifetime JPH0620061B2 (ja) | 1984-11-06 | 1984-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620061B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118449B2 (ja) * | 1989-01-23 | 1995-12-18 | 松下電器産業株式会社 | ＣｄＳＳｅ系薄膜とその製造方法 |
-
1984
- 1984-11-06 JP JP59233577A patent/JPH0620061B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61111540A (ja) | 1986-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68909779T2 (de) | Methode zur Verbesserung der Ebenheit geätzter Spiegelfacetten. | |
| US5311539A (en) | Roughened sidewall ridge for high power fundamental mode semiconductor ridge waveguide laser operation | |
| US6548319B2 (en) | Method for manufacturing semiconductor laser diode | |
| JP2001189523A (ja) | 半導体装置の製造方法及び半導体装置 | |
| EP0363547B1 (en) | Method for etching mirror facets of III-V semiconductor structures | |
| JPH0620061B2 (ja) | 半導体装置の製造方法 | |
| JPH08162706A (ja) | 集積化半導体光素子の製造方法 | |
| JP2000193813A (ja) | 回折格子の形成方法、回折格子及び光半導体素子 | |
| JPH10270786A (ja) | 化合物半導体のエッチング方法および化合物半導体素子の製造方法および半導体レーザ | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPH04329688A (ja) | リッジ導波路型半導体レーザ素子の製作方法 | |
| JPH11204879A (ja) | 半導体光素子及びその製造方法 | |
| JPS61234585A (ja) | 光集積回路およびその製造方法 | |
| JPH0682884B2 (ja) | 半導体レーザ | |
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JP2006147906A (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
| JPS6281085A (ja) | エツチングマスク | |
| JP2626664B2 (ja) | エッチング方法 | |
| JPH067620B2 (ja) | 半導体レ−ザ | |
| JPH0362582A (ja) | 半導体装置の製造方法 | |
| JPH08148760A (ja) | 半導体レーザの製造方法および半導体レーザ | |
| JPH04369886A (ja) | 半導体レーザの製造方法 | |
| JPH01217918A (ja) | 微細加工方法 | |
| JPH0727911A (ja) | 誘電体光学材料の微細加工方法 | |
| JPS63209189A (ja) | 半導体レ−ザの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |