JPH0620073B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH0620073B2 JPH0620073B2 JP62249450A JP24945087A JPH0620073B2 JP H0620073 B2 JPH0620073 B2 JP H0620073B2 JP 62249450 A JP62249450 A JP 62249450A JP 24945087 A JP24945087 A JP 24945087A JP H0620073 B2 JPH0620073 B2 JP H0620073B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- mask
- collector
- mesa
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタの製造方法
に関する。
に関する。
〔従来の技術〕 ヘテロ接合バイポーラトランジスタ（以下HBTと記す）
は、バイポーラトランジスタが本来持つ大きな電流駆動
能力に加えて、半導体ヘテロ接合の利用によって可能に
なった寄生素子の低減化、少数キャリアのベース走行時
間の縮小等の主な特徴を持っている。ところで、ＨＢＴ
の大きな潜在能力を引き出すには微細加工技術の限界か
ら生ずる外因的な寄生素子の低減化が大きな課題であ
る。
は、バイポーラトランジスタが本来持つ大きな電流駆動
能力に加えて、半導体ヘテロ接合の利用によって可能に
なった寄生素子の低減化、少数キャリアのベース走行時
間の縮小等の主な特徴を持っている。ところで、ＨＢＴ
の大きな潜在能力を引き出すには微細加工技術の限界か
ら生ずる外因的な寄生素子の低減化が大きな課題であ
る。
ＨＢＴの電極および電極間の間隔を微細化することは、
外部ベース抵抗および外部ベース・コレクタ間容量の低
減につながるが、そのための製造プロセス技術として自
己整合プロセス技術がよく知られている。以下従来の自
己整合技術の中でパターン反転プロセスを利用して、ベ
ース電極及びイオン注入領域をエミッタ電極に対して自
己整合的に形成できるものを例として、第６図を用いて
説明する。
外部ベース抵抗および外部ベース・コレクタ間容量の低
減につながるが、そのための製造プロセス技術として自
己整合プロセス技術がよく知られている。以下従来の自
己整合技術の中でパターン反転プロセスを利用して、ベ
ース電極及びイオン注入領域をエミッタ電極に対して自
己整合的に形成できるものを例として、第６図を用いて
説明する。
まず第６図(a)に示すように、半絶縁生のGaAs基板１４
上にコレクタコンタクト層１３，コレクタ層７，ベース
層６，エミッタ層５及びエミッタキャップ層４を分子線
エピタキシャル（ＭＢＥ）法により形成したのちSiO2２
からなるダミーエミッタを形成する。このダミーエミッ
タは後にエミッタ電極に置きかわるものである。
上にコレクタコンタクト層１３，コレクタ層７，ベース
層６，エミッタ層５及びエミッタキャップ層４を分子線
エピタキシャル（ＭＢＥ）法により形成したのちSiO2２
からなるダミーエミッタを形成する。このダミーエミッ
タは後にエミッタ電極に置きかわるものである。
次に第６図(b)に示すように、SiO2２をマスクとしてエ
ミッタキャップ層４及びエミッタ層５をエッチングしエ
ミッタメサ２０を形成する。次でSiO2２をマスクとして
ベース不純物としてＭｇイオンを注入し、Ｐ型不純物注
入領域１５を形成し外部ベース抵抗を低減する。更に全
面にベース電極１０を形成する。
ミッタキャップ層４及びエミッタ層５をエッチングしエ
ミッタメサ２０を形成する。次でSiO2２をマスクとして
ベース不純物としてＭｇイオンを注入し、Ｐ型不純物注
入領域１５を形成し外部ベース抵抗を低減する。更に全
面にベース電極１０を形成する。
次に第６図(c)に示すように、SiO2２の上部以外をホト
レジストで覆ったのち、SiO2２上のベース電極１０とSi
O2２とを順次除去し、露出したエミッタキャップ層４上
にエミッタ電極９を形成する。次にこのエミッタ電極９
及びその周囲をホトレジストで覆ったのち、ベース電極
１０をイオンミリング法で、またその下のＰ型不純物注
入領域１５及びコレクタ層７をウェットエッチング法で
除去する。次で露出したコレクタコンタクト層１３上に
蒸着によりコレクタ電極１２を形成する。
レジストで覆ったのち、SiO2２上のベース電極１０とSi
O2２とを順次除去し、露出したエミッタキャップ層４上
にエミッタ電極９を形成する。次にこのエミッタ電極９
及びその周囲をホトレジストで覆ったのち、ベース電極
１０をイオンミリング法で、またその下のＰ型不純物注
入領域１５及びコレクタ層７をウェットエッチング法で
除去する。次で露出したコレクタコンタクト層１３上に
蒸着によりコレクタ電極１２を形成する。
しかしながら、上述したような従来のヘテロ接合バイポ
ーラトランジスタの製造方法では、微細なエミッタ（コ
レクタ）真性領域幅を得るために、半導体基板から所望
の前記真性領域幅に等しい幅のエミッタメサ（コレクタ
メサ）を微細加工する必要があるため、半導体層を微細
に加工するための高度な技術を要する上に、歩留りも悪
くなるという欠点がある。
ーラトランジスタの製造方法では、微細なエミッタ（コ
レクタ）真性領域幅を得るために、半導体基板から所望
の前記真性領域幅に等しい幅のエミッタメサ（コレクタ
メサ）を微細加工する必要があるため、半導体層を微細
に加工するための高度な技術を要する上に、歩留りも悪
くなるという欠点がある。
本発明のヘテロ接合バイポーラトランジスタの製造方法
は、半導体基板上に形成されたエミッタ層（コレクタ
層）上に、エミッタ（コレクタ）の真性領域を規定する
イオン注入用マスクを形成する工程と、前記マスクを用
い前記真性領域を除く領域に少なくとも１回イオン注入
を行なったのち、該マスクの側面に側壁を形成する工程
と、前記側壁を含むマスクを用いエミッタ層（コレクタ
層）をエッチングしてエミッタメサ（コレクタメサ）を
形成する工程とを含んで構成される。
は、半導体基板上に形成されたエミッタ層（コレクタ
層）上に、エミッタ（コレクタ）の真性領域を規定する
イオン注入用マスクを形成する工程と、前記マスクを用
い前記真性領域を除く領域に少なくとも１回イオン注入
を行なったのち、該マスクの側面に側壁を形成する工程
と、前記側壁を含むマスクを用いエミッタ層（コレクタ
層）をエッチングしてエミッタメサ（コレクタメサ）を
形成する工程とを含んで構成される。
本発明の製造方法によれば、エミッタメサ（コレクサメ
サ）の幅はエミッタ（コレクタ）の実効真性領域幅とし
て要求される値より大きくとれるため、エミッタメサ
（コレクタメサ）を加工する工程が容易にかつ、良い歩
留りで行える。さらにメサエッチングのマスクはイオン
注入マスクに側壁を付け加えることによって形成できる
ため、新たにマスクを形成することなく、エッチングマ
スクとして利用できる。
サ）の幅はエミッタ（コレクタ）の実効真性領域幅とし
て要求される値より大きくとれるため、エミッタメサ
（コレクタメサ）を加工する工程が容易にかつ、良い歩
留りで行える。さらにメサエッチングのマスクはイオン
注入マスクに側壁を付け加えることによって形成できる
ため、新たにマスクを形成することなく、エッチングマ
スクとして利用できる。
〔実施例〕 以下、この発明の実施例を図面に基いて詳細に説明す
る。
る。
第１図(a)〜(d)は本発明に係る製造方法の一実施例を説
明するための工程順に示した半導体チップの断面図であ
る。まず第１図(a)に示すように、半絶性のGaAs基板１
４の上にn-−ＧａＡｓから成るコレクタコンタクト層１
３、n-−GaAsから成るコレクタ層７、P+−ＧａＡｓから
成るベース層６、ｎ−Ａｌ0.25Ｇａ0.75Ａｓから成るエ
ミッタ層５，ｎ＋−ＧａＡｓから成るエミッタキャップ
層４を順次成長させたのち、その表面に二酸化ケイ素
（SiO2）膜２と金（Ａｕ）の薄膜１とから成るイオン注
入用マスク３０を形成する。
明するための工程順に示した半導体チップの断面図であ
る。まず第１図(a)に示すように、半絶性のGaAs基板１
４の上にn-−ＧａＡｓから成るコレクタコンタクト層１
３、n-−GaAsから成るコレクタ層７、P+−ＧａＡｓから
成るベース層６、ｎ−Ａｌ0.25Ｇａ0.75Ａｓから成るエ
ミッタ層５，ｎ＋−ＧａＡｓから成るエミッタキャップ
層４を順次成長させたのち、その表面に二酸化ケイ素
（SiO2）膜２と金（Ａｕ）の薄膜１とから成るイオン注
入用マスク３０を形成する。
次に第１図(b)に示すように、プロトンを注入すること
により、前記イオン注入用マスク３０が覆う領域を除く
エミッタキャップ層４，エミッタ層５を半絶縁化領域３
にする。
により、前記イオン注入用マスク３０が覆う領域を除く
エミッタキャップ層４，エミッタ層５を半絶縁化領域３
にする。
次に第１図(c)に示すように、イオン注入用マスク３０
を残したまま半絶縁化領域３を含む全面にSiO2膜を成長
させた後、異方性エッチングを行うことにより、SiO２
側壁８をＡｕ膜１とSiO2膜とからなるイオン注入用マス
ク３０の側面に形成する。このSiO2側壁８と前記イオン
注入用マスク３０を合わせたものをエッチング用マスク
として利用してエミッタキャップ層４およびエミッタ層
５を順次異方性エッチングすることにより非イオン注入
領域よりも幅の広いエミッタメサ20Aが形成される。
を残したまま半絶縁化領域３を含む全面にSiO2膜を成長
させた後、異方性エッチングを行うことにより、SiO２
側壁８をＡｕ膜１とSiO2膜とからなるイオン注入用マス
ク３０の側面に形成する。このSiO2側壁８と前記イオン
注入用マスク３０を合わせたものをエッチング用マスク
として利用してエミッタキャップ層４およびエミッタ層
５を順次異方性エッチングすることにより非イオン注入
領域よりも幅の広いエミッタメサ20Aが形成される。
次に第１図(d)に示すように、マスクとして用いたＡｕ
膜１、SiO２膜２及びSiO２側壁８を除去したのち、チタ
ン，白金，金の薄膜を順次蒸着し、ノンアロイコンタク
トにより、エミッタ電極９及びベース電極１０を形成す
る。なお、ベース電極１０がエミッタメサの側面と接触
してもエミッタメサ２０Ａの表面はプロトン注入により
半絶縁化されているため、ベース電極１０とエミッタが
電気的に短絡することはない。次にコレクタ電極形成部
のベース電極１０、ベース層６及びコレクタ層７を除去
しコレクタ電極１２を形成する。
膜１、SiO２膜２及びSiO２側壁８を除去したのち、チタ
ン，白金，金の薄膜を順次蒸着し、ノンアロイコンタク
トにより、エミッタ電極９及びベース電極１０を形成す
る。なお、ベース電極１０がエミッタメサの側面と接触
してもエミッタメサ２０Ａの表面はプロトン注入により
半絶縁化されているため、ベース電極１０とエミッタが
電気的に短絡することはない。次にコレクタ電極形成部
のベース電極１０、ベース層６及びコレクタ層７を除去
しコレクタ電極１２を形成する。
また、第２図に示す実施例においては、さらにコレクタ
層７にもプロトンを注入し外部ベース・コレクタ容量を
低減している。
層７にもプロトンを注入し外部ベース・コレクタ容量を
低減している。
さらに第３図に示す実施例においては、外部ベース抵抗
を小さくするためにさらにベース不純物としてＭｇイオ
ンを注入しＰ型不純物注入領域15を形成している。この
第３図の実施例においては、電子がエミッタからベース
を経てコレクタに到るまで電子の全輸送行程にわたって
イオン注入マスクの幅で決まる狭い幅のみを通過するこ
とになるので、HBTの真性領域の幅は実効的にエミッタ
メサよりも微細な幅になっており、しかもイオン注入領
域３，１５がエミッタの真性領域に対して自己整合的に
形成されているためにＨＢＴの高周波特性を著るしく改
善できる。
を小さくするためにさらにベース不純物としてＭｇイオ
ンを注入しＰ型不純物注入領域15を形成している。この
第３図の実施例においては、電子がエミッタからベース
を経てコレクタに到るまで電子の全輸送行程にわたって
イオン注入マスクの幅で決まる狭い幅のみを通過するこ
とになるので、HBTの真性領域の幅は実効的にエミッタ
メサよりも微細な幅になっており、しかもイオン注入領
域３，１５がエミッタの真性領域に対して自己整合的に
形成されているためにＨＢＴの高周波特性を著るしく改
善できる。
第４図に示す実施例においては、エミッタキャップ層４
Ａはエミッタ層５と同じ広いバンド・ギャップを有する
ｎ＋−Al0.25Ga0.75Asから成っている。これによりエミ
ッタメサの外側を非動作化するためのイオンとして、プ
ロトンの代わりにマグネシウムイオンをベース層に達す
るまで深く注入し、外部ベース領域とエミッタメサの外
側領域を一体化してイオン注入の工程数を減らしてい
る。エミッタメサ内に形成されるｐｎ接合の内蔵ポテン
シャルは接合している半導体が供に広いバンドギャップ
を有するために、エミッタ・ベース間のｐｎ接合の内蔵
ポテンシャルよりも大きく、従ってＨＢＴの通常の動作
バイアス領域ではエミッタメサの外側に形成されるＰ型
領域は非活性領域である。
Ａはエミッタ層５と同じ広いバンド・ギャップを有する
ｎ＋−Al0.25Ga0.75Asから成っている。これによりエミ
ッタメサの外側を非動作化するためのイオンとして、プ
ロトンの代わりにマグネシウムイオンをベース層に達す
るまで深く注入し、外部ベース領域とエミッタメサの外
側領域を一体化してイオン注入の工程数を減らしてい
る。エミッタメサ内に形成されるｐｎ接合の内蔵ポテン
シャルは接合している半導体が供に広いバンドギャップ
を有するために、エミッタ・ベース間のｐｎ接合の内蔵
ポテンシャルよりも大きく、従ってＨＢＴの通常の動作
バイアス領域ではエミッタメサの外側に形成されるＰ型
領域は非活性領域である。
なお、イオン注入用マスク及びエミッタメサエッチング
用マスクは以上の実施例において示した形状および材料
であることが必要条件ではなく、それぞれがマスクとし
て機能して、エミッタメサエッチング用マスクの幅がイ
オン注入マスク本来の幅よりも側壁の厚さ分だけ大きい
幅を有すれば何れの形状をとってもよく、マスクの材料
も限定されない。
用マスクは以上の実施例において示した形状および材料
であることが必要条件ではなく、それぞれがマスクとし
て機能して、エミッタメサエッチング用マスクの幅がイ
オン注入マスク本来の幅よりも側壁の厚さ分だけ大きい
幅を有すれば何れの形状をとってもよく、マスクの材料
も限定されない。
従って第５図(a)に示すように、マスクとなるSiO2膜２
Ａの他、イオン注入されるべき領域にイオンの透過を許
す程度の厚さのSiO2膜が残っていてもよい。そして第５
図(b)に示すように、イオン注入後、Ａｕ膜１を選択的
に除去し、さらに全面にSiO2膜を成長させ、異方性エッ
チングすることによって第５図(c)に示すようなSiO2側
壁８Ａを形成してエミッタメサエッチング用マスクを形
成してもよい。
Ａの他、イオン注入されるべき領域にイオンの透過を許
す程度の厚さのSiO2膜が残っていてもよい。そして第５
図(b)に示すように、イオン注入後、Ａｕ膜１を選択的
に除去し、さらに全面にSiO2膜を成長させ、異方性エッ
チングすることによって第５図(c)に示すようなSiO2側
壁８Ａを形成してエミッタメサエッチング用マスクを形
成してもよい。
上記実施例においては、メサエッチングに異方性エッチ
ングを用いているが、メサエッチングにおいて部分的あ
るいは全体的に等方性エッチングを用いてメサ幅がメサ
エッチングマスクよりも小さくなってもよい。また、エ
ミッタ電極とベース電極を同時に形成しているが、パタ
ーン反転法等によりそれぞれ別の電極材で形成してもよ
い。さらに上記実施例においてはエミッタ・トップ型の
ＨＢＴの製造方法を例にとったが、同じくコレクタ・ト
ップ型のＨＢＴの製造方法にも本発明の適用範囲が及ぶ
ことは勿論である。
ングを用いているが、メサエッチングにおいて部分的あ
るいは全体的に等方性エッチングを用いてメサ幅がメサ
エッチングマスクよりも小さくなってもよい。また、エ
ミッタ電極とベース電極を同時に形成しているが、パタ
ーン反転法等によりそれぞれ別の電極材で形成してもよ
い。さらに上記実施例においてはエミッタ・トップ型の
ＨＢＴの製造方法を例にとったが、同じくコレクタ・ト
ップ型のＨＢＴの製造方法にも本発明の適用範囲が及ぶ
ことは勿論である。
以上説明したように本発明のＨＢＴの製造方法によれ
ば、エミッタ（コレクタ）・トップ型ヘテロ接合バイポ
ーラトランジスタのエミッタメサ（コレクタメサ）を形
成する際に、半導体材料を微細に加工する高度な技術に
依らずにメサ内部にメサ幅よりも狭い実効真性領域を形
成することが可能になるため、従来のメサ形成技術を使
う場合よりも歩留り良く高性能なヘテロ接合バイポーラ
トランジスタが得られる。
ば、エミッタ（コレクタ）・トップ型ヘテロ接合バイポ
ーラトランジスタのエミッタメサ（コレクタメサ）を形
成する際に、半導体材料を微細に加工する高度な技術に
依らずにメサ内部にメサ幅よりも狭い実効真性領域を形
成することが可能になるため、従来のメサ形成技術を使
う場合よりも歩留り良く高性能なヘテロ接合バイポーラ
トランジスタが得られる。
また、メサの非動作領域の大きさは、イオン注入用マス
クの側壁によって真性領域の左右に均等に分けられ、し
かも側壁の厚さで幅を微妙に制御できる。従ってメサは
イオン注入用マスクを規定する露光マスク１枚で決ま
り、無駄なく必要最小限の大きさにすることができる。
クの側壁によって真性領域の左右に均等に分けられ、し
かも側壁の厚さで幅を微妙に制御できる。従ってメサは
イオン注入用マスクを規定する露光マスク１枚で決ま
り、無駄なく必要最小限の大きさにすることができる。
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図、第２図ないし第４図はイオン注入領域の実
施態様を示す要部断面図、第５図はイオン注入用マスク
及びメサエッチング用マスクの実施態様を示す断面図、
第６図は従来のヘテロ接合バイポーラトランジスタの製
造方法を説明するための半導体チップの断面図である。 １……Ａｕ膜、２，２Ａ……ＳｉO2膜、３……半絶縁化
領域、４，４Ａ……エミッタキャップ層、５……エミッ
タ層、６……ベース層、７……コレクタ層、８，８Ａ…
…ＳｉO2側壁、９……エミッタ電極、１０……ベース電
極、１２……コレクタ電極、１３……コレクタコンタク
ト層、１４……ＧaＡs基板、１５……Ｐ型不純物注入領
域、１６……n+−Ａl0.25Ｇa0.75Ａs、２０……エミッ
タメサ、３０……イオン注入用マスク。
プの断面図、第２図ないし第４図はイオン注入領域の実
施態様を示す要部断面図、第５図はイオン注入用マスク
及びメサエッチング用マスクの実施態様を示す断面図、
第６図は従来のヘテロ接合バイポーラトランジスタの製
造方法を説明するための半導体チップの断面図である。 １……Ａｕ膜、２，２Ａ……ＳｉO2膜、３……半絶縁化
領域、４，４Ａ……エミッタキャップ層、５……エミッ
タ層、６……ベース層、７……コレクタ層、８，８Ａ…
…ＳｉO2側壁、９……エミッタ電極、１０……ベース電
極、１２……コレクタ電極、１３……コレクタコンタク
ト層、１４……ＧaＡs基板、１５……Ｐ型不純物注入領
域、１６……n+−Ａl0.25Ｇa0.75Ａs、２０……エミッ
タメサ、３０……イオン注入用マスク。
Claims (1)
- 【請求項１】半導体基板上に形成されたエミッタ層（コ
レクタ層）上にエミッタ（コレクタ）の真性領域を規定
するイオン注入用マスクを形成する工程と、前記マスク
を用い前記真性領域を除く領域に少なくとも１回のイオ
ン注入を行なったのち該マスクの側面に側壁を形成する
工程と、前記側壁を含むマスクを用いエミッタ層（コレ
クタ層）をエッチングしてエミッタメサ（コレクタメ
サ）を形成する工程とを含むことを特徴とするヘテロ接
合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249450A JPH0620073B2 (ja) | 1987-10-01 | 1987-10-01 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249450A JPH0620073B2 (ja) | 1987-10-01 | 1987-10-01 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6490557A JPS6490557A (en) | 1989-04-07 |
| JPH0620073B2 true JPH0620073B2 (ja) | 1994-03-16 |
Family
ID=17193148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249450A Expired - Lifetime JPH0620073B2 (ja) | 1987-10-01 | 1987-10-01 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620073B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266505A (en) * | 1992-12-22 | 1993-11-30 | International Business Machines Corporation | Image reversal process for self-aligned implants in planar epitaxial-base bipolar transistors |
-
1987
- 1987-10-01 JP JP62249450A patent/JPH0620073B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6490557A (en) | 1989-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| US5166081A (en) | Method of producing a bipolar transistor | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| US5294566A (en) | Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor | |
| US6147371A (en) | Bipolar transistor and manufacturing method for same | |
| JP3137661B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JPH0620073B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH0611058B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| EP0276981B1 (en) | Semiconductor integrated circuit device and method of producing same | |
| JP2861415B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2921222B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JPS6114755A (ja) | 半導体トランジスタおよびその製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JPH0652737B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0460340B2 (ja) | ||
| JPH0563012B2 (ja) | ||
| JPH0571171B2 (ja) |