JPH0611058B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH0611058B2 JPH0611058B2 JP61214455A JP21445586A JPH0611058B2 JP H0611058 B2 JPH0611058 B2 JP H0611058B2 JP 61214455 A JP61214455 A JP 61214455A JP 21445586 A JP21445586 A JP 21445586A JP H0611058 B2 JPH0611058 B2 JP H0611058B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- base
- collector
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000000034 method Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000605 extraction Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- -1 oxygen ions Chemical class 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタの製造方法
に関する。
に関する。
近年の半導体の結晶成長技術の進展に伴って、優れた電
流駆動能力，高速高周波特性を有するヘテロ接合バイポ
ーラトランジスタの研究開発が盛んに行われている。ヘ
テロ接合バイポーラトランジスタにおいて、トランジス
タの高速高周波特性を表わす１つの指標である最大発振
周波数maxは次の(1)式で表わされる。
流駆動能力，高速高周波特性を有するヘテロ接合バイポ
ーラトランジスタの研究開発が盛んに行われている。ヘ
テロ接合バイポーラトランジスタにおいて、トランジス
タの高速高周波特性を表わす１つの指標である最大発振
周波数maxは次の(1)式で表わされる。
ここで、Ｔは電流利得遮断周波数、ＲＢはベース抵
抗、ＣBCはトランジスタの真性領域のベース・コレクタ
接合容量、Ｃbcはトランジスタの外部領域のベース・コ
レクタ寄生接合容量である。
抗、ＣBCはトランジスタの真性領域のベース・コレクタ
接合容量、Ｃbcはトランジスタの外部領域のベース・コ
レクタ寄生接合容量である。
(1)式から分かるように、ヘテロ接合バイポーラトラン
ジスタにおいて、高速高周波動作を実現するためには、
外部領域のベース・コレクタ寄生接合容量Ｃbcを最小に
する必要がある。
ジスタにおいて、高速高周波動作を実現するためには、
外部領域のベース・コレクタ寄生接合容量Ｃbcを最小に
する必要がある。
このために従来は、トランジスタが構成される基板に対
し表面側から外部ベース領域に選択的に高エネルギーで
酸素イオンなどを注入しベース・コレクタ接合部を絶縁
化することによりベース・コレクタ寄生接合容量を低減
していた。以下図面を用いて説明する。
し表面側から外部ベース領域に選択的に高エネルギーで
酸素イオンなどを注入しベース・コレクタ接合部を絶縁
化することによりベース・コレクタ寄生接合容量を低減
していた。以下図面を用いて説明する。
第５図は従来のヘテロ接合バイポーラトランジスタの一
例の半導体チップの断面図である。
例の半導体チップの断面図である。
第５図において、半絶縁性基板１上にはGaAsのコレクタ
層２、GaAsのベース層３及びAlGaAsのエミッタ層４から
なるトランジスタが形成されている。このトランジスタ
の外部領域のベース・コレクタ寄生接合部６の容量Ｃbc
を低減するために、基板の表面側から選択的にコレクタ
層２に酸素イオンが注入された層７が設けられている。
層２、GaAsのベース層３及びAlGaAsのエミッタ層４から
なるトランジスタが形成されている。このトランジスタ
の外部領域のベース・コレクタ寄生接合部６の容量Ｃbc
を低減するために、基板の表面側から選択的にコレクタ
層２に酸素イオンが注入された層７が設けられている。
第５図に示したように、従来のヘテロ接合バイポーラト
ランジスタにおいては、コレクタ層２に基板の表面側か
ら酸素がイオン注入されるため、ベース層引出し電極３
３直下のベース層３の結晶構成には欠陥が生ずる。この
欠陥は熱処理の後にも一部残っており、ベース層２のキ
ャリヤはトラップされて、その結果ベース抵抗ＲＢが大
幅に増大する。
ランジスタにおいては、コレクタ層２に基板の表面側か
ら酸素がイオン注入されるため、ベース層引出し電極３
３直下のベース層３の結晶構成には欠陥が生ずる。この
欠陥は熱処理の後にも一部残っており、ベース層２のキ
ャリヤはトラップされて、その結果ベース抵抗ＲＢが大
幅に増大する。
このために、(1)式から分かるようにＣbcは低減されて
もＲＢは大きくなっているため、このような従来のヘテ
ロ接合バイポーラトランジスタから優れた高速周波数特
性が期待できなという欠点があった。
もＲＢは大きくなっているため、このような従来のヘテ
ロ接合バイポーラトランジスタから優れた高速周波数特
性が期待できなという欠点があった。
本発明の目的は、ベース・コレクタ寄生容量が低減さ
れ、かつベース抵抗の小さいヘテロ接合バイポーラトラ
ンジスタおよびその製造方法を提供することにある。
れ、かつベース抵抗の小さいヘテロ接合バイポーラトラ
ンジスタおよびその製造方法を提供することにある。
本発明のヘテロ接合バイポーラトランジスタの製造方法
は、半導体基板上にｎ型半導体材料からなるコレクタ層
と、ｐ型半導体材料からなるベース層及びｎ型半導体材
料からなるエミッタ層を順次形成する工程と、前記エミ
ッタ層を選択的にエッチングし前記ベース層を露出する
工程と、前記基板の裏面を研磨する工程と、前記コレク
タ層を前記基板の表面側もしくは基板の裏面側からエッ
チングによって選択的に露出する工程と、露出した各コ
レクタ，ベース，エミッタ層上に引出し電極を形成する
工程と、前記ベース層の引出し電極直下の前記基板を裏
面側からエッチングによって除去し前記コレクタ層を露
出する工程と、前記基板をマスクとしてこの基板の裏面
側から露出した前記コレクタ層に酸素イオンを注入する
工程とを含んで構成される。
は、半導体基板上にｎ型半導体材料からなるコレクタ層
と、ｐ型半導体材料からなるベース層及びｎ型半導体材
料からなるエミッタ層を順次形成する工程と、前記エミ
ッタ層を選択的にエッチングし前記ベース層を露出する
工程と、前記基板の裏面を研磨する工程と、前記コレク
タ層を前記基板の表面側もしくは基板の裏面側からエッ
チングによって選択的に露出する工程と、露出した各コ
レクタ，ベース，エミッタ層上に引出し電極を形成する
工程と、前記ベース層の引出し電極直下の前記基板を裏
面側からエッチングによって除去し前記コレクタ層を露
出する工程と、前記基板をマスクとしてこの基板の裏面
側から露出した前記コレクタ層に酸素イオンを注入する
工程とを含んで構成される。
本発明においては、トランジスタのベース電極直下のベ
ース層とコレクタ層の界面を含む領域を基板の裏面側か
らイオン注入することによって絶縁化するため、ベース
層に結晶欠陥が生ずることがないため、ベース・コレク
タ寄生接合を除去でき、その容量を低減できる。
ース層とコレクタ層の界面を含む領域を基板の裏面側か
らイオン注入することによって絶縁化するため、ベース
層に結晶欠陥が生ずることがないため、ベース・コレク
タ寄生接合を除去でき、その容量を低減できる。
次に、本願発明の実施例について図面を参照して説明す
る。
る。
第１図及び第３図（ａ）〜（ｃ）は本願発明の第１の実
施例のヘテロ接合バイポーラトランジスタの製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
施例のヘテロ接合バイポーラトランジスタの製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
まず、第３図（ａ）に示すようにGaAsからなる半絶縁性
基板１の上にｎ−GaAs層からなるコレクタ層２を形成
し、次にこのコレクタ層上にｐ−GaAs層からなるベース
層３を形成し、最後にこのベース層３上にｎ−AlGaAs層
からなるエミッタ層４を形成する。
基板１の上にｎ−GaAs層からなるコレクタ層２を形成
し、次にこのコレクタ層上にｐ−GaAs層からなるベース
層３を形成し、最後にこのベース層３上にｎ−AlGaAs層
からなるエミッタ層４を形成する。
次に、第３図（ｂ）に示すように、AuGeを用いてエミッ
タの引出し電極４４を設けた後に、エッチングによって
ベース層３を露出し、AuZnを用いてベースの引出し電極
３３を形成する。さらに、エッチングによってコレクタ
層２を露出し、AuGeを用いてコレクタの引出し電極２２
を形成する。
タの引出し電極４４を設けた後に、エッチングによって
ベース層３を露出し、AuZnを用いてベースの引出し電極
３３を形成する。さらに、エッチングによってコレクタ
層２を露出し、AuGeを用いてコレクタの引出し電極２２
を形成する。
次に、第３図（ｃ）に示すように、半絶縁性基板１の裏
面を研磨した後に、この研磨面にホトレジスト・マスク
８を形成したのち、このホトレジスト・マスク８を用い
て選択エッチングによって基板の裏面側からベース引出
し電極３３直下の基板１をコレクタ層２に達するまでエ
ッチングによって取り除く。その後に、前記ホトレジス
ト・マスクを除去し、基板をマスクとして裏面側からエ
ネルギー２００〜３００ｋｅＶ，ドーズ量１×１０14〜
１×１０15cm-2の条件で酸素イオンを注入してコレクタ
層２に絶縁性の酸素注入層７を設ける。
面を研磨した後に、この研磨面にホトレジスト・マスク
８を形成したのち、このホトレジスト・マスク８を用い
て選択エッチングによって基板の裏面側からベース引出
し電極３３直下の基板１をコレクタ層２に達するまでエ
ッチングによって取り除く。その後に、前記ホトレジス
ト・マスクを除去し、基板をマスクとして裏面側からエ
ネルギー２００〜３００ｋｅＶ，ドーズ量１×１０14〜
１×１０15cm-2の条件で酸素イオンを注入してコレクタ
層２に絶縁性の酸素注入層７を設ける。
最後に基板１の裏面蒸着法により金属層９を選択的に形
成することにより第１図に示したヘテロ接合バイポーラ
トランジスタが得られる。
成することにより第１図に示したヘテロ接合バイポーラ
トランジスタが得られる。
このように本実施例においては、酸素注入層７は基板１
の裏面からのイオン注入により形成されるため、ベース
層３に結晶欠陥は生じない。従って、ベース・コレクタ
寄生接合容量は従来のヘテロ接合バイポーラトランジス
タのものより小さくなる。
の裏面からのイオン注入により形成されるため、ベース
層３に結晶欠陥は生じない。従って、ベース・コレクタ
寄生接合容量は従来のヘテロ接合バイポーラトランジス
タのものより小さくなる。
第２図及び第４図（ａ）〜（ｃ）は本願発明の第２の実
施例のヘテロ接合バイポーラトランジスタの製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
施例のヘテロ接合バイポーラトランジスタの製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
まず、第４図（ａ）に示すように、GaAsからなる半絶縁
性基板１の上にｎ−GaAs層からなるコレクタ層２を形成
し、次にこのコレクタ層２上にｐ−GaAs層からなるベー
ス層３を形成し、最後にこのベース層３上にｎ−AlGaAs
層からなるエミッタ層４を形成する。
性基板１の上にｎ−GaAs層からなるコレクタ層２を形成
し、次にこのコレクタ層２上にｐ−GaAs層からなるベー
ス層３を形成し、最後にこのベース層３上にｎ−AlGaAs
層からなるエミッタ層４を形成する。
次に、第４図（ｂ）に示すように、AuGeを用いてエミッ
タの引出し電極４４を設けた後に、エッチングによって
ベース層３を露出し、AuZnを用いてベースの引出し電極
３３を形成する。
タの引出し電極４４を設けた後に、エッチングによって
ベース層３を露出し、AuZnを用いてベースの引出し電極
３３を形成する。
次に、第４図（ｃ）に示すように、基板１の裏面を研磨
した後に、エッチングによって基板１の裏面側からコレ
クタ層２に達する第１のバイアホールを選択的に形成し
てコレクタ層２を露出させ、AuGeを用いてコレクタの引
出し電極２２および基板の裏面の金属層９を同時に形成
する。その後にホトレジスト・マスク８を用いて基板の
裏面側から第２のバイアホールを選択的に形成してベー
ス電極直下の基板をコレクタ層２を達するまでエッチン
グによって取り除く。
した後に、エッチングによって基板１の裏面側からコレ
クタ層２に達する第１のバイアホールを選択的に形成し
てコレクタ層２を露出させ、AuGeを用いてコレクタの引
出し電極２２および基板の裏面の金属層９を同時に形成
する。その後にホトレジスト・マスク８を用いて基板の
裏面側から第２のバイアホールを選択的に形成してベー
ス電極直下の基板をコレクタ層２を達するまでエッチン
グによって取り除く。
最後に、ホトレジスト・マスク８を除去したのち、基板
１をマスクとして基板の裏面側から酸素イオンを注入
し、コレクタ層２に絶縁性の酸素注入層７を設けること
により、第２図に示したヘテロ接合バイポーラトランジ
スタが得られる。
１をマスクとして基板の裏面側から酸素イオンを注入
し、コレクタ層２に絶縁性の酸素注入層７を設けること
により、第２図に示したヘテロ接合バイポーラトランジ
スタが得られる。
この第２の実施例は、第１図に示した第１の実施例とち
がって、エミッタ引出し電極４４およびベース引出電極
３３だけが基板の表面側に設けられ、コレクタ引出し電
極２２は基板の裏面側に設けられている。このように第
２の実施例においても、第１の実施例の場合と同様に、
バイポーラトランジスタのベース・コレクタ寄生接合容
量は低減されたものとなる。
がって、エミッタ引出し電極４４およびベース引出電極
３３だけが基板の表面側に設けられ、コレクタ引出し電
極２２は基板の裏面側に設けられている。このように第
２の実施例においても、第１の実施例の場合と同様に、
バイポーラトランジスタのベース・コレクタ寄生接合容
量は低減されたものとなる。
以上説明したように本発明は、トランジスタのベース電
極直下のコレクタ層とベース層の界面を含む領域を、基
板の裏面側からのイオン注入によって絶縁化することに
より、ベース抵抗を増大させることなく、ベース・コレ
クタ寄生接合を除去しその容量を大幅（30〜40％）に低
減できる効果があり、動作周波数及び動作速度の向上し
たヘテロ接合バイポーラトランジスタが得られる。
極直下のコレクタ層とベース層の界面を含む領域を、基
板の裏面側からのイオン注入によって絶縁化することに
より、ベース抵抗を増大させることなく、ベース・コレ
クタ寄生接合を除去しその容量を大幅（30〜40％）に低
減できる効果があり、動作周波数及び動作速度の向上し
たヘテロ接合バイポーラトランジスタが得られる。
第１図及び第３図（ａ）〜（ｃ）は本発明の第１の実施
例を説明するための半導体チップの断面図、第２図及び
第４図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための半導体チップの断面図、第５図は従来のヘテロ
接合バイポーラトランジスタの一例の断面図である。 １…半絶縁性基板、２…コレクタ層、３…ベース層、４
…エミッタ層、６…トランジスタの外部領域のベース・
コレクタ寄生接合部、７…酸素注入層、８…ホトレジス
ト・マスク、９…金属層、２２…コレクタ引出電極、３
３…ベース引出し電極、４４…エミッタ引出し電極。
例を説明するための半導体チップの断面図、第２図及び
第４図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための半導体チップの断面図、第５図は従来のヘテロ
接合バイポーラトランジスタの一例の断面図である。 １…半絶縁性基板、２…コレクタ層、３…ベース層、４
…エミッタ層、６…トランジスタの外部領域のベース・
コレクタ寄生接合部、７…酸素注入層、８…ホトレジス
ト・マスク、９…金属層、２２…コレクタ引出電極、３
３…ベース引出し電極、４４…エミッタ引出し電極。
Claims (1)
- 【請求項１】半導体基板上にｎ型半導体材料からなるコ
レクタ層と、ｐ型半導体材料からなるベース層及びｎ型
半導体材料からなるエミッタ層を順次形成する工程と、
前記エミッタ層を選択的にエッチングし前記ベース層を
露出する工程と、前記基板の裏面を研磨する工程と、前
記コレクタ層を前記基板の表面側もしくは基板の裏面側
からエッチングによって選択的に露出する工程と、露出
した各コレクタ，ベース，エミッタ層上に引出し電極を
形成する工程と、前記ベース層の引出し電極直下の前記
基板を裏面側からエッチングによって除去し前記コレク
タ層を露出する工程と、前記基板をマスクとしてこの基
板の裏面側から露出した前記コレクタ層に酸素イオンを
注入する工程とを含むことを特徴とするヘテロ接合バイ
ポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61214455A JPH0611058B2 (ja) | 1986-09-10 | 1986-09-10 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61214455A JPH0611058B2 (ja) | 1986-09-10 | 1986-09-10 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6369269A JPS6369269A (ja) | 1988-03-29 |
| JPH0611058B2 true JPH0611058B2 (ja) | 1994-02-09 |
Family
ID=16656034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61214455A Expired - Lifetime JPH0611058B2 (ja) | 1986-09-10 | 1986-09-10 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611058B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4957875A (en) * | 1988-08-01 | 1990-09-18 | International Business Machines Corporation | Vertical bipolar transistor |
| US5994482A (en) * | 1997-03-04 | 1999-11-30 | Exxon Chemical Patents, Inc. | Polypropylene copolymer alloys and process for making |
| US6235664B1 (en) | 1997-03-04 | 2001-05-22 | Exxon Chemical Patents, Inc. | Polypropylene copolymer alloys for soft nonwoven fabrics |
| JP3874919B2 (ja) * | 1998-02-27 | 2007-01-31 | 富士通株式会社 | 化合物半導体装置 |
| JP6235451B2 (ja) * | 2014-12-08 | 2017-11-22 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182257A (ja) * | 1985-02-08 | 1986-08-14 | Nec Corp | ヘテロ接合バイポ−ラトランジスタ |
-
1986
- 1986-09-10 JP JP61214455A patent/JPH0611058B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6369269A (ja) | 1988-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| JPH0744182B2 (ja) | ヘテロ接合バイポ−ラ・トランジスタ | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JPH0611058B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JP2683552B2 (ja) | バイポーラトランジスタの製法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JPS63314866A (ja) | バイボ−ラ・トランジスタ | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2921222B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01251660A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH0652737B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS62221151A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0620073B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6114755A (ja) | 半導体トランジスタおよびその製造方法 | |
| KR940002396B1 (ko) | 고속상보형 바이폴라소자의 제조방법 | |
| JP3060500B2 (ja) | 集積回路装置の製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ |