JPH0620115B2 - 半導体集積回路装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、バイポーラ型半導体集積回路装置（以下Ｂ
ＩＰ・ＩＣと言う）の製造方法に係り、特にｎｐｎ及び
ｐｎｐトランジスタを同一基板上内に形成するＢＩＰ・
ＩＣの製造方法に関するものである。

〔従来の技術〕

一般に、ＢＩＰ・ＩＣにおけるトランジスタは、ｐｎ接
合分離，選択酸化技純を用いた酸化膜分離，トレンチ分
離，または３重拡散を用いる方法などによって電気的に
独立した島内に形成される。ここでは酸化膜分離法によ
ってｎｐｎ及びｐｎｐトランジスタを形成する方法につ
いて述べる。もちろん、これ以外の上記各種分離法を用
いる場合についても適用できるものである。

第３図（Ａ）ないし（Ｈ）は従来の半導体集積回路装置
の製造方法の主要工程段階における状態を示す断面図で
ある。以下この図について従来の方法を簡単に説明す
る。

低不純物濃度のｐ形（ｐ−）シリコン基板１にｎｐｎト
ランジスタのコレクタ埋込層となる高不純物濃度のｎ形
（ｎ^＋）層２ａを選択的に形成し、同時にｐｎｐトラン
ジスタのコレクター基板間の分離を行うｎ^＋埋込層２ｂ
も形成した後、ｐｎｐトランジスタのコレクタ埋込層と
なる高不純物濃度のｐ形（ｐ^＋）層３を上記ｎ^＋埋込層
２ｂ内に選択的に形成する（第３図（Ａ））。

それらの上にｎ−エピタキシャル層４を成長させる（第
３図（Ｂ））。

次に、下敷酸化膜１０１の上に形成した窒化膜２０１を
マスクとして選択酸化を施して厚い分離酸化膜１０２を
形成する（第３図（Ｃ））。

ｎ^＋埋込層２ａ，２ｂには不純物としてヒ素（Ａｓ）な
いしアンチモン（Ｓｂ）を使い、ｐ^＋埋込層３にはボロ
ン（Ｂ）を使うので、このエピタキシャル成長及び分離
工程によって拡散係数及び蒸発係数の違いから、ｐ^＋埋
込層３がよりエピタキシャル層４中に浮き上がりｐｎｐ
トランジスタの埋込コレクタ層が形成される。ｐｎｐト
ランジスタの耐圧がそれほど要求されない場合はｐ^＋埋
込層３をより高濃度として埋込コレクタ層の抵抗の低減
を図り、さらにエピタキシャル成長及び後の分離工程な
どの高温熱処理によって上記浮き上がりを大きくして基
板表面まで埋込ｐ層３の再拡散をして、後工程の基板表
面からのｐ層形成の拡散を省略することができる。

次に、上述の選択酸化用のマスクとして用いた窒化膜２
０１を下敷酸化膜１０１とともに除去して、改めてイオ
ン注入保護用の酸化膜１０３を形成し、フォトレジスト
膜（この段階でのフォトレジスト膜は図示せず）をマス
クとしてｐｎｐトランジスタのコレクタ層となるｐ−層
５ｂを、さらに上記フォトレジスト層を除去して改めて
フォトレジスト層（図示せず）をマスクとしてｐｎｐト
ランジスタのコレクタ電極取り出し層となるｎ^＋層６ａ
をイオン注入法によって形成する（第３図（Ｄ））。

次いで、同様にイオン注入法によって、ｎｐｎトランジ
スタの外部ベース層となるｐ^＋層７ａとｐｎｐトランジ
スタのコレクタ電極取り出し層となるｐ^＋層６ｂとを同
時に形成する（第３図（Ｅ））。

さらに、ｎｐｎトランジスタの活性ベース層となるｐ層
８ａとｐｎｐトランジスタの活性ベース層となるｎ層８
ｂとを同様に形成する（第３図（Ｆ））。

続いて、一般にホスホシリケートガラス（ＰＳＧ）から
なるパッジベーション膜４０１を披着させ、ベースイオ
ン注入層８ａ，８ｂのアニールとＰＳＧ層４０１の焼き
締めとを兼ねた熱処理を行い、ＰＳＧ膜４０１に所要の
開孔を形成し、イオン注入法によってｎｐｎトランジス
タのエミッタ層となるべきｎ^＋層９ａを形成すると共に
ｐｎｐトランジスタの外部ベース層となるべきｎ^＋層７
ｂを同時に形成する。この時開孔された部分は、金属配
線のコンタクト孔として使用される（第３図（Ｇ））。

次いで、同様にＰＳＧ膜４０１に所要の開孔を形成しイ
オン注入法によってｐｎｐトランジスタのエミッタ層と
なるべきｐ^＋層９ｂを形成し、各イオン注入層をアニー
ルした後、アルミニウム（Ａｌ）などの低抵抗金属によ
ってコレクタ電極配線１１ａ，１１ｂ、エミッタ電極配
線１２ａ，１２ｂ及びベース電極配線１３ａ，１３ｂを
形成する（第３図（Ｈ））。

〔発明が解決しようとする問題点〕

第４図（Ａ）はこの従来方法で製造されたトランジスタ
の平面パターン図である。ところで、トランジスタの周
波数特性はベース−コレクタ容量及びベース抵抗などに
依存し、周波数特性の向上にはこれらを小さくする必要
がある。上記構造ではベース抵抗を低下するためにｎｐ
ｎトランジスタではｐ^＋外部ベース層７ａを、またｐｎ
ｐトランジスタではｎ^＋外部ベース層７ｂを設けたので
あるが、ｎ^＋エミッタ層９ａとｐ^＋外部ベース層７ａと
の間隔Ｄ_Ｎ（第３図（Ｈ）中）やｐ^＋エミッタ層９ｂと
ｎ^＋外部ベース層７ｂとの間隔Ｄ_Ｐ（第３図（Ｈ）中）
はできる限り小さくしたいが絶対に零（エミッタ層と外
部ベース層が接する）になってはいけないので、拡散や
写真製版，エッチング等のマージンを考えてある程度エ
ミッタ層と外部ベース層とを離すこととなる。特に写真
製版の重ね合せマージンは、外部ベース層を分離エッジ
に合せ、エミッタ層も分離エッジに合せて形成するた
め、間接的な重ね合せとなって写真製版の１回の重ね合
せマージンの約２倍弱が必要であって、案外とベース抵
抗が低減されない。

またベース−コレクタ容量に関しても、それに対応する
ベース面積８０ａ，８０ｂ（第４図（Ａ中）は、エミッ
タ開孔幅Ｗ_Ｅ，ベース電極取り出し開孔幅Ｗ_Ｂ，それら
と電極配線との重ね合せ部分Ｋ，Ｋ′，エミッタ−ベー
ス電極配線間隔Ｓ，さらにエミッタ層とベース−コレク
タ接合界面との間隔Ｄ_Ｂに関係し、電極配線の写真製版
精度に依存するＳ，Ｋ，Ｋ′のために、ベース面積の縮
小、つまりはベース−コレクタ容量の低減が困難であ
る。

さらに、よく知られているように、ベース抵抗を低減す
るために、第４図（Ｂ）に示すようなダブル・ベース構
造とすることがある。このとき、単一ベース構造の場合
のエミッタ長に比べダブル・ベース構造の場合のエミッ
タ長は、高電流・高周波動作ではエミッタのベース電極
に対向したエッジ部しか動かないと考えられるので少し
小さくてよい。しかし、それでもダブル・ベース構造に
するとベース面８０ｃ（第４図（Ｂ）中）が大幅に増大
する。さらに、ベース配線領域も増大する。

この発明は以上のような点に鑑みてなされたもので、ト
ランジスタのベース抵抗及びベース−コレクタ容量を低
減することのできる半導体集積回路装置を提供すること
を目的としている。

〔問題点を解決するための手段〕

本発明に係る半導体集積回路装置の製造方法は、ｎｐ
ｎ，及びｐｎｐトランジスタに対応する素子形成領域を
有する半導体基板上にシリコン膜を形成した後、上記シ
リコン膜のパターニングにより、上記各導電型トランジ
スタの外部ベース層が配置される領域、及びその近傍の
領域上にそれぞれ、上記シリコン膜をベース電極取出
層、及びコレクタ電極取出層として選択的に形成し、そ
の後、酸化膜を、上記シリコン膜のパターンに合わせ
て、上記コレクタ電極取出層と、外部ベース層及びその
上のベース電極取出層との間に自己整合的に形成し、次
に、上記各素子形成領域内のパターニングされたシリコ
ン膜にそれぞれ所定の導電型の不純物を導入して、該シ
リコン膜からの不純物拡散により、上記各導導型トラン
ジスタの外部ベース層を形成し、さらに、活性ベース層
を該シリコン膜のパターンに合わせて外部ベース層に自
己整合的に隣接させて形成するものである。

〔作用〕

この発明においては、ｎｐｎ及びｐｎｐトランジスタの
外部ベース層が配置される領域上に上記シリコン膜をベ
ース電極取出層として選択的に形成し、その後、上記パ
ターニングされたシリコン膜にそれぞれ所定の導電型の
不純物を導入し、該シリコン膜からの不純物拡散によ
り、上記各導電型トランジスタの外部ベース層を形成
し、さらに、活性ベース層を上記シリコン膜のパターン
に合わせて外部ベース層に自己整合的に隣接させて形成
するから、活性ベース層と外部ベース層とのマクス合わ
せマージンの削減により、活性ベース層内側のエミッタ
層と外部ベース層との間隔を縮小することができる。こ
れによりエミッタ周辺を外部ベース層で取り囲んだベー
ス抵抗の低いダブルベース構造をベース面積の増大を招
くことなく実現することができ、またベース−コレクタ
容量の低減を図ることができる。

また、外部ベース層とコレクタ電極取出層とを分離する
酸化膜を、外部ベース層形成の際の拡散源となったシリ
コン膜のパターンに合わせて自己整合的に形成するの
で、外部ベース層と酸化膜とのマスク合わせマージンが
不要となり、外部ベース層とコレクタ電極取出層との間
の間隔を小さくすることができる。

さらに、上記酸化膜を形成する際のマスクは、外部ベー
ス層形成の際の拡散源となったシリコン膜であるため、
この酸化膜は外部ベース層に対してのみならず、当然こ
のシリコン膜に対しても自己整合的に配置されたものと
なっており、これにより上記シリコン膜自体であるベー
ス電極取出層と酸化膜との間のマスク合わせマージンに
ついても削減可能となり、ベース電極取出層とコレクタ
電極取出層との間隔を縮小することもできる。

またさらに、ｎｐｎ及びｐｎｐ型のトランジスタの各外
部ベース層の拡散源となるシリコン膜を一回のパターニ
ングにより形成するので、各導電型のトランジスタ毎に
外部ベース層の拡散源となる層のパターニングを行う場
合に比べて、より精度よく拡散源となるシリコン膜の位
置決めをすることができ、しかも精度良くマスク合わせ
する必要のある工程が上記シリコン膜のパターニング工
程の１回のみとなり、作業効率の向上を図ることができ
る。

〔実施例〕

第１図（Ａ）ないし（Ｉ）はこの発明の一実施例による
半導体集積回路装置の製造方法の主要工程段階における
状態を示す断面図で、第３図の従来例と同等部分は同一
符号で示す。

まず、第３図（Ｃ）に示す状態までは従来と同様に、ｐ
−シリコン基板１にｎ^＋コレクタ埋込層２ａ，ｎ^＋埋込
層２ｂ，ｐ^＋コレクタ埋込層３，ｎ−エピタキシャル層
４及び分離用酸化膜１０２を形成した後、第３図（Ｃ）
における窒化膜２０１及び下敷酸化膜１０１を除去し、
改めてイオン注入保護用の酸化膜１０３を形成し、図示
しないフォトレジストマスクを会してｐｎｐトランジス
タのコレクタ層となるｐ−層５ｂをイオン注入法によっ
て形成し、次いで同様にｎｐｎトランジスタのコレクタ
電極取り出し層となるｎ^＋層６ａを形成して上記酸化膜
１０３を全面除去し、基板全上面にシリコン膜６０１，
酸化膜１０４，窒化膜２０２，酸化膜１０５を順次この
順に披着させ、ｎｐｎ及びｐｎｐトランジスタそれぞれ
の外部ベース層及びベース電極取り出し層、さらにコレ
クタ電極取り出し層上の上記酸化膜１０４／窒化膜２０
２／酸化膜１０５を残すようにその他の領域の該複合膜
を除去する（第１図（Ａ））。

ここでシリコン膜６０１上の酸化膜１０４は、シリコン
膜６０１を酸化して形成してもよい。また、シリコン膜
６０１としては、単結晶シリコン膜，多結晶シリコン
膜，非結晶シリコン膜のいずれでもよいか、一般的には
多結晶シリコン膜を使用することが多い。さらに、窒化
膜２０２のエッチング時及び次工程のシリコン膜６０１
のエッチング時に、窒化膜とシリコン膜とのエッチング
の選択比のあるエッチング法を用いるときには、少なく
とも耐酸化性の窒化膜があればよい。ここでは酸化膜１
０４が窒化膜２０２のエッチング時のストッパとなり、
酸化膜１０５が次工程のシリコン膜６０１のエッチング
時のマスクとなる、選択比のないエッチング法を用いる
場合について記してある。

次いで、ｎｐｎ及びｐｎｐトランジスタそれぞれのコレ
クタ電極取り出し層とベース層の間のシリコン膜６０１
を選択的に除去する（第１図（Ｂ））。

この時マスクとしてのレジスト膜３０１は他の部分がエ
ッチング除去されないようにするためのものでパターン
的にラフでよく、エッチング自体のマスクとしては酸化
膜１０５が作用する。また、シリコン膜６０１エッチン
グ時にシリコン基板も若干エッチングされるか逆にシリ
コン膜６０１が残ることもあるが、大幅にシリコン膜６
０１が残ったり大幅にエッチングされたりしない限り、
次工程で選択酸化膜が埋込まれるので問題ではない。

次いで、酸化膜１０５を全面除去した後、窒化膜２０２
をマスクとして選択酸化してシリコン膜６０１を全面的
に酸化膜１０７ａ，１０７ｂ，１０８に変換し、同時に
シリコン基板を酸化し酸化膜１０６ａ，１０６ｂを形成
する。この時シリコン膜６０１が完全に酸化されること
が必要で、逆に若干下のシリコン基板が酸化されてもよ
い（第１図（Ｃ））。

次いで、窒化膜２０２を全面除去後、レジスト膜３０２
をマスクとしてシリコン膜にリン（Ｐ）などのｎ形不純
物を高濃度にイオン注入する（第１図（Ｄ））。

レジスト膜除去後、ｎ^＋シリコン膜６０２ｂから拡散し
てｐｎｐトランジスタの外部ベース層となるｎ^＋層７
ｂ，７ｂ′を形成し、新たにレジスト層３０３をマスク
としてｎｐｎトランジスタの外部ベース層及びｐｎｐト
ランジスタのコレクタ電極取り出し層となるシリコン膜
に、ボロン（Ｂ）のｐ形不純物を高濃度にイオン注入す
る（第１図（Ｅ））。

ここではイオン注入法による形成を示したが、もちろん
熱拡散を用いることもでき、その時は新たに窒化膜を披
着し、その窒化膜をパターニングすることで拡散マスク
として行える。また、ｎｐｎ及びｐｎｐトランジスタの
コレクタ電極取り出し層としてシリコン膜６０２ａ，６
０３ｂを残さない方法、つまり第１図（Ａ），（Ｂ）の
所で複合膜を残さず、さらにシリコン膜をエッチング
し、第１図（Ｃ）の所で酸化膜を形成して、最終のエミ
ッタ層形成の時に開孔する方法もある。

レジスト層３０３除去後、ｐ^＋シリコン膜６０３ａ，６
０３ｂから拡散してｎｐｎトランジスタの外部ベース層
となるｐ^＋層７ａ，７ａ′及びｐｎｐトランジスタのコ
レクタ電極取り出し層となるｐ^＋層６ｂを形成し、新た
にレジスト膜３０４をマスクとしてｐｎｐトランジスタ
のベース層となるｎ層８ｂを酸化膜１０７ｂをエッチン
グ除去した後にイオン注入によって形成する（第１図
（Ｆ））。

次いで、ｐｎｐトランジスタと同様に、レジスト膜３０
４除去後、新たにレジスト膜３０５をマスクとしてｎｐ
ｎトランジスタのベース層となるｐ層８ａを酸化膜１０
７ａをエッチング除去した後にイオン注入によって形成
する（第１図（Ｇ））。

これらベース形成にあたっては、マスクとなるレジスト
膜３０４，３０５は酸化膜１０７ａ，１０７ｂを除去で
きるように若干大き目にシリコン膜にかかるように形成
され、実際にはシリコン膜（８ｂに対しては６０２ｂ，
８ａに対しては６０３ａ）が不純物導入のイオン注入の
マスクとして作用し、自己整合的にその領域が決められ
る。

また、ｎｐｎとｐｎｐトランジスタのベース層形成の順
及びアニールの時期は、デバイス特性から要求される接
合リークの程度，電流増幅率，周波数性能などによって
変わり、ベース層形成については一般的には拡散係数の
大きなボロンを使うｐ形ベース層の形成が後になること
が多く、またアニールについては次工程のＰＳＧ膜の焼
き締めと同時に一括して行うこともある。

レジスト層３０５を除去した後、ＰＳＧ膜４０１を披着
後アニール及び焼き締めの熱処理を行ってから、ｎｐｎ
トランジスタのエミッタ層とコレクタ電極取り出し及び
ｐｎｐトランジスタのベース電極取り出しの開孔をＰＳ
Ｇ膜４０１に開け、さらにリンやヒ素などのｎ形不純物
を導入（イオン注入，熱拡散いずれでも同じ）して、ｎ
ｐｎトランジスタのエミッタ層となるｎ^＋層９ａを形成
する（第１図（Ｈ））。

次いで、ｐｎｐトランジスタのエミッタ層とコレクタ電
極取り出し及びｎｐｎトランジスタのベース電極取り出
しの開孔をＰＳＧ膜４０１に開けて、さらにｐ形不純物
をイオン注入によって導入し（熱拡散法を用いる時は、
窒化膜を披着しこれをパターニングして拡散マスクとす
る必要がある）、ｐｎｐトランジスタのエミッタ層とな
るｐ^＋層９ｂを形成し、最後に低抵抗金属配線を行う
（第１図（Ｉ））。

第２図はこのようにして製造されたトランジスタの、従
来法の第４図に対応する平面パターン図で、外部ベース
層７ａ，７ａ′（７ｂ，７ｂ′）がエミッタ層９ａ（９
ｂ）を取り囲んでおり、第４図（Ｂ）のダブル・ベース
構造に相当し、ベース抵抗は低下しており、かつベース
面積８１ａ（８１ｂ）は従来の単一ベース構造の第４図
（Ａ）並に小さく、ベース−コレクタ容量が大幅に低減
できる。

また、酸化膜１０６ａ，１０６ｂでベース層７ａ，７ｂ
が囲まれているので、ベース側壁でのベース−コレクタ
容量が無くなる。

さらに、第２図で示すようにベース面積はエミッタ層の
幅Ｗ_Ｅ，ベース電極取り出し層の幅Ｗ_Ｂと、エミッタ層
と外部ベース層との間隔Ｄ_Ｎに関係し、電極配線の写真
製版に規定される寸法Ｋ，Ｓに無関係となって、つまり
これらの寸法Ｋ，Ｓの分だけベース面積は小さくなる。

ここで、ベース電極１３ａ（１３ｂ）から遠い方の外部
ベース層７ａ′（７ｂ′）の間での抵抗は、ベース層８
ａ（８ｂ）を増加さすことなく外部ベース層７ａ′（７
ｂ′）が分離酸化膜上の低抵抗のシリコン層６０３ａ′
（６０２ｂ′）によってベース電極１３ａ（１３ｂ）に
つながっているので非常に小さく、両側から金属配線さ
れていないが、ほとんどダブル・ベース構造に近いベー
ス抵抗になっている。

また、第１図（Ｉ）で示すエミッタ層９ａ（９ｂ）と外
部ベース層７ａ（７ｂ）との間隔Ｄ_Ｎ（Ｄ_Ｐ）は、エミ
ッタ層９ａ（９ｂ）の開孔のパターニングを外部ベース
層７ａ（７ｂ）の拡散源となったシリコン膜に重ね合せ
て行うので１回分の写真製版重ね合せマージンでよく、
従来の約半分にすることができ、ベース抵抗が低減でき
る。

また外部ベース層７ａ′（７ｂ′）とコレクタ電極取出
層６ａ，６０２ａ（６ｂ，６０３ｂ）とを分離する酸化
膜１０６ａ（１０６ｂ）を、外部ベース層形成の際の拡
散源となったシリコン膜のパターンに合わせて自己整合
的に形成するので、外部ベース層と酸化膜とのマスク合
わせマージンが不要となり、外部ベース層とコレクタ電
極取出層との間の間隔を小さくすることができる。

さらに、上記酸化膜１０６ａ（１０６ｂ）を形成する際
のマスクは、外部ベース層形成の際の拡散源となったシ
リコン膜６０３ａ（６０２ｂ）であるため、この酸化膜
は外部ベース層７ａ′（７ｂ′）に対してのみならず、
当然このシリコン膜に対しても自己整合的に配置された
ものとなっており、これにより上記シリコン膜自体であ
るベース電極取出層６０３ａ（６０２ｂ）と酸化膜１０
６ａ（１０６ｂ）との間のマスク合わせマージンについ
ても削減可能となり、ベース電極取出層とコレクタ電極
取出層との間隔を縮小することもできる。

またさらに、ｎｐｎ及びｐｎｐ型のトランジスタの各外
部ベース層７ａ，７ａ′及び７ｂ，７ｂ′の拡散源とな
るシリコン膜６０１を一回のパターニングにより形成す
るので、各導電型のトランジスタ毎に外部ベース層の拡
散源となる層のパターニングを行う場合に比べて、より
精度よくシリコン膜６０１の位置決めをすることがで
き、しかも精度良くマスク合わせする必要のある工程が
上記シリコン膜のパターニング工程の１回のみとなり、
作業効率の向上を図ることができる。このように、それ
ぞれのｎｐｎ及びｐｎｐトランジスタのベース抵抗，エ
ース−コレクタ容量が小さくできるので、トランジスタ
の周波数特性が改良される。

〔発明の効果〕

以上説明したように、この発明に係る半導体集積回路装
置の製造方法によれば、外部ベース層をシリコン膜を不
純物拡散源として形成するとともにそのシリコン膜をベ
ース電極取り出し層としても使用し、さらにそのシリコ
ン膜のパターンに合せて活性ベース層，コレクタ−ベー
ス間絶縁膜を自己整合的に形成するようにしたので、ｎ
ｐｎ及びｐｎｐトランジスタについてそれぞれエミッタ
層と外部ベース層との間隔を従来の約半分にすると共
に、ダブル・ベース構造並にベース抵抗を低減すること
ができ、さらに、ベース面積を電極配線の写真製版で規
定される重ね合せ寸法及び間隔寸法に無関係とすること
ができ、ベース−コレクタ間容量も小さくでき、周波数
特性の良好なトランジスタが得られるなどの効果があ
る。また、外部ベース層とコレクタ電極取出層とを分離
する酸化膜を、外部ベース層形成の際の拡散源となった
シリコン膜のパターンに合わせて自己整合的に形成する
ので、外部ベース層と酸化膜とのマスク合わせマージン
が不要となり、外部ベース層とコレクタ電極取出層との
間の間隔を小さくすることができる効果がある。

さらに、上記酸化膜を形成する際のマスクは、外部ベー
ス層形成の際の拡散源となったシリコン膜であるため、
この酸化膜は外部ベース層に対してのみならず、当然こ
のシリコン膜に対しても自己整合的に配置されたものと
なっており、これにより上記シリコン膜自体であるベー
ス電極取出層と酸化膜との間のマスク合わせマージンに
ついても削減可能となり、ベース電極取出層とコレクタ
電極取出層との間隔を縮小することができる効果もあ
る。

またさらに、ｎｐｎ及びｐｎｐ型のトランジスタの各外
部ベース層の拡散源となるシリコン膜を一回のパターニ
ングにより形成するので、各導電型のトランジスタ毎に
外部ベース層の拡散源となる層のパターニングを行う場
合に比べて、より精度よくシリコン膜の位置決めをする
ことができ、しかも精度良くマスク合わせする必要のあ
る工程が上記シリコン膜のパターニング工程の１回のみ
となり、作業効率の向上を図ることができる効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体集積回路装置
の製造方法の主要工程段階における状態を示す断面図、
第２図は上記実施例の方法で製造されたトランジスタの
平面パターン図、第３図は従来の半導体集積回路装置の
製造方法の主要工程段階における状態を示す断面図、第
４図は従来方法で製造されたトランジスタの平面パター
ン図である。 １はｐ⁻シリコン基板、２ａ，２ｂはｎ^＋埋込層、３は
ｐ^＋埋込層、４はｎ⁻エピタキシャル層、５ｂはｐ⁻コ
レクタ層、６ａ，６ｂはコレクタ電極取り出し層、７
ａ，７ａ′，７ｂ，７ｂ′は外部ベース層、８ａ，８ｂ
はベース層、９ａ，９ｂはエミッタ層、１１ａないし１
３ｂは電極配線、１０１ないし１０８は酸化膜、２０
１，２０２は窒化膜、３０１ないし３０５はレジスト
膜、４０１はＰＳＧ膜、６０１ないし６０３ｂはシリコ
ン膜である。 なお、図中、同一符号は同一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ｎｐｎ，及びｐｎｐトランジスタに対応す
   る素子形成領域を有する半導体基板上にシリコン膜を形
   成する工程と、 上記シリコン膜のパターニングにより、上記各導電型ト
   ランジスタの外部ベース層が配置される領域，及びその
   近傍の領域上にそれぞれ、上記シリコン膜をベース電極
   取出層，及びコレクタ電極取出層として選択的に形成す
   る工程と、 酸化膜を、上記シリコン膜のパターンに合わせて、上記
   コレクタ電極取出層と、外部ベース層及びその上のベー
   ス電極取出層との間に自己整合的に形成する工程と、 上記各素子形成領域内のパターニングされたシリコン膜
   にそれぞれ所定の導電型の不純物を導入し、該シリコン
   膜からの不純物拡散により、上記各導電型トランジスタ
   の外部ベース層を形成する工程と、 活性ベース層を該シリコン膜のパターンに合わせて外部
   ベース層に自己整合的に隣接させて形成する工程とを含
   むことを特徴とする半導体集積回路装置の製造方法。