JPH0620177B2 - 半導体装置の内部バイアス発生回路 - Google Patents
半導体装置の内部バイアス発生回路Info
- Publication number
- JPH0620177B2 JPH0620177B2 JP59007955A JP795584A JPH0620177B2 JP H0620177 B2 JPH0620177 B2 JP H0620177B2 JP 59007955 A JP59007955 A JP 59007955A JP 795584 A JP795584 A JP 795584A JP H0620177 B2 JPH0620177 B2 JP H0620177B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ring oscillator
- generation circuit
- internal bias
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は、リングオシレータとチャージポンプ回路を用
いた半導体装置の内部バイアス発生回路に関する。
いた半導体装置の内部バイアス発生回路に関する。
［発明の技術的背景とその問題点］ 従来、集積回路の内部バイアス発生回路例えば、基板バ
イアス発生回路にリングオシレータが用いられている。
第１図に従来の基板バイアス発生回路を示す。１はＭＯ
Ｓインバータを複数段接続したリングオシレータ、２a
および２b はクロックジェネレータ、３a および３b は
チャージポンプ回路である。
イアス発生回路にリングオシレータが用いられている。
第１図に従来の基板バイアス発生回路を示す。１はＭＯ
Ｓインバータを複数段接続したリングオシレータ、２a
および２b はクロックジェネレータ、３a および３b は
チャージポンプ回路である。
第１図において、ドレン電源電圧ＶＤＤとソース電源電
圧ＶＳＳとが投入されると、リングオシレータ１が動作
する。位相がほぼ１８０゜違う２種類のリングオシレー
タ出力φＡとφＢをクロックジェネレータ２a と２b に
それぞれ入力すると、クロックジェネレータ２a ，２b
の各出力ノードＮa とＮb の出力波形は位相がほぼ１８
０゜違って出力される。このため、チャージポンプ回路
の３3 と３b のコンデンサＣa とＣb は、交互に充放電
を繰り返し、基板バイアス発生回路の出力電圧ＶＢＢを
一定に保つように働く。
圧ＶＳＳとが投入されると、リングオシレータ１が動作
する。位相がほぼ１８０゜違う２種類のリングオシレー
タ出力φＡとφＢをクロックジェネレータ２a と２b に
それぞれ入力すると、クロックジェネレータ２a ，２b
の各出力ノードＮa とＮb の出力波形は位相がほぼ１８
０゜違って出力される。このため、チャージポンプ回路
の３3 と３b のコンデンサＣa とＣb は、交互に充放電
を繰り返し、基板バイアス発生回路の出力電圧ＶＢＢを
一定に保つように働く。
しかしながら、集積回路基板の電圧は、集積回路動作時
に大きく変動する。その原因の一つに基板と配線に用い
ている不純物拡散層との容量結合があげられる。例えば
ＭＯＳ−ＤＲＡＭの場合、アクティブサイクルのセンス
アンプ動作時に、配線に用いているＮ＋の不純物拡散層
の電圧が急激に高いレベルから低いレベルに変動する。
このため、Ｐ型基板の電圧もＰＮ接合の容量結合によ
り、低くなる。第１図に示したような従来の基板バイア
ス発生回路では、基板の電圧が変動しても、それに追従
して、リングオシレータの発振周波数はあまり変化しな
いために、基板の電圧が基準電圧に復帰するのに時間が
かかった。このため、周辺回路のＭＯＳＦＥＴのしきい
値電圧が変動し、回路の動作スピードも変動し、誤動作
を招いたり、信頼性をそこねる等の問題が生じていた。
に大きく変動する。その原因の一つに基板と配線に用い
ている不純物拡散層との容量結合があげられる。例えば
ＭＯＳ−ＤＲＡＭの場合、アクティブサイクルのセンス
アンプ動作時に、配線に用いているＮ＋の不純物拡散層
の電圧が急激に高いレベルから低いレベルに変動する。
このため、Ｐ型基板の電圧もＰＮ接合の容量結合によ
り、低くなる。第１図に示したような従来の基板バイア
ス発生回路では、基板の電圧が変動しても、それに追従
して、リングオシレータの発振周波数はあまり変化しな
いために、基板の電圧が基準電圧に復帰するのに時間が
かかった。このため、周辺回路のＭＯＳＦＥＴのしきい
値電圧が変動し、回路の動作スピードも変動し、誤動作
を招いたり、信頼性をそこねる等の問題が生じていた。
また、従来の基板バイアス発生回路においては、電源投
入時に、リングオシレータのドライバトランジスタのし
きい値電圧が低いために、パワーオンカレントという電
流が急激に流れる現象が起こる。このため、リングオシ
レータが発振しなくなる問題があった。
入時に、リングオシレータのドライバトランジスタのし
きい値電圧が低いために、パワーオンカレントという電
流が急激に流れる現象が起こる。このため、リングオシ
レータが発振しなくなる問題があった。
［発明の目的］ 本発明は上記の問題点に鑑みてなされたもので、信頼性
の高い半導体装置の内部バイアス発生回路を提供するこ
とを目的とする。
の高い半導体装置の内部バイアス発生回路を提供するこ
とを目的とする。
［発明の概要］ 本発明は、リングオシレータの負荷ＭＯＳＦＥＴのゲー
トの入力電圧を制御することによってリングオシレータ
の発振周波数を制御し、このリングオシレータを用いた
内部バイアス発生回路において、例えば変動の少ない内
部バイアス出力電圧を得るようにしたものですなわち、
上記の目的を達成するために本発明の半導体装置の内部
バイアス発生回路は、複数段のＭＯＳインバータにより
構成されるリングオシレータと、このリングオシレータ
の出力により駆動されるチャージポンプ回路とを有する
半導体装置の内部バイアス発生回路において、前記リン
グオシレータを構成するＭＯＳインバータの負荷ＭＯＳ
ＦＥＴのうち、所定の負荷ＭＯＳＦＥＴのゲートにオン
またはオフ用の電位を、前記内部バイアス発生回路の負
荷となる動作回路の状態に対応して選択的に与え、残り
の負荷ＭＯＳＦＥＴのゲートに固定電位を与えるゲート
制御手段を備えたことを特徴とする。
トの入力電圧を制御することによってリングオシレータ
の発振周波数を制御し、このリングオシレータを用いた
内部バイアス発生回路において、例えば変動の少ない内
部バイアス出力電圧を得るようにしたものですなわち、
上記の目的を達成するために本発明の半導体装置の内部
バイアス発生回路は、複数段のＭＯＳインバータにより
構成されるリングオシレータと、このリングオシレータ
の出力により駆動されるチャージポンプ回路とを有する
半導体装置の内部バイアス発生回路において、前記リン
グオシレータを構成するＭＯＳインバータの負荷ＭＯＳ
ＦＥＴのうち、所定の負荷ＭＯＳＦＥＴのゲートにオン
またはオフ用の電位を、前記内部バイアス発生回路の負
荷となる動作回路の状態に対応して選択的に与え、残り
の負荷ＭＯＳＦＥＴのゲートに固定電位を与えるゲート
制御手段を備えたことを特徴とする。
［発明の効果］ 本発明の内部バイアス発生回路を用い、その出力電圧で
リングオシレータの負荷ＭＯＳＦＥＴのゲートを制御す
るように構成すれば、内部バイアス発生回路の出力電圧
が基準電圧から変動すると、リングオシレータの発振周
波数が変化し、それにより、内部バイアス発生回路の動
作スピードが変化し、すぐに、出力電圧を基準電圧にも
どすことが可能となった。また、前記内部バイアス発生
回路の出力電圧の基準電圧は、前記リングオシレータの
インバータを構成する負荷ＭＯＳＦＥＴのゲートの入力
電圧を変え、リングオシレータの発振周波数を変えるこ
とにより、簡単に制御できるようになった。これによ
り、信頼性の高い、低消費電流の内部バイアス発生回路
の実現が可能となった。さらに、基板バイアス発生回路
においては、電源投入時に前記パワーオンカレントが減
少し、確実に基板バイアス発生回路は動作するようにな
った。
リングオシレータの負荷ＭＯＳＦＥＴのゲートを制御す
るように構成すれば、内部バイアス発生回路の出力電圧
が基準電圧から変動すると、リングオシレータの発振周
波数が変化し、それにより、内部バイアス発生回路の動
作スピードが変化し、すぐに、出力電圧を基準電圧にも
どすことが可能となった。また、前記内部バイアス発生
回路の出力電圧の基準電圧は、前記リングオシレータの
インバータを構成する負荷ＭＯＳＦＥＴのゲートの入力
電圧を変え、リングオシレータの発振周波数を変えるこ
とにより、簡単に制御できるようになった。これによ
り、信頼性の高い、低消費電流の内部バイアス発生回路
の実現が可能となった。さらに、基板バイアス発生回路
においては、電源投入時に前記パワーオンカレントが減
少し、確実に基板バイアス発生回路は動作するようにな
った。
［発明の実施例］ 本発明の実施例の説明に先立ち、本発明におけるリング
オシレータの発振周波数制御の方式を図面を用いて以下
に述べる。
オシレータの発振周波数制御の方式を図面を用いて以下
に述べる。
第２図はそのようなリングオシレータの一例を示す回路
図であり、第３図はその名ノードのタイミンク波形であ
る。
図であり、第３図はその名ノードのタイミンク波形であ
る。
第２図は、各ＭＯＳインバータの負荷ＭＯＳＦＥＴを２
個とし、その一方のゲートは共通のノードＡに接続され
ていて、他方のゲートはドレン電源電圧ＶＤＤに接続さ
れ、常に導通状態にある。即ち、ノードＡの制御電圧が
低くて負荷ＭＯＳＦＥＴ−Ｑ２２１，Ｑ２２２，Ｑ
２２３，Ｑ２２４，Ｑ２２５が非導通状態にあっても、
第３図のように、リングオシレータは低周波で動作して
いる。しかし、ノードＡの電圧が高くなると、負荷ＭＯ
ＳＦＥＴ−Ｑ２２１，Ｑ２２２，Ｑ２２３，Ｑ２２４，
Ｑ２２５は導通状態になり、ドライバＭＯＳＦＥＴ−Ｑ
２１１，Ｑ２１２，Ｑ２１３，Ｑ２１４，Ｑ２１５のゲ
ートの充放電は速く行なわれ、リングオシレータは高周
波で動作するようになる。
個とし、その一方のゲートは共通のノードＡに接続され
ていて、他方のゲートはドレン電源電圧ＶＤＤに接続さ
れ、常に導通状態にある。即ち、ノードＡの制御電圧が
低くて負荷ＭＯＳＦＥＴ−Ｑ２２１，Ｑ２２２，Ｑ
２２３，Ｑ２２４，Ｑ２２５が非導通状態にあっても、
第３図のように、リングオシレータは低周波で動作して
いる。しかし、ノードＡの電圧が高くなると、負荷ＭＯ
ＳＦＥＴ−Ｑ２２１，Ｑ２２２，Ｑ２２３，Ｑ２２４，
Ｑ２２５は導通状態になり、ドライバＭＯＳＦＥＴ−Ｑ
２１１，Ｑ２１２，Ｑ２１３，Ｑ２１４，Ｑ２１５のゲ
ートの充放電は速く行なわれ、リングオシレータは高周
波で動作するようになる。
このように、ノードＡの電圧を制御することにより、負
荷コンダクタンスを制御してリングオシレータの発振周
波数を簡単に変えることができる。
荷コンダクタンスを制御してリングオシレータの発振周
波数を簡単に変えることができる。
第４図は、第２図の構成に加えて更に負荷ＭＯＳＦＥＴ
−Ｑ２４１，Ｑ２４２，…、Ｑ２４５を設けた例であ
り、ノードＡの電圧とノードＢの電圧の両方の制御電圧
によって、リングオシレータの発振周波数を制御する場
合である。
−Ｑ２４１，Ｑ２４２，…、Ｑ２４５を設けた例であ
り、ノードＡの電圧とノードＢの電圧の両方の制御電圧
によって、リングオシレータの発振周波数を制御する場
合である。
以上のように、リングオシレータの負荷ＭＯＳＦＥＴの
ゲートを制御することによって、その発振周波数を適当
に変化させることができる。
ゲートを制御することによって、その発振周波数を適当
に変化させることができる。
なお、第２図，第４図でゲートをＶＤＤに接続した負荷
ＭＯＳＦＥＴ−Ｑ２３１，Ｑ２３２，…，Ｑ２３５はＤ
タイプ，Ｅ口タイプいずれでもよいし、またこれがなく
てもよい。更にインバータがＣＭＯＳで作られている場
合も有効である。
ＭＯＳＦＥＴ−Ｑ２３１，Ｑ２３２，…，Ｑ２３５はＤ
タイプ，Ｅ口タイプいずれでもよいし、またこれがなく
てもよい。更にインバータがＣＭＯＳで作られている場
合も有効である。
以上のようなリングオシレータを用いた本発明の内部バ
イアス発生回路の一実施例を第５図を用いて説明する。
イアス発生回路の一実施例を第５図を用いて説明する。
第５図の内部バイアス発生回路は、リングオシレータ５
１と、その出力によって制御されるチャージポンプ回路
を含む電圧発生回路５２およびその出力レベルを検知す
るレベル検知回路５３からなる。そしてリングオシレー
タ５１のＭＯＳインバータを構成する負荷ＭＯＳＦＥＴ
−Ｑ５２１，Ｑ５２２，…，Ｑ５２５のゲートＡがレベ
ル検知回路５３の出力により制御されるようになってい
る。
１と、その出力によって制御されるチャージポンプ回路
を含む電圧発生回路５２およびその出力レベルを検知す
るレベル検知回路５３からなる。そしてリングオシレー
タ５１のＭＯＳインバータを構成する負荷ＭＯＳＦＥＴ
−Ｑ５２１，Ｑ５２２，…，Ｑ５２５のゲートＡがレベ
ル検知回路５３の出力により制御されるようになってい
る。
前述したように、集積回路基板の電圧は、内部バイアス
発生回路の負荷となる動作回路に起因して、集積回路動
作時に大きく変動する。例えば、ＭＯＳ−ＤＲＡＭの場
合には、アクティブサイクルのセンスアンプ動作時に、
配線に用いているＮ＋の不純物拡散層の電圧が急激に高
いレベルから低いレベルに変動するため、Ｐ型基板の電
圧もＰＮ接合の容量接合により低くなる。
発生回路の負荷となる動作回路に起因して、集積回路動
作時に大きく変動する。例えば、ＭＯＳ−ＤＲＡＭの場
合には、アクティブサイクルのセンスアンプ動作時に、
配線に用いているＮ＋の不純物拡散層の電圧が急激に高
いレベルから低いレベルに変動するため、Ｐ型基板の電
圧もＰＮ接合の容量接合により低くなる。
しかしながら、本発明によれば、電圧発生回路５２の出
力変動に応じてリングオシレータ５１の発振周波数が制
御されて、例えば電圧発生回路５２の出力変動を補償す
るような動作が行なわれる。
力変動に応じてリングオシレータ５１の発振周波数が制
御されて、例えば電圧発生回路５２の出力変動を補償す
るような動作が行なわれる。
第５図において、レベル検知回路５３を省いて電圧発生
回路５２の出力を直接、リングオシレータ５２の負荷Ｍ
ＯＳＦＥＴのゲートＡに入力するようにしてもよい。ま
た、ゲートＡを独立にクロック発生器で制御して、必要
な時間だけ電圧発生回路５２を動作させたり、あるいは
その出力電圧ＶＡを任意の値に制御したりすることもで
きる。
回路５２の出力を直接、リングオシレータ５２の負荷Ｍ
ＯＳＦＥＴのゲートＡに入力するようにしてもよい。ま
た、ゲートＡを独立にクロック発生器で制御して、必要
な時間だけ電圧発生回路５２を動作させたり、あるいは
その出力電圧ＶＡを任意の値に制御したりすることもで
きる。
第６図に参考例として、負荷ＭＯＳＦＥＴのゲート制御
用信号として、基板バイアスを利用した基板バイアス発
生回路を示す。
用信号として、基板バイアスを利用した基板バイアス発
生回路を示す。
第１図と対応する部分には第１図と同一符号を付して詳
細な説明は省く。第１図と異なる点は、リングオシレー
タ１の負荷ＭＯＳＦＥＴのゲートに、チャージポンプ回
路３a ，３b の基板バイアス出力電圧ＶＢＢを直接入力
していることである。
細な説明は省く。第１図と異なる点は、リングオシレー
タ１の負荷ＭＯＳＦＥＴのゲートに、チャージポンプ回
路３a ，３b の基板バイアス出力電圧ＶＢＢを直接入力
していることである。
この基板バイアス発生回路は、ＮチャンネルＭＯＳ集積
回路の場合、定常動作時に基板バイアス電圧ＶＢＢが負
の値を示す。そしてもし、ＶＢＢがより負の方向に変動
したとすると、リングオシレータの負荷ＭＯＳＦＥＴの
コンダクタンスを下げる方向に働き、この結果、リング
オシレータ１の周波数が低くなってチャージポンプ回路
３a ，３b のポンピング能力を低下させ、速やかにＶ
ＢＢを定常状態に復帰させるように働く。又プリチャー
ジ初期においてはＶＢＢが零であり、このときリングオ
シレータ１の負荷ＭＯＳＦＥＴは定常状態より高コンダ
クタンスにあるため高い発振周波数で発振を開始し、従
って速やかにＶＢＢが負方向に変化するように働らく。
この結果、電源投入時のパワーオンカレントが少なく、
信頼性の高い基板バイアス発生回路となる。
回路の場合、定常動作時に基板バイアス電圧ＶＢＢが負
の値を示す。そしてもし、ＶＢＢがより負の方向に変動
したとすると、リングオシレータの負荷ＭＯＳＦＥＴの
コンダクタンスを下げる方向に働き、この結果、リング
オシレータ１の周波数が低くなってチャージポンプ回路
３a ，３b のポンピング能力を低下させ、速やかにＶ
ＢＢを定常状態に復帰させるように働く。又プリチャー
ジ初期においてはＶＢＢが零であり、このときリングオ
シレータ１の負荷ＭＯＳＦＥＴは定常状態より高コンダ
クタンスにあるため高い発振周波数で発振を開始し、従
って速やかにＶＢＢが負方向に変化するように働らく。
この結果、電源投入時のパワーオンカレントが少なく、
信頼性の高い基板バイアス発生回路となる。
第１図は従来の基板バイアス発生回路を示す図、第２図
は本発明におけるリングオシレータの発振周波数制御方
式の一例を説明するための図、第３図はその各ノード電
圧波形を示す図、第４図は他の制御方式を説明するため
の図、第５図は本発明の一実施例の内部バイアス発生回
路を示す図、第６図は負荷ＭＯＳＦＥＴのゲート制御用
信号として、基板バイアスを利用した基板バイアス発生
回路の参考図である。 １……リングオシレータ、２a ，２b ……クロックジェ
ネレータ、３a ，３b ……チャージポンプ回路、５１…
…リングオシレータ、５２……電圧発生回路、５３……
レベル検知回路。
は本発明におけるリングオシレータの発振周波数制御方
式の一例を説明するための図、第３図はその各ノード電
圧波形を示す図、第４図は他の制御方式を説明するため
の図、第５図は本発明の一実施例の内部バイアス発生回
路を示す図、第６図は負荷ＭＯＳＦＥＴのゲート制御用
信号として、基板バイアスを利用した基板バイアス発生
回路の参考図である。 １……リングオシレータ、２a ，２b ……クロックジェ
ネレータ、３a ，３b ……チャージポンプ回路、５１…
…リングオシレータ、５２……電圧発生回路、５３……
レベル検知回路。
Claims (3)
- 【請求項１】複数段のＭＯＳインバータにより構成され
るリングオシレータと、このリングオシレータの出力に
より駆動されるチャージポンプ回路とを有する半導体装
置の内部バイアス発生回路において、 前記リングオシレータを構成するＭＯＳインバータの負
荷ＭＯＳＦＥＴのうち、所定の負荷ＭＯＳＦＥＴのゲー
トにオンまたはオフ用の電位を、前記内部バイアス発生
回路の負荷となる動作回路の状態に対応して選択的に与
え、残りの負荷ＭＯＳＦＥＴのゲートに固定電位を与え
るゲート制御手段を備えたことを特徴とする半導体装置
の内部バイアス発生回路。 - 【請求項２】前記所定の負荷ＭＯＳＦＥＴは、前記ゲー
ト制御手段によって互いに独立に制御される、複数の負
荷ＭＯＳＦＥＴ群からなることを特徴とする特許請求の
範囲第１項記載の半導体装置の内部バイアス発生回路。 - 【請求項３】前記ゲート制御手段は、前記チャージポン
プ回路の出力電圧レベルを検出する回路を備え、このレ
ベル検出回路の出力により前記負荷ＭＯＳＦＥＴのゲー
トを制御するものである特許請求の範囲第１項記載の半
導体装置の内部バイアス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007955A JPH0620177B2 (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の内部バイアス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007955A JPH0620177B2 (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の内部バイアス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60152048A JPS60152048A (ja) | 1985-08-10 |
| JPH0620177B2 true JPH0620177B2 (ja) | 1994-03-16 |
Family
ID=11679911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007955A Expired - Lifetime JPH0620177B2 (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の内部バイアス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620177B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
| JPH0494566A (ja) * | 1990-08-10 | 1992-03-26 | Sharp Corp | 半導体記憶装置の基板バイアス発生回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294084A (en) * | 1976-02-02 | 1977-08-08 | Nec Corp | Integrated circuit |
| JPS5930340B2 (ja) * | 1977-01-24 | 1984-07-26 | 株式会社東芝 | バイアス電圧発生装置 |
| JPS6033314B2 (ja) * | 1979-11-22 | 1985-08-02 | 富士通株式会社 | 基板バイアス電圧発生回路 |
| JPS5719935A (en) * | 1980-07-10 | 1982-02-02 | Mitsubishi Electric Corp | Coating method of phosphor subsistance slurry |
-
1984
- 1984-01-20 JP JP59007955A patent/JPH0620177B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60152048A (ja) | 1985-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236199A (en) | Regulated high voltage power supply | |
| US4321661A (en) | Apparatus for charging a capacitor | |
| KR930008876B1 (ko) | 반도체소자의 고전압 발생회로 | |
| US5939935A (en) | Charge pump | |
| JPH0114712B2 (ja) | ||
| US5347171A (en) | Efficient negative charge pump | |
| US6208196B1 (en) | Current mode charge pumps | |
| US4208595A (en) | Substrate generator | |
| JPH0468861B2 (ja) | ||
| US5247208A (en) | Substrate bias generating device and operating method thereof | |
| EP0594230B1 (en) | High efficiency n-channel charge pump | |
| JPH07326957A (ja) | Ｃｍｏｓ回路 | |
| JPH0691457B2 (ja) | 基板バイアス発生回路 | |
| US5130566A (en) | Pulse generator circuit for producing simultaneous complementary output pulses | |
| JPS6331942B2 (ja) | ||
| JPH0620177B2 (ja) | 半導体装置の内部バイアス発生回路 | |
| US6424202B1 (en) | Negative voltage generator for use with N-well CMOS processes | |
| JPS6412410B2 (ja) | ||
| US5270580A (en) | Pulse generator circuit for producing simultaneous complementary output pulses | |
| EP0678969B1 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
| JPH10247690A (ja) | 低電圧動作発振器 | |
| JP2672023B2 (ja) | 基板電圧発生回路 | |
| JPH024010A (ja) | 出力回路 | |
| JPH076581A (ja) | 基板バイアス・ポンプ装置 | |
| JPS62134959A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |