JPH06202432A - 画像形成装置の帯電装置 - Google Patents
画像形成装置の帯電装置Info
- Publication number
- JPH06202432A JPH06202432A JP35855392A JP35855392A JPH06202432A JP H06202432 A JPH06202432 A JP H06202432A JP 35855392 A JP35855392 A JP 35855392A JP 35855392 A JP35855392 A JP 35855392A JP H06202432 A JPH06202432 A JP H06202432A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- grid
- image carrier
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
Abstract
(57)【要約】 （修正有）
【目的】帯電器に配設したグリッド電圧の制御する高圧
トランジスタの過電圧による破壊阻止を簡単な構成によ
って行う。 【構成】高圧トランジスタのベース電圧の最小値を制限
して、これが完全にオフとならない手段を配する。帯電
器７の像担持体側の解放部位には、グリッド９が配設し
てあり、これを高圧トランジスタＴr1によってシリーズ
制御することによって、像担持体６の表面電位を制御す
る。グリッド電位は抵抗Ｒ８、Ｒ９の分圧抵抗によって
得られた電圧をコンパレータ３に入力し、ここで基準電
圧Ｖrefと比較してトランジスタＴr2をスイッチ作動さ
せる。該トランジスタＴr2のスイッチ動作によって、パ
ルス発生回路１から発生するパルスが抵抗Ｒ１，Ｒ２の
分圧比に応じた値でコンデンサＣ２を介してトランス２
を駆動し、その２次側出力は、整流器Ｄ１、平滑回路Ｃ
１、Ｒ５を経て高圧トランジスタＴr1を駆動制御する。
トランジスタの過電圧による破壊阻止を簡単な構成によ
って行う。 【構成】高圧トランジスタのベース電圧の最小値を制限
して、これが完全にオフとならない手段を配する。帯電
器７の像担持体側の解放部位には、グリッド９が配設し
てあり、これを高圧トランジスタＴr1によってシリーズ
制御することによって、像担持体６の表面電位を制御す
る。グリッド電位は抵抗Ｒ８、Ｒ９の分圧抵抗によって
得られた電圧をコンパレータ３に入力し、ここで基準電
圧Ｖrefと比較してトランジスタＴr2をスイッチ作動さ
せる。該トランジスタＴr2のスイッチ動作によって、パ
ルス発生回路１から発生するパルスが抵抗Ｒ１，Ｒ２の
分圧比に応じた値でコンデンサＣ２を介してトランス２
を駆動し、その２次側出力は、整流器Ｄ１、平滑回路Ｃ
１、Ｒ５を経て高圧トランジスタＴr1を駆動制御する。
Description
【０００１】
【産業上の利用分野】この発明は、静電複写機、同プリ
ンタ等静電転写プロセスを利用する画像形成装置、就
中、その帯電装置に関するものである。
ンタ等静電転写プロセスを利用する画像形成装置、就
中、その帯電装置に関するものである。
【０００２】
【従来技術と解決すべき課題】上記のような周知の画像
形成装置においては、画像形成にあたって、当初像担持
体表面を一様に帯電させる必要がある。そして、このた
めの帯電手段として、コロナ放電を利用す帯電器が、一
次帯電器としてひろく実用されていることはよく知られ
ているとおりである。
形成装置においては、画像形成にあたって、当初像担持
体表面を一様に帯電させる必要がある。そして、このた
めの帯電手段として、コロナ放電を利用す帯電器が、一
次帯電器としてひろく実用されていることはよく知られ
ているとおりである。
【０００３】そして、像担持体表面の帯電電位を安定す
るため、帯電器の解放側にグリッドを配設して、その電
位を制御するようなこともまた従来から周知である。こ
のためのグリツド電位のシリーズ制御に用いる高圧トラ
ンジスタの過電圧保護には、一般に、コレクターエミッ
タ間にバリスタや高圧ツェナーダイオードなどを挿入す
る手段がよく行われている。
るため、帯電器の解放側にグリッドを配設して、その電
位を制御するようなこともまた従来から周知である。こ
のためのグリツド電位のシリーズ制御に用いる高圧トラ
ンジスタの過電圧保護には、一般に、コレクターエミッ
タ間にバリスタや高圧ツェナーダイオードなどを挿入す
る手段がよく行われている。
【０００４】併しながら、従来の手段に用いられている
バリスタや、とくに高圧ツェナーダイオードは素子自体
が大型でまた高価でコストアップが問題とならざるを得
なかった。
バリスタや、とくに高圧ツェナーダイオードは素子自体
が大型でまた高価でコストアップが問題とならざるを得
なかった。
【０００５】本発明はこのような現状に鑑みてなされた
ものであって、シリーズ制御用の高圧トランジスタのベ
ース電圧の最小値を制御することによって、トランジス
タを完全にオフしないようにして、エミッターコレクタ
間に過電圧がかからないようにして素子の損壊を防止す
ることを目的とするものである。
ものであって、シリーズ制御用の高圧トランジスタのベ
ース電圧の最小値を制御することによって、トランジス
タを完全にオフしないようにして、エミッターコレクタ
間に過電圧がかからないようにして素子の損壊を防止す
ることを目的とするものである。
【０００６】
【課題を解決する技術手段、その作用】上記の目的を達
成するため、本発明は、像担持体に近接配置した一次帯
電器の帯電電極とこれに対向する像担持体表面との間に
配設したグリッド電極の電位を制御することによって像
担持体表面の帯電量を制御する画像形成装置の帯電装置
において、前記グリッド電極の電位をシリーズ制御する
高圧トランジスタと、グリッド電極の電位を検知する検
出抵抗と、検知電圧によって前記高圧トランジスタのベ
ース電圧を制御してグリツド電圧を制御する手段と、前
記高圧トランジスタが完全にオフしないようにそのベー
ス電圧の下限を制御する手段とをそなえたことを特徴と
するものである。
成するため、本発明は、像担持体に近接配置した一次帯
電器の帯電電極とこれに対向する像担持体表面との間に
配設したグリッド電極の電位を制御することによって像
担持体表面の帯電量を制御する画像形成装置の帯電装置
において、前記グリッド電極の電位をシリーズ制御する
高圧トランジスタと、グリッド電極の電位を検知する検
出抵抗と、検知電圧によって前記高圧トランジスタのベ
ース電圧を制御してグリツド電圧を制御する手段と、前
記高圧トランジスタが完全にオフしないようにそのベー
ス電圧の下限を制御する手段とをそなえたことを特徴と
するものである。
【０００７】このように構成することによって、バリス
タ等特段の機構を必要とすることなく、高圧トランジス
タのコレクタエミッタ間に過電圧がかかることがなく、
素子を破壊するおそれがない。
タ等特段の機構を必要とすることなく、高圧トランジス
タのコレクタエミッタ間に過電圧がかかることがなく、
素子を破壊するおそれがない。
【０００８】
【実施例の説明】「図１」は、画像形成装置の一次帯電
制御の態様を示す本発明の実施例を示す回路図である。
像担持体６に近接配置した一次帯電器７の電極たる帯電
ワイヤ８には電源５によって帯電バイアスが印加される
ものとする。
制御の態様を示す本発明の実施例を示す回路図である。
像担持体６に近接配置した一次帯電器７の電極たる帯電
ワイヤ８には電源５によって帯電バイアスが印加される
ものとする。
【０００９】前記帯電器７の像担持体側の解放部位に
は、グリッド９が配設してあり、これを高圧トランジス
タＴr1によってシリーズ制御することによって、像担持
体６の表面電位を制御する。グリッド電位は抵抗Ｒ８、
Ｒ９の分圧抵抗によって得られた電圧をコンパレータ３
に入力し、ここで基準電圧Ｖref と比較してトランジス
タＴr2をスイッチ作動させる。
は、グリッド９が配設してあり、これを高圧トランジス
タＴr1によってシリーズ制御することによって、像担持
体６の表面電位を制御する。グリッド電位は抵抗Ｒ８、
Ｒ９の分圧抵抗によって得られた電圧をコンパレータ３
に入力し、ここで基準電圧Ｖref と比較してトランジス
タＴr2をスイッチ作動させる。
【００１０】該トランジスタＴr2のスイッチ動作によっ
て、パルス発生回路１から発生するパルスが抵抗Ｒ１、
Ｒ２の分圧比に応じた値でコンデンサＣ２を介してトラ
ンス２を駆動し、その２次側出力は、整流器Ｄ１、平滑
回路Ｃ１、Ｒ５を経て高圧トランジスタＴr1を駆動制御
する。
て、パルス発生回路１から発生するパルスが抵抗Ｒ１、
Ｒ２の分圧比に応じた値でコンデンサＣ２を介してトラ
ンス２を駆動し、その２次側出力は、整流器Ｄ１、平滑
回路Ｃ１、Ｒ５を経て高圧トランジスタＴr1を駆動制御
する。
【００１１】「図２」はトランジスタＴr2がオンしたと
きの各部の波形を示すもので、Ａ点のパルス電圧は抵抗
Ｒ１、Ｒ２によって分圧されて、Ｂ点では図示Ｂのよう
になる。
きの各部の波形を示すもので、Ａ点のパルス電圧は抵抗
Ｒ１、Ｒ２によって分圧されて、Ｂ点では図示Ｂのよう
になる。
【００１２】上記抵抗Ｒ１、Ｒ２の分圧比、また抵抗Ｒ
５、Ｒ６の分圧比を適当な値に設定することによって、
「図２」のＤに示すようにトランジスタＴr1が完全にオ
フしないようにすることができる。
５、Ｒ６の分圧比を適当な値に設定することによって、
「図２」のＤに示すようにトランジスタＴr1が完全にオ
フしないようにすることができる。
【００１３】このように各部材の定数を定めて該トラン
ジスタが常時導通するようにしておけば、前記一次帯電
器７において、たとえば電極からグリッドへリーク等の
異常が生じてもトランジスタＴr1のコレクタエミッタ電
圧が耐圧を越えることはなく、バリスタや高圧ツェナー
ダイオード等の保護手段を別設する必要がない。
ジスタが常時導通するようにしておけば、前記一次帯電
器７において、たとえば電極からグリッドへリーク等の
異常が生じてもトランジスタＴr1のコレクタエミッタ電
圧が耐圧を越えることはなく、バリスタや高圧ツェナー
ダイオード等の保護手段を別設する必要がない。
【００１４】「図３」は他の実施態様を示す回路図であ
って、帯電電極へのバイアス印加、グリツド電位の制御
は基本的に前記「図１」に示す装置と同様とする。
って、帯電電極へのバイアス印加、グリツド電位の制御
は基本的に前記「図１」に示す装置と同様とする。
【００１５】同図の装置では、トランジスタＴr2のベー
ス側にツェナーダイオードＺＤ１が配設してあり、該ト
ランジスタのベースエミッタ電圧はこのツェナーダイオ
ードによって制限されて、このトランジスタＴr2ある一
定以上のオン状態にはならない。即ち、トランジスタＴ
r2は常時ある値の以上のインピーダンスを有し、これと
抵抗Ｒ１１との分圧比によってトランス２の一次側に駆
動パルスが印加されることになり、これによってトラン
ジスタＴr1は完全なオフ状態にはならず、前記実施例装
置の場合と同様にトランジスタＴr1が破壊されることが
ない。
ス側にツェナーダイオードＺＤ１が配設してあり、該ト
ランジスタのベースエミッタ電圧はこのツェナーダイオ
ードによって制限されて、このトランジスタＴr2ある一
定以上のオン状態にはならない。即ち、トランジスタＴ
r2は常時ある値の以上のインピーダンスを有し、これと
抵抗Ｒ１１との分圧比によってトランス２の一次側に駆
動パルスが印加されることになり、これによってトラン
ジスタＴr1は完全なオフ状態にはならず、前記実施例装
置の場合と同様にトランジスタＴr1が破壊されることが
ない。
【００１６】「図４」はさらに他の実施態様を示す回路
図である。像担持体６表面感光層は、高圧電源５に接続
された一次帯電器７の電極８に印加される帯電バイアス
によって帯電されるものとする。この際、グリッド９の
電圧をトランジスタＴr3によってシリース制御すること
によって像担持体の表面電位を制御する。
図である。像担持体６表面感光層は、高圧電源５に接続
された一次帯電器７の電極８に印加される帯電バイアス
によって帯電されるものとする。この際、グリッド９の
電圧をトランジスタＴr3によってシリース制御すること
によって像担持体の表面電位を制御する。
【００１７】グリド電位は、抵抗Ｒ８、Ｒ９の分圧抵抗
から得られた電圧をコンパレータ４で基準電圧ｖref と
比較されてトランジスタＴr3をスイッチングして寝グリ
ッド９わ定電圧制御する。
から得られた電圧をコンパレータ４で基準電圧ｖref と
比較されてトランジスタＴr3をスイッチングして寝グリ
ッド９わ定電圧制御する。
【００１８】このとき、ツェナーダイオードＺＤ３の作
用で、トランジスタｔr3のペースエミッタ電圧は願いト
ランジスタを完全にはオフしない値以上に維持され、該
トランジスタＴr3には常時電流が流れてこれが損壊する
ことはない。
用で、トランジスタｔr3のペースエミッタ電圧は願いト
ランジスタを完全にはオフしない値以上に維持され、該
トランジスタＴr3には常時電流が流れてこれが損壊する
ことはない。
【００１９】「図５」はまたさらに他の実施態様を示す
もので、一次帯電器７への帯電バイアスの印加、グリッ
ド９の電圧を高圧トランジスタＴr4によって制御して像
担持体６の表面電位を正義よすることは前記実施例装置
と同様である。この装置に置いてはツェナーダイオード
ＺＤ３の作用によって前記トランジスタのペースエミッ
タ電圧が、このトランジスタを完全にはオフせず、常時
電流が流れるような値に維持されてこれに破壊を防止し
ている。
もので、一次帯電器７への帯電バイアスの印加、グリッ
ド９の電圧を高圧トランジスタＴr4によって制御して像
担持体６の表面電位を正義よすることは前記実施例装置
と同様である。この装置に置いてはツェナーダイオード
ＺＤ３の作用によって前記トランジスタのペースエミッ
タ電圧が、このトランジスタを完全にはオフせず、常時
電流が流れるような値に維持されてこれに破壊を防止し
ている。
【００２０】
【発明の効果】以上説明したように、本発明によるとき
は、像担持体の感光層を帯電させる帯電器のグリッド電
位を制御することによって帯電量を制御する画像形成装
置の帯電装置において、シリーズ制御用の高圧トランジ
スタのペース電圧の最小値を制限して、このトランジス
タに常時電流が流れるようにしたから、コレクタエミッ
タ間に過電圧がかかることがなく寝素子画破壊されるの
を素子出来る。このため、高圧トランジスタの保護の用
いられるバリスタや高圧ツェナーダイオードなどが不要
となり、コストダウン、省スペースに顕著な効果があ
る。
は、像担持体の感光層を帯電させる帯電器のグリッド電
位を制御することによって帯電量を制御する画像形成装
置の帯電装置において、シリーズ制御用の高圧トランジ
スタのペース電圧の最小値を制限して、このトランジス
タに常時電流が流れるようにしたから、コレクタエミッ
タ間に過電圧がかかることがなく寝素子画破壊されるの
を素子出来る。このため、高圧トランジスタの保護の用
いられるバリスタや高圧ツェナーダイオードなどが不要
となり、コストダウン、省スペースに顕著な効果があ
る。
【図１】本発明の実施態様を示す回路図
【図２】同上各部の波形を示す図
【図３】
【図４】及び
【図５】夫々本発明の他の実施態様を示す回路図
１ パルス発生回路 ２ トランス ３ コンパレータ ４ 基準電圧 ５ 一次帯電用電源 ６ 像担持体 ７ 一次帯電器 ８ 一次電極 ９ グリッド電極 Ｒ１乃至Ｒ１５ 抵抗 Ｃ１ 平滑コンデンサ Ｃ２ カップリングコンデンサ Ｔr1、Ｔr3、Ｔr4 高圧トランジスタ Ｔr2 スイッチングトランジスタ ＺＤ１〜ＺＤ３ ツェナーダイオード
Claims (1)
- 【請求項１】像担持体に近接配置した一次帯電器の帯電
電極とこれに対向する像担持体表面との間に配設したグ
リッド電極の電位を制御することによって像担持体表面
の帯電量を制御する画像形成装置の帯電装置において、
前記グリッド電極の電位をシリーズ制御する高圧トラン
ジスタと、グリッド電極の電位を検知する検出抵抗と、
検知電圧によって前記高圧トランジスタのベース電圧を
制御してグリツド電圧を制御する手段と、前記高圧トラ
ンジスタが完全にオフしないようにそのベース電圧の下
限を制御する手段とをそなえた帯電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35855392A JPH06202432A (ja) | 1992-12-28 | 1992-12-28 | 画像形成装置の帯電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35855392A JPH06202432A (ja) | 1992-12-28 | 1992-12-28 | 画像形成装置の帯電装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06202432A true JPH06202432A (ja) | 1994-07-22 |
Family
ID=18459917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35855392A Pending JPH06202432A (ja) | 1992-12-28 | 1992-12-28 | 画像形成装置の帯電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06202432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045095A (ko) * | 1998-12-30 | 2000-07-15 | 윤종용 | 화상형성장치의 고압 피크 발생 방지 회로 |
-
1992
- 1992-12-28 JP JP35855392A patent/JPH06202432A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045095A (ko) * | 1998-12-30 | 2000-07-15 | 윤종용 | 화상형성장치의 고압 피크 발생 방지 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327309A (en) | Fluorescent lamp power supply with low voltage lamp polarity reversal | |
| US4687971A (en) | Power supply for discharge lamp | |
| JP3636191B2 (ja) | スイッチング電源 | |
| CN214101190U (zh) | 电子电路装置 | |
| US4266165A (en) | High intensity discharge lamp starting circuit | |
| GB2050652A (en) | Switching regulators | |
| JPS62104440A (ja) | 車両用発電機の制御装置 | |
| EP0668654B1 (en) | A feedback loss protection in a power supply | |
| JPH08237945A (ja) | スイッチング電源回路 | |
| JPH10201230A (ja) | 直流高電圧電源の駆動回路 | |
| JP4766476B2 (ja) | 高圧電源装置 | |
| JP3596327B2 (ja) | 電源装置 | |
| KR980006748A (ko) | 전원 공급 장치(A power supply) | |
| JP2681778B2 (ja) | 電源装置 | |
| JP2723265B2 (ja) | 電源装置 | |
| US4298827A (en) | Power source circuit for a flash discharge lamp | |
| JPS63121471A (ja) | 定電流高圧電源 | |
| JP2635963B2 (ja) | 電源装置 | |
| JPH05344642A (ja) | 半導体スイッチング素子の保護装置 | |
| JP3260776B2 (ja) | 画像形成装置の電源回路 | |
| JPH04299021A (ja) | 電源装置 | |
| KR930006830Y1 (ko) | 밧데리 충전 제어장치 | |
| JPH08194406A (ja) | 高圧電源装置 | |
| JPS62178171A (ja) | 高圧電源装置 | |
| JPS6314587B2 (ja) |