JPH06202602A - 表示モード切り換え制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 表示モード切り換えの際の不自然な画像の乱
れを防止し、装置の操作性の向上を図る。 【構成】 従来水平帰線期間や垂直帰線期間における非
表示制御に用いられていたブランキング信号を、表示モ
ードの切り換えの際に一定時間発生することができるブ
ランキング制御部１１を設ける。表示モード切り換えの
ためにモード選択部３の出力が変わると、ブランキング
制御部１１は一定時間ブランキング信号を生成し、画像
信号処理部６に向け供給する。これによって、その間表
示部７に向け出力される画像信号が抑止される。従っ
て、モード切り換え時の乱れた画像が表示部７に表示さ
れない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータシステム
等に設けられた表示装置の表示モードを切り換える場合
の制御を行なう表示モード切り換え制御装置に関する。

【０００２】

【従来の技術】コンピュータシステムにおいて、表示装
置には、システムを制御するための制御用の画面や文
書、図形等各種の画像が表示される。図形処理等を行な
う場合には、文字を表示する場合に比較して、高い解像
度が要求される。そこで、従来この種のコンピュータシ
ステムにおいて、２種以上の表示モードを用意し、必要
に応じてその表示モードを切り換えることができるよう
にしている。その他、データ構造やアプリケーションソ
フトウェアに適合させるため２種以上の表示モードを備
えたものもある。このような表示装置は、画像信号と、
垂直同期信号と、水平同期信号との供給を受けて画像を
表示する。そして、水平、垂直同期信号周波数が切り換
わった場合に、表示モードが切り換わったことを認識
し、予め設定された条件で画像を表示する。このような
機能を持つ表示装置をマルチスキャンＣＲＴと呼んでい
る。

【０００３】図２に、上記のような機能を持つ従来装置
のブロック図を示す。この装置は、プロセッサ（ＣＰ
Ｕ）１と、第１ＣＲＴＣ２−１と、第２ＣＲＴＣ２−２
と、モードレジスタ３とをシステムバス４に接続した構
成を持つ。プロセッサ１は装置全体の動作を制御するた
めのものである。また、第１ＣＲＴＣ２−１と第２ＣＲ
ＴＣ２−２は、いずれもそれぞれ別々の表示モードの画
像信号や同期信号を出力するためのＣＲＴコントローラ
から構成される。モードレジスタ３は、この装置がどの
ような表示モードで画像を表示するかを選択し指示する
ためのレジスタから構成される。例えば、このモードレ
ジスタ３に“０”というデータが格納されている場合、
第一画像表示モードが選択され、モードレジスタ３に
“１”というデータが格納されている場合、第二画像表
示モードが選択される。

【０００４】第１ＣＲＴＣ２−１及び第２ＣＲＴＣ２−
２の出力は、マルチプレクサ部５に接続されている。ま
た、マルチプレクサ部５の出力は、画像信号処理部（Ｒ
ＡＭＤＡＣ）６に接続されている。この画像信号処理部
６の出力により表示部７に画像が表示される。第１ＣＲ
ＴＣ２−１には、ＦＲＭ（フレームメモリ）８−１とタ
イミング制御部９−１とが設けられている。また、第２
ＣＲＴＣ２−２にはＦＲＭ８−２とタイミング制御部９
−２が設けられている。ＦＲＭ８−１、８−２は、それ
ぞれ第１表示データあるいは第２表示データを保持し出
力するためのイメージメモリである。ここには、例えば
表示データを構成する画素ごとの多値イメージデータが
格納される。

【０００５】タイミング制御部９−１、９−２は、それ
ぞれ第１ＶＣＬＫ信号、第２ＶＣＬＫ信号、第１ＢＬＡ
ＮＫ信号、第２ＢＬＡＮＫ信号、第１ＨＳＹＮＣ信号、
第２ＨＳＹＮＣ信号、第１ＶＳＹＮＣ信号、第２ＶＳＹ
ＮＣ信号を出力する回路から構成される。このような回
路は、カウンタやゲート等によって構成される。ＶＣＬ
Ｋ信号はドットクロック信号である。また、ＢＬＡＮＫ
信号は水平帰線期間、垂直帰線期間の間、画像の非表示
制御を行なうブランキング信号である。ＨＳＹＮＣ信号
は水平同期信号、ＶＳＹＮＣ信号は垂直同期信号であ
る。

【０００６】マルチプレクサ部５は、第１ＣＲＴＣ２−
１あるいは第２ＣＲＴＣ２−２の出力のいずれか一方を
選択して画像信号処理部６に向け出力するための選択回
路から成る。モードレジスタ３は、このマルチプレクサ
部５の選択を制御する。マルチプレクサ部５は、入力し
た信号のいずれかを選択し、これらを第３表示データと
第３ＶＣＬＫ信号と、第３ＢＬＡＮＫ信号として出力す
る。これらが画像信号処理部６に入力し、第３表示デー
タが所定のアナログＲＧＢ信号に変換されて表示部７に
向け出力される。なお、水平同期信号と垂直同期信号で
ある第３ＨＳＹＮＣ信号と、第３ＶＳＹＮＣ信号とはマ
ルチプレクサ部５から表示部７に直接供給される。

【０００７】上記の装置は次のように動作する。まず、
プロセッサ１は、予め第１ＣＲＴＣ２−１及び第２ＣＲ
ＴＣ２−２のタイミング制御部９−１及び９−２を初期
化して、それぞれ所定の表示モードの設定を行なう。そ
して、表示データをＦＲＭ８−１やＦＲＭ８−２に書き
込む。また、プロセッサ１はモードレジスタ３に対し、
どちらの表示モードで表示するかを設定し、マルチプレ
クサ部５は、このモードレジスタ３の出力するＭＯＤＥ
ＳＥＬ信号によって、第１ＣＲＴＣ２−１と第２ＣＲＴ
Ｃ２−２のいずれの信号を選択するかを決定する。

【０００８】マルチプレクサ部５から出力された第３表
示データは、第３ＶＣＬＫ信号に同期して画像信号処理
部６に入力し、アナログＲＧＢ信号に変換される。ま
た、第３ＢＬＡＮＫ信号は、マルチプレクサ部５から画
像信号処理部６に供給され、水平帰線期間、垂直帰線期
間における非表示制御が行なわれる。こうして、表示部
７に供給されたアナログＲＧＢ信号が、第３ＨＳＹＮＣ
信号及び第３ＶＳＹＮＣ信号により制御され、所定の画
像表示が行なわれる。第３ＶＣＬＫ信号は変換タイミン
グ制御に使用される。

【０００９】

【発明が解決しようとする課題】ところで、上記のよう
な構成の従来の装置において、例えば第１ＣＲＴＣ２−
１の出力する信号がマルチプレクサ部５によって選択さ
れ、表示部７に表示されているものとする。このとき、
プロセッサ１が表示モードを変更するために、予め第２
ＣＲＴＣ２−２に対し必要な画像信号の供給等を行なっ
た後、モードレジスタ３の内容を切り換えて、表示モー
ドの選択指示を行なったものとする。この場合、マルチ
プレクサ部５はモードレジスタ３の選択指示によって選
択動作を切り換える。これによって、例えば第１ＣＲＴ
Ｃの出力が遮断され、第２ＣＲＴＣの出力が画像信号処
理部６に向け出力されるようになる。

【００１０】ところが、このような表示モードの切り換
えの際、表示部７は第３ＨＳＹＮＣ信号や第３ＶＳＹＮ
Ｃ信号を受け入れて、次に表示すべきモードを判断し、
必要な動作条件の切り換えを行なう。この場合、表示部
７における画面の表示が安定するまで、従来１秒間程度
の時間を必要とした。従って、その間表示部７に表示さ
れる画像が歪んだり、ちらついたりしてしまう。このよ
うな表示の乱れはオペレータに不快感を与えてしまう。
しかも、オペレータはこのような画像の乱れによって装
置に何らかの故障が発生したと誤解する場合がある。

【００１１】本発明は以上の点に着目してなされたもの
で、表示モード切り換えの際の不自然な画像の乱れを防
止し、装置の操作性の向上を図った表示モード切り換え
制御装置を提供することを目的とするものである。

【００１２】

【課題を解決するための手段】本発明の第１発明は、２
種以上の表示モードのいずれによっても、画像表示が可
能な表示部と、前記表示部に対し、画像信号を出力する
画像信号処理部と、前記２種以上の表示モードのうちの
いずれかを選択して指示するモード選択部と、前記モー
ド選択部による表示モードの選択の指示が切り換えられ
た後、ブランキング信号を出力して、一定時間だけ、前
記画像信号処理部の前記画像信号の出力を抑止するブラ
ンキング制御部とを備えたことを特徴とする表示モード
切り換え制御装置に関する。

【００１３】本発明の第２発明は、２種以上の表示モー
ドのいずれによっても、画像表示が可能な表示部と、前
記表示部に対し、画像信号を出力する画像信号処理部
と、表示モードの選択が切り換えられる直前から、一定
時間だけ、前記画像信号の全てのビットを無効にするよ
う、制御用のプロセッサに割り込み信号を出力する割り
込み制御部とを備えたことを特徴とする表示モード切り
換え制御装置に関する。

【００１４】

【作用】この装置は、従来水平帰線期間や垂直帰線期間
における非表示制御に用いられていたブランキング信号
を、表示モードの切り換えの際に一定時間発生すること
ができるブランキング制御部を設けている。表示モード
切り換えのためにモード選択部の出力が変わると、ブラ
ンキング制御部は一定時間ブランキング信号を生成し、
画像信号処理部に向け供給する。これによって、その間
表示部に向け出力される画像信号が抑止される。従っ
て、モード切り換え時の乱れた画像が表示部に表示され
ない。また、表示モードを切り換える場合に、割り込み
によって、プロセッサが、画像信号処理部の記憶する画
像信号の全てのビットを無効にするようにし、割り込み
が解除されるまで一定時間画像の表示を抑止するように
してもよい。これによっても乱れた画像の表示が防止さ
れる。

【００１５】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明の第１発明の表示モード切り換
え制御装置実施例を示すブロック図である。この装置
は、プロセッサ１により制御され、第１ＣＲＴＣ２−１
と第２ＣＲＴＣ２−２が、それぞれ異なるモードの画像
信号やタイミング制御信号を生成し出力する構成となっ
ている。ここで、プロセッサ１と、第１ＣＲＴＣ２−１
と、第２ＣＲＴＣ２−２と、モードレジスタ３とがシス
テムバス４に接続されている。モードレジスタ３は、こ
の装置によって表示する画像表示モードを選択指示する
ために設けられている。

【００１６】上記のような構成は、既に図２において説
明した従来装置と変わるところはない。第１ＣＲＴＣ２
−１と第２ＣＲＴＣ２−２の出力信号のいずれか一方を
選択して出力するマルチプレクサ部５の構成も、従来装
置と変わるところはない。同様にして、表示データをア
ナログＲＧＢ信号に変換する画像信号処理部６や、表示
部７も従来どおりの構成で設けられている。

【００１７】ここで、本発明の装置においては、マルチ
プレクサ部５と画像信号処理部６との間に、新たにブラ
ンキング制御部１１が設けられている。この回路は、マ
ルチプレクサ部５から出力される第３ＢＬＡＮＫ信号を
受け入れてそのまま第４ＢＬＡＮＫ信号として画像信号
処理部６に出力する一方、画像の表示モード切り換えの
際、独自にブランキング信号を生成し、第４ＢＬＡＮＫ
信号に合成して画像信号処理部６に出力することができ
る構成となっている。このブランキング制御部１１は、
モードレジスタ３の出力するＭＯＤＥＳＥＬ信号と、マ
ルチプレクサ部５から出力される第３ＶＳＹＮＣ信号と
を受け入れて、表示モード切り換えの際のブランキング
信号を生成する構成となっている。

【００１８】図３に、このような第１発明の装置のブラ
ンキング制御部ブロック図を示す。このブロック図によ
ってブランキング制御部１１の具体的な構成を説明す
る。図に示すように、ブランキング制御部１１にはオア
ゲート１２が設けられている。その一方の端子には図１
に示すマルチプレクサ部５から出力される第３ＢＬＡＮ
Ｋ信号が入力し、そのまま第４ＢＬＡＮＫ信号として画
像信号処理部６に向け出力する構成となっている。ま
た、オアゲート１２のもう一方の端子には、エッジ検出
部１３及びカウンタ部１４により生成されたＭＡＳＫ信
号が入力する構成とされている。エッジ検出部１３には
図１に示すモードレジスタ３から出力されるＭＯＤＥＳ
ＥＬ信号が入力する。なお、本発明において、このモー
ドレジスタ３をモード選択部と呼んでいる。

【００１９】エッジ検出部１３は、ＭＯＤＥＳＥＬ信号
のエッジを検出して、ＴＲＩＧ信号を出力する微分回路
から構成される。カウンタ部１４は、ＴＲＩＧ信号を受
け入れると、第３ＶＳＹＮＣ信号のカウントを開始し、
同時にＭＡＳＫ信号をハイレベルに切り換える。第３Ｖ
ＳＹＮＣ信号が６０分の１秒の周期で入力するとした場
合、例えば６０回この信号をカウントした後、そのＭＡ
ＳＫ信号は再びロウレベルに切り換える構成となってい
る。このＭＡＳＫ信号はオアゲート１２を通じて出力さ
れ、第４ＢＬＡＮＫ信号に合成される。

【００２０】図４に、画像信号処理部６の具体的なブロ
ック図を示す。図において、この画像信号処理部６は、
ラッチ６１と、データマスクレジスタ６２と、カラーパ
レットＲＡＭ６３と、ＤＡＣ６４Ｒ、６４Ｇ、６４Ｂと
から構成される。ラッチ６１は、図１に示すマルチプレ
クサ部５から出力された第３表示データ及び第４ＢＬＡ
ＮＫ信号を一時的に保持するレジスタ等から構成され
る。この保持のタイミングは、第３ＶＣＬＫ信号により
制御される。データマスクレジスタ６２は、ラッチ６１
から出力される第３表示データを受け入れて、これらの
内の全部あるいは一部のビットをカラーパレットＲＡＭ
６３に向け出力する回路である。このデータマスクレジ
スタ６２は、例えば第３表示データが８ビットの場合、
アンドゲートを８個設け、各アンドゲートの一方の端子
に第３表示データを受け入れ、他方の端子に内蔵した図
示しないマスク用レジスタの出力を受け入れる回路から
構成される。

【００２１】例えば、画像信号の階調が１６階調の場合
には、第３表示データは４ビットから成り、８本のうち
４本の信号線の出力を無効にするために、このデータマ
スクレジスタ６２が使用される。画像信号が２５６階調
の場合には、第３表示データは８ビットから構成される
ため、例えばデータマスクレジスタ６２に入力する８ビ
ットの信号全てを有効にしてカラーパレットＲＡＭ６３
に供給するようマスク用レジスタの内容が書き換えられ
る。このマスク用レジスタの内容は、図１に示したプロ
セッサ１がシステムバスを介して制御し書き換える。カ
ラーパレットＲＡＭ６３は、データマスクレジスタ６２
を通じてラッチ６１から入力する第３表示データをディ
ジタルＲＧＢ信号に変換処理するためのルック・アップ
・テーブルから構成される。カラーパレットＲＡＭ６３
には、ラッチ６１から第４ＢＬＡＮＫ信号が入力し、ブ
ランキング信号によって帰線消去と画像信号の抑止がさ
れる構成となっている。

【００２２】第１発明の装置においては、このラッチ６
１に対しマルチプレクサ部５から出力される第３ＢＬＡ
ＮＫ信号の代わりに、ブランキング制御部１１から出力
される第４ＢＬＡＮＫ信号が入力する。これによって、
カラーパレットＲＡＭ６３は画像表示モードの選択指示
切り換え後の一定時間、画像信号の変換を抑止する。カ
ラーパレットＲＡＭ６３の出力側には３台のＤＡＣが設
けられている。これらのＤＡＣ６４Ｒ、６４Ｇ、６４Ｂ
は、それぞれディジタル画像信号をアナログ画像信号に
変換するディジタルアナログコンバータから構成され
る。

【００２３】図５に、上記の第１発明の装置の動作を示
すタイムチャートを図示した。図１に示す装置は、この
タイムチャートに従って動作する。即ち、まず図１に示
す装置の表示部７が、第１表示モードによる画像表示を
行なっていたとする。この場合、例えば第１ＣＲＴＣの
出力する第１表示データがマルチプレクサ部５によって
選択され、画像信号処理部６に向け供給されている。そ
のタイミング制御のための信号も同様にして画像信号処
理部６や表示部７に向け供給されている。

【００２４】ここで、プロセッサ１が第１の表示モード
から第２の表示モードに表示モードを切り換える動作を
行なうものとする。この場合、第２ＣＲＴＣ２−２に対
し所定の画像信号等が供給され、更にモードレジスタ３
の内容が切り換えられる。これによって、モードレジス
タ３の出力するＭＯＤＥＳＥＬ信号が、図５（ａ）に示
すように時刻ｔ１に切り換えられる。このＭＯＤＥＳＥ
Ｌ信号がブランキング制御部１１に入力すると、図３に
示すエッジ検出部１３が、図５（ｂ）に示すように、Ｔ
ＲＩＧ信号を出力し、カウンタ部１４のカウント動作を
開始させる。

【００２５】カウンタ部１４には、図５（ｃ）に示すよ
うに、第３ＶＳＹＮＣ信号が周期的に入力している。時
刻ｔ１以降、カウンタ部１４は、この第３ＶＳＹＮＣ信
号をカウントする。また、カウンタ部１４の出力するＭ
ＡＳＫ信号は、図５（ｄ）に示すように、カウントを開
始した時刻ｔ１以降ロウレベルからハイレベルに切り換
わる。これによって、図３に示すオアゲート１２の出力
信号がハイレベルとなる。図５（ｅ）に示す第３ＢＬＡ
ＮＫ信号には、同（ｄ）に示すＭＡＳＫ信号が合成され
て同（ｆ）に示すような信号となり、第４ＢＬＡＮＫ信
号が生成される。この第４ＢＬＡＮＫ信号が図４に示す
画像信号処理部に入力する。図５（ｇ）に示すように、
時刻ｔ１以後表示部の表示は第１表示モードから表示抑
止の状態に切り換わる。この状態では、表示部７には何
の画像も表示されない。

【００２６】その後、図３に示すブランキング制御部１
１のカウンタ部１４が、例えば６０回、第３ＶＳＹＮＣ
信号をカウントすると、表示モードの切り換え指示から
約１分が経過したことになる。ここで、時刻ｔ２におい
て、カウンタ部４がカウントアップし、ＭＡＳＫ信号を
図５（ｄ）に示すように、ハイレベルからロウレベルに
切り換える。これによって、図３に示すオアゲート１２
の出力する第４ＢＬＡＮＫ信号が、図５（ｆ）に示すよ
うに、通常の内容に切り換わる。こうして図５（ｇ）に
示すように、表示部において第２表示モードの画面が表
示される。

【００２７】上記第１発明の装置は、従来装置に対し、
モードレジスタ３の出力信号を受け入れてブランキング
信号を生成するブランキング制御部１１を新たに設ける
ことによって、表示モードの切り換えの際、一定時間表
示部７への画像表示を抑止している。一方、第２発明に
おいては、このような特別のハードウェアを追加するこ
となく、プロセッサ１のプログラム制御の変更によって
同様の効果を実現しようとしている。この場合、第２発
明においては、図４に示した画像信号処理部６のデータ
マスクレジスタ６２を利用して、画像信号の一定時間の
無効化を図るようにしている。

【００２８】即ち、データマスクレジスタ６２は、先に
説明したように、表示データが何ビットで構成されるか
によって不要なビットの信号を無効にするよう動作す
る。従って、信号処理動作開始時に設定され、その後は
信号の種類が変更されるまで動作条件が切り換えられる
ことはない。しかしながら、本発明においては、このデ
ータマスクレジスタ６２を表示モード切り換えの際に動
作させ、その際データマスクレジスタ６２に入力する画
像信号全てを無効にする。この制御は、データマスクレ
ジスタ６２に対しプロセッサがシステムバス４を介して
直接実行する。これによって、画像信号処理部６に対
し、ブランキング信号を供給するのと同様にして画像表
示を抑止することができる。

【００２９】図６に、第２発明を実現するための装置実
施例ブロック図を示す。第２発明を実施する場合には、
図に示すように、マルチプレクサ部５の出力する第３Ｖ
ＳＹＮＣ信号を、割り込み信号即ちＩＮＴ信号としてプ
ロセッサ１に供給するために、割り込み制御部１５を設
けるようにしている。この割り込み制御部１５は、モー
ドレジスタ３にモード設定のための信号を供給し、モー
ド選択の切り換えが行なわれたことを検出すると、マル
チプレクサ部５の出力する第３ＶＳＹＮＣ信号をプロセ
ッサ１に向け出力するようなゲート回路等から構成され
る。

【００３０】図７に、第２発明の装置の動作フローチャ
ートを示す。このフローチャートを用いて第２発明の動
作を更に具体的に説明する。まず、プロセッサ１が表示
モードの変更を行なおうとする場合、データの設定やモ
ードレジスタ３の内容の切り換え等を行なう。これは従
来どおり実行される。このとき、図７ステップＳ１にお
いて、データマスクレジスタ６２について、そのマスク
レジスタの全ビットを“０”に設定する。即ち、データ
マスクレジスタ６２のマスク用のビットを“０”にする
と、入力信号は全て無効となり、カラーパレットＲＡＭ
６３には表示データが供給されない。これによって、こ
のステップＳ１の処理以後、表示部７の表示画面は消
え、画面表示が抑止される。

【００３１】ステップＳ２において、その後の表示モー
ド切り換え処理が実行され、ステップＳ３において、割
り込み制御部１５から第３ＶＳＹＮＣ信号がプロセッサ
１に入力する。その後、ステップＳ４においては、この
第３ＶＳＹＮＣ信号による割り込みの回数がプロセッサ
１によってカウントされる。この数が一定の数、例えば
６０回になった場合に、表示モードの切り換え開始から
約１分間が経過したことになる。このカウントを終了す
ると、プロセッサ１はデータマスクレジスタ６２に全ビ
ット“１”を設定する。その後、ラッチ６１に保持され
た第３表示データは、データマスクレジスタ６２を通過
してカラーパレットＲＡＭ６３に向け出力されることに
なる。これによって、画面表示抑止が解除され表示部７
に画面が表示される。従って、表示モード切り換えの際
の乱れた画像は表示部７に表示されることはない。

【００３２】また、第２発明の装置を利用すれば、例え
ば図６に示す破線で囲まれた信号生成部３０全体が一体
の回路になっており、外部からモードの切り換わりを検
出することができない場合においても、表示モード切り
換えの際の画面表示を抑止することができる。

【００３３】本発明は以上の実施例に限定されない。上
記実施例においては、２種の表示モードの切り換えがで
きる装置を例示したが、２種以上の何種類の表示モード
が表示できるものであっても同様の制御によって画面の
表示抑止を行なうことができる。また、画像信号処理部
６やブランキング制御部１１の回路ブロック構成は、同
様の機能を持つ各種の回路ブロックに置き換えて差し支
えない。

【００３４】

【発明の効果】以上説明した本発明の表示モード切り換
え制御装置は、２種以上の表示モードのいずれによって
も画像表示が可能な表示部に対し、そのいずれかを選択
して表示させる場合に、表示モードの選択指示が切り換
えられた後、一定時間ブランキング信号を出力して、画
像信号の出力を抑止するブランキング制御部を設けるよ
うにしたので、画像信号切り換えの際の画像の乱れが表
示部に表示されず、オペレータに対し不快感を与えた
り、また故障と誤解されるようなことが無い。また、本
発明の第２発明によれば、プロセッサへの割り込みによ
って表示モード選択が切り換えられる直前から一定時間
だけ画像信号の全てのビットを無効にするようにしたの
で、比較的少ないハードウェア構成でプロセッサ自身の
表示制御によって表示モード切り換えの際の乱れた画面
の表示を抑止することができる。

【図面の簡単な説明】

【図１】本発明の第１発明の表示モード切り換え制御装
置実施例を示すブロック図である。

【図２】従来の装置のブロック図である。

【図３】第１発明の装置のブランキング制御部ブロック
図である。

【図４】画像信号処理部（ＲＡＭＤＡＣ）のブロック図
である。

【図５】第１発明の装置の動作を示すタイムチャートで
ある。

【図６】第２発明の装置実施例ブロック図である。

【図７】第２発明の装置の動作フローチャートである。

【符号の説明】

１ プロセッサ ２−１ 第１ＣＲＴＣ ２−２ 第２ＣＲＴＣ ３ モードレジスタ（モード選択部） ４ システムバス ５ マルチプレクサ部 ６ 画像信号処理部 ７ 表示部 １１ ブランキング制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ２種以上の表示モードのいずれによって
   も、画像表示が可能な表示部と、 前記表示部に対し、画像信号を出力する画像信号処理部
   と、 前記２種以上の表示モードのうちのいずれかを選択して
   指示するモード選択部と、 前記モード選択部による表示モードの選択の指示が切り
   換えられた後、ブランキング信号を出力して、一定時間
   だけ、前記画像信号処理部の前記画像信号の出力を抑止
   するブランキング制御部とを備えたことを特徴とする表
   示モード切り換え制御装置。
2. 【請求項２】 ２種以上の表示モードのいずれによって
   も、画像表示が可能な表示部と、 前記表示部に対し、画像信号を出力する画像信号処理部
   と、 表示モードの選択が切り換えられる直前から、一定時間
   だけ、前記画像信号の全てのビットを無効にするよう、
   制御用のプロセッサに割り込み信号を出力する割り込み
   制御部とを備えたことを特徴とする表示モード切り換え
   制御装置。