JPH06202940A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 整数分の１のビット長を処理単位とする増設
用の記憶用デバイスが取り付けられたとき、該記憶用デ
バイスを有効に活用し得る情報処理装置を提供する。 【構成】 ＣＰＵは、１６ビットを処理単位とする主処
理と８ビットを処理単位とする副処理とを行う。主処理
用のＲＡＭ２３の増設用ＲＡＭモジュールが８ビットに
構成され、増設用のソケットに取り付け可能になってい
る。ＣＰＵは、ステップ５でＲＡＭモジュールが取り付
けられているか否かを判断し、いれば、ステップ７でこ
れらを併用してＲＡＭ２３の増設用に記憶容量を確保す
る。上位ビットのＲＡＭモジュールのみ取り付けられて
いるときはステップ１０がＹｅｓ、ＲＡＭモジュールを
８ビットを単位とする受信バッファの拡張用に記憶容量
をステップ１２で確保し、下位ビットの、のみ取り付け
られているときはステップ１４がＹｅｓ、ＲＡＭモジュ
ールを８ビットを単位とするハードディスクバッファの
拡張用に記憶容量をステップ１６で確保する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ及びその
周辺装置等の情報処理装置に関し、更に詳細には、増設
用に取り付けられた記憶用装置を有効に活用し得る情報
処理装置に関する。

【０００２】

【従来の技術】従来より、コンピュータ等の情報処理装
置は、用いられるＣＰＵにより予め処理を行うビット長
が定まり、これらビット長に基づき他のＲＡＭ、ＲＯＭ
等の他の構成部品のビット長も定められている。情報処
理装置が８ビットから、１６ビットそして３２ビットと
処理能力を高めてきたのに伴い、ＲＡＭ、ＲＯＭ等の構
成部品も８ビットから、１６ビットそして３２ビットへ
とビット数が高められている。一方、情報処理装置に用
いられるＲＡＭは、製造コスト等の関係で、１個の１６
ビットのＲＡＭよりも２個の８ビットのＲＡＭの方が安
価であることが多い。このため、例えば１６ビット用の
情報処理装置において増設用ＲＡＭとして、８ビットの
ＲＡＭを２つ組み合わせて１６ビット用として用いられ
ることがよくあり、かかる場合には増設用ＲＡＭに複数
のソケットを備え、ソケットに１対の８ビットＲＡＭモ
ジュールを装填することにより１６ビットのＲＡＭとし
て用いている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記１
６ビットを処理単位とする情報処理装置は、８ビットＲ
ＡＭを一個のみ片側のソケットに取り付けても、これを
用いることができなかった。これは、例えば、１６ビッ
トを処理単位とし、８ビット用の６台のソケットを有
し、８ビットＲＡＭモジュールを１対づつ取り付けるこ
とにより逐次処理能力を高めるようにした情報処理装置
に、３個或いは５個のＲＡＭモジュールを取り付けた場
合の第３番目、第５番目のＲＡＭモジュールについても
同様である。従って、ユーザが情報処理装置の処理能力
を高めようとして逐次ＲＡＭモジュールを買い足してい
った場合には奇数番目のＲＡＭが常に遊んでいることに
なる。またかかる状況は、例えば、４つの８ビットＲＡ
Ｍモジュール用ソケットを備える３２ビットの情報処理
装置に、ＲＡＭモジュールを１つづつ足していった場合
も同様で、４番目のＲＡＭモジュールがソケットに取り
付けられて始めて前の３つのＲＡＭモジュールが利用可
能になる。本発明は、上述した問題点を解決するために
なされたものであり、その目的は情報処理装置が行う処
理の整数分の１のビット長を処理単位とする増設用の記
憶用デバイスが取り付けられたときに、該記憶用デバイ
スを有効に活用し得る情報処理装置を提供することにあ
る。

【０００４】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は図１に示すように特定ビット長を処理単位
とする主処理手段と該特定ビットの整数分の１のビット
長を処理単位とする副処理手段とを備える情報処理装置
であって、該整数分の１のビット長を処理単位とする任
意個数の記憶用デバイスと、前記記憶用デバイスが任意
個数取り付け可能な記憶用デバイス取付装置と、該記憶
用デバイス取付装置に取り付けられている前記記憶用デ
バイスの個数を認識するための認識手段と、該認識手段
の認識した個数に基づいて、前記任意個数の記憶用デバ
イス中の該整数個を前記主処理手段に、そして、該整数
個に満たない記憶デバイスを前記副処理手段に割り当て
る記憶用デバイス割り当て手段とを有することを特徴と
する。

【０００５】

【作用】上記構成を有する本発明の情報処理装置は、特
定ビット長を処理単位とする主処理手段と該特定ビット
の整数分の１のビット長を処理単位とする副処理手段と
を備える。そして、増設のための記憶用デバイスが、主
処理手段の処理単位である特定ビット長の整数（２以
上）分の１のビット長を処理単位として構成され、記憶
用デバイス取付装置に任意の個数が取り付け可能になっ
ている。そして、記憶用デバイスが該記憶用デバイス取
付装置に任意の個数取り付けられた状態において、この
取り付けられた個数を認識手段が認識し、認識された個
数を基に記憶用デバイス割り当て手段が、該記憶用デバ
イスを主処理手段、或いは、副処理手段に割り当てる。
ここでは、記憶用デバイス中の整数個、即ち、（整数）
×（整数分の１ビット長）として合計し特定ビット長に
達する分を前記主処理手段に割り当て、増設用の記憶装
置として活用させる。また、これに満たない記憶用デバ
イスについては、該整数分の１を処理単位とする副処理
手段に割り当て副処理手段の記憶装置として活用させ
る。このようにして、情報処理装置に主処理手段の整数
分の１のビット長を処理単位とする記憶用デバイスが取
り付けられたときにも、本発明の情報処理装置は該記憶
用デバイスを有効に活用する。

【０００６】

【実施例】以下、本発明の一実施例に係る情報処理装置
について図面を参照して説明する。図２は、本発明の情
報処理装置をプリンタに具体化した実施例のブロック図
である。プリンタ１０は外部のホストコンピュータ１３
に接続され、インターフェース１４を介して該ホストコ
ンピュータ１３からのデータを受信するようになってい
る。インターフェース１４は、バスライン１１を介して
ＣＰＵ１２に接続されている。本実施例のＣＰＵ１２
は、後述するように１６ビットを処理単位とする主処理
と、８ビットを処理単位とする副処理とを行う。このＣ
ＰＵ１２には、バスライン１１を介して、インターフェ
ース１４により受信されたデータを一時保持する受信バ
ッファ１５、プリンタ１０の制御情報及び内蔵の印字書
体（ビットマップフォント）等が格納されているＲＯＭ
２２、内蔵のＲＡＭ２３、増設用のＲＡＭ２４、印字を
行うエンジン２６が接続されており、更に、バスライン
１１にはオプションの印字書体（ビットマップフォン
ト）等を保持するためのハードディスク２１が、ハード
ディスクインターフェース２５を介して接続され、そし
て、ハードディスク２１からのデータを一時保持するた
めのハードディスクバッフア２０が接続されている。本
実施例の増設用ＲＡＭ２４には、増設用の８ビットＲＡ
Ｍモジュール１８、１９を取り付けるための１対のソケ
ット１６、１７が備えられている。

【０００７】本実施例のプリンタ１０において、ホスト
コンピュータ１３からの印字用のデータは、８ビットの
コード化された情報として転送される。ＣＰＵ１２は、
該印字用データとＲＯＭ２２の内蔵のビットマップフォ
ントに基づき印刷用のデータを作成し（主処理）、エン
ジン２６を駆動して印刷を行う。なお、オプション用の
印字用書体（ビットマップフォント）は、ホストコンピ
ュータ１３から８ビットの情報としてプリンタ１０側に
送られ、ハードディスクバッファ２０及びハードディス
クインターフェース２５を介してハードディスク２１に
格納される。そして、印字の際にオプションの書体が指
定されると、ＣＰＵ１２は、該ハードディスクインター
フェース２５及びハードディスクバッファ２０を介して
ハードディスク２１から該当するビットマップフォント
を読み出し、これを基に印字用の文字を指示された書体
で作成し、エンジン２６を駆動して印刷を行う。

【０００８】本実施例のプリンタ１０のＣＰＵ１２は、
上位８ビットと下位８ビットの計１６ビットを処理単位
として、上記のコード化された印字データとビットマッ
プフォントとに基づき前述の印刷用のデータの作成処理
（主処理）を行っている。その主処理の際、例えば、印
刷データの展開等において、１６ビットを処理単位とし
て内蔵ＲＡＭ２３にデータの読み出し及び書き込みを行
う。この内蔵ＲＡＭの容量を拡張させるために本実施例
では増設用ＲＡＭ２４が備えられ、これも同様に１６ビ
ット単位で構成されている。この増設用ＲＡＭ２４は、
この１６ビットを構成するために、上位ビット用のソケ
ット１６と下位ビット用のソケット１７とを備え、これ
に、８ビットＲＡＭモジュール１８、１９をそれぞれに
装填することにより内蔵ＲＡＭ２３の拡張（増設）用と
して機能するようになっている。

【０００９】ここで、増設用ＲＡＭ２４のソケット１
６、１７のいずれか一方にのみ８ビットＲＡＭモジュー
ルが取り付けられた場合には、１６ビットを処理単位と
する内蔵ＲＡＭ２３の拡張用として用いることができな
い。そこで本実施例では、取り付けられたＲＡＭモジュ
ールが一個の場合には、これを、８ビット単位で処理
（副処理）を行っている、ホストコンピュータ１３から
の印字データの一時保持を行う受信バッファ１５、或い
は、ハードディスク２１のデータの一時保持を行うハー
ドディスクバッファ２０の拡張用に使用する。このＲＡ
Ｍモジュールを、受信バッファ１５、或いは、ハードデ
ィスクバッファ２０へ割り当てる処理について、図３の
フローチャートを参照して以下詳細に説明する。

【００１０】ＣＰＵ１２は、電源が投入されると（判断
ステップ１がＹｅｓ）メモリチェックを開始する。ここ
では先ず、内蔵ＲＡＭ２３のチェックを行い（ステップ
２）、内蔵ＲＡＭ２３に異常が有る場合には（判断ステ
ップ３がＮｏ）、ステップ８へ進みエラー処理を行う。
そして、内蔵ＲＡＭ２３に異常がない場合（判断ステッ
プ３がＹｅｓ）にはステップ４に進み、増設用ＲＡＭ２
４のチェックを開始する。ここでは先ず、判断ステップ
５で、増設用ＲＡＭ２４のソケット１６及びソケット１
７に、上位ビットＲＡＭモジュール１８と下位ビットＲ
ＡＭモジュール１９の両方が取り付けられているか否か
を判断する。即ち、ＣＰＵ１２は、上位ビットＲＡＭモ
ジュール１８と下位ビットＲＡＭモジュール１９とに信
号を送りこれらＲＡＭモジュール１８、１９からの応答
を待つ。ここで両ＲＡＭモジュール１８、１９が取り付
けられており適正な応答がある場合（判断ステップ５が
Ｙｅｓ）には、判断ステップ６へ進み、両ＲＡＭモジュ
ール１８、１９が正常か否かを判断する。ここで、これ
らＲＡＭモジュール１８、１９が正常である場合（判断
ステップ６がＹｅｓ）には、両ＲＡＭモジュール１８、
１９を１６ビットの内蔵ＲＡＭ２３の拡張用に記憶容量
を確保する（ステップ７）。一方、ＲＡＭモジュール１
８或いはＲＡＭモジュール１９に異常がある場合（判断
ステップ６がＮｏ）には、ステップ９へ進みエラー処理
を行い、該ＲＡＭモジュール１８、１９を内蔵ＲＡＭ２
３の拡張用に用いることを断念して全処理を終了する。

【００１１】他方、上述した判断ステップ５における上
位ビットＲＡＭモジュール１８と下位ビットＲＡＭモジ
ュール１９との両方が取り付けられているか否かの判断
において、両方は取り付けられておらず該判断ステップ
５がＮｏとなった場合には、次の判断ステップ１０に進
みソケット１６にのみ上位ビットＲＡＭモジュールが装
填されているかを判断する。ソケット１６にＲＡＭモジ
ュール１８が装填されている場合（判断ステップ１０が
Ｙｅｓ）には、判断ステップ１１へ進みこのＲＡＭモジ
ュール１８が正常か否かを判断する。ここで、このＲＡ
Ｍモジュール１８が正常である場合（判断ステップ１１
がＹｅｓ）には、ＲＡＭモジュール１８を８ビットのＲ
ＡＭとして、受信バッファ５の拡張用に記憶容量を確保
する（ステップ１２）。一方、ＲＡＭモジュール１８に
異常がある場合（判断ステップ１１がＮｏ）には、ステ
ップ１３に進みエラー処理を行い全処理を終了する。

【００１２】上述した判断ステップ１０におけるソケッ
ト１６にＲＡＭモジュールが装填されているか否かの判
断において、ソケット１６にＲＡＭモジュールが装填さ
れていない場合（判断ステップ１０がＮｏ）には、判断
ステップ１４へ進み、ソケット１７に下位ビットＲＡＭ
モジュールが装填されているかを判断する。ソケット１
７にＲＡＭモジュール１９が装填されている場合（判断
ステップ１４がＹｅｓ）には、判断ステップ１５へ進
み、このＲＡＭモジュール１９が正常か否かを判断す
る。ここで、このＲＡＭモジュール１９が正常である場
合（判断ステップ１５がＹｅｓ）には、ＲＡＭモジュー
ル１９を８ビットのＲＡＭとして、ハードディスクバッ
ファ２０の拡張用に記憶容量を確保する（ステップ１
６）。一方、ＲＡＭモジュール１９に異常がある場合
（判断ステップ１５がＮｏ）には、ステップ１７に進み
エラー処理を行い全処理を終了する。

【００１３】なお、上述した判断ステップ１４において
ソケット１７にもＲＡＭモジュールが装填されてない場
合（判断ステップ１４がＮｏ）には、ステップ１８の処
理へ進み内蔵ＲＡＭ２３にのみ記憶容量を確保し、全処
理を終了する。

【００１４】上述したように、本実施例のプリンタ１０
においては、増設用ＲＡＭ２４のソケット１６、１７の
両方にＲＡＭモジュール１８、１９が装填されている場
合には、このＲＡＭモジュール１８を上位８ビットのＲ
ＡＭとし、又、ＲＡＭモジュール１９を下位８ビットの
ＲＡＭとして併用し、１６ビットの内蔵ＲＡＭ２３の増
設用に活用する。また、ソケット１６にのみＲＡＭモジ
ュール１８が装填されている場合には、８ビットの受信
バッファ１５の拡張用として活用し、ホストコンピュー
タ１３から送られてくる印字データの一時保持に用い
る。他方、ソケット１７にのみＲＡＭモジュール１９が
装填されている場合には、８ビットのハードディスクバ
ッファ２０の拡張用として活用し、ハードディスク２１
の送受信データの一時保持に用いる。

【００１５】次に、本発明の別実施例について図４を参
照して説明する。なお、ここで図２を参照して説明した
実施例と略同様な部品については、同一の番号を用いて
その説明を省略する。プリンタ６０は外部のホストコン
ピュータ１３に接続され、インターフェース１４を介し
て該ホストコンピュータ１３からのデータを受信するよ
うになっている。インターフェース１４はバスライン１
１を介してＣＰＵ１２に接続されている。本実施例のＣ
ＰＵ１２は、後述するように３２ビットを処理単位とす
る主処理と、１６又は８ビットを処理単位とする副処理
とを行う。このＣＰＵ１２には、バスライン１１を介し
て、インターフェース１４により受信されたデータを一
時保持する受信バッファ１５、制御情報及び内蔵のビッ
トマップフォント等が格納されているＲＯＭ２２、内蔵
のＲＡＭ２３、増設用のＲＡＭ７４、印字を行うエンジ
ン２６が接続されており、更に、バスライン１１にはオ
プションの印字書体（ビットマップフォント）等を保持
するためのハードディスク２１が、ハードディスクイン
ターフェース２５を介して接続され、そして、ハードデ
ィスク２１からのデータを一時保持するためのハードデ
ィスクバッフア２０が接続されている。本実施例の増設
用ＲＡＭ７４には、８個の８ビットＲＡＭモジュールを
取り付けるための８台のソケット５１、５２、５３、５
４、５５、５６、５７、５８が備えられている。

【００１６】このプリンタ６０には、ホストコンピュー
タ１３からの印字用のデータが８ビットのコード化され
た情報として転送される。本実施例においてＣＰＵ１２
は、図２を参照し前述した実施例において主処理が１６
ビット長であったのに対し、３２ビット長で主処理を行
うよう構成されている。また本実施例のハードディスク
２１は、図２に示した実施例では８ビット長であったの
に対して、１６ビット長を処理単位とするように構成さ
れている。本実施例においては、オプション用の印字用
書体（ビットマップフォント）は、ホストコンピュータ
１３から１６ビットの情報としてプリンタ１０側に送ら
れ、ＣＰＵ１２は、ビットマップフォントを１６ビット
でハードディスク２１に格納する（副処理）。そして、
印字の際にオプションの書体が指定されると、ＣＰＵ１
２は、ハードディスク２１からハードディスクインター
フェース２５及びハードディスクバッファ２０を介して
該当するビットマップフォントを読み出しこれを基に、
文字を指示された書体で作成し（主処理）エンジン２６
を駆動して印刷を行う。

【００１７】本実施例のプリンタ１０のＣＰＵ１２は、
上位１６ビットと下位１６ビットの計３２ビット単位を
処理単位として、コード化された８ビットの印字データ
とビットマップフォントとに基づき上述の印刷用のデー
タの作成処理（主処理）を行っている。その主処理の
際、例えば印刷データの展開等において、３２ビットを
処理単位として内蔵ＲＡＭ２３にデータの読み書きを行
う。本実施例においては、この内蔵ＲＡＭ２３の容量を
拡張させるために増設用ＲＡＭ７４が設けられ、これも
３２ビット単位で構成されている。この増設用ＲＡＭ７
４は３２ビットを構成するために、前述した８台のソケ
ット５１、５２、５３、５４、５５、５６、５７、５８
を備え、これに、８ビットＲＡＭモジュールを４個以上
装填することにより内蔵ＲＡＭ２３の拡張用として機能
するようになっている。

【００１８】この実施例のプリンタ６０は、増設用に備
えられた８台のソケットにＲＡＭモジュールが１個のみ
装填された場合は、その１個を８ビットを処理単位とす
る受信バッファ１５の拡張用に用いる（副処理）。そし
て、２個の場合は、２個を併用して１６ビットを処理単
位とするハードディスクバッファ２０の拡張用に用いる
（副処理）。３個の場合は、その内の１個を８ビットの
受信バッファ１５の拡張用に、２個を１６ビットのハー
ドディスクバッファ２０に割り当てる。そして、４個の
８ビットＲＡＭモジュールが装填されると、これらを併
用して３２ビットとし、内蔵ＲＡＭ２３の増設用（拡張
用）ＲＡＭとして動作させる。そして、５、６、或いは
７個のＲＡＭモジュールが装填された場合には、４個を
内蔵ＲＡＭ２３の増設用に、残りの１、２、３個を上述
と同様に割り当てる。更に、８個全て装填された場合に
は内蔵ＲＡＭ２３の増設用の２組のＲＡＭとして用い
る。このＲＡＭモジュールのＣＰＵ１２による割り当て
は、図３を参照して前述したフローチャートの処理と略
同様であるのでこの説明については省略する。

【００１９】以上説明した実施例においては、本発明の
情報処理装置の一例としてプリンタを例に挙げて説明し
たが、本発明はこれに限定されるものではなく、コンピ
ュータ及びその周辺機器であって、ＣＰＵにより主たる
処理を行うビット長が定まり、これらビット長の整数分
の１ビット長単位での処理をも併せて行い、増設用に該
整数分の１のビット長の記憶デバイスを取り付け得る全
ての装置に適用し得るものである。

【００２０】

【発明の効果】以上説明したことから明らかなように、
本発明によれば、主として行われる処理の整数分の１の
ビット長で構成された増設用の記憶用デバイスが、該主
たる処理のための記憶装置の増設用として用い得るに満
たない数しか取り付けられないときにも、これを主たる
処理以外の処理に割り当てることができるため、有効に
活用することが可能になる。

【図面の簡単な説明】

【図１】 本発明を明示するための全体構成図である。

【図２】 本発明の一実施例に係るプリンタのブロック
図である。

【図３】 図２のプリンタの処理を示すフローチャート
である。

【図４】 本発明の別実施例に係るプリンタのブロック
図である。

【符号の説明】

１０ プリンタ １２ ＣＰＵ １５ 受信バッファ １６ ソケット １７ ソケット １８ ＲＡＭモジュール １９ ＲＡＭモジュール ２３ 内蔵ＲＡＭ ２４ 増設用ＲＡＭ ２０ ハードディスクバッファ ６０ プリンタ ７４ 増設用ＲＡＭ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 特定ビット長を処理単位とする主処理手
   段と該特定ビットの整数分の１のビット長を処理単位と
   する副処理手段とを備える情報処理装置であって、 該整数分の１のビット長を処理単位とする任意個数の記
   憶用デバイスと、 前記記憶用デバイスが任意個数取り付け可能な記憶用デ
   バイス取付装置と、 該記憶用デバイス取付装置に取り付けられている前記記
   憶用デバイスの個数を認識するための認識手段と、 該認識手段の認識した個数に基づいて、前記任意個数の
   記憶用デバイス中の該整数個を前記主処理手段に、そし
   て、該整数個に満たない記憶デバイスを前記副処理手段
   に割り当てる記憶用デバイス割り当て手段とを有するこ
   とを特徴とする情報処理装置。
2. 【請求項２】 前記記憶用デバイス割り当て手段が、前
   記任意個数の記憶用デバイスが該整数個に満たない場合
   には全てを前記副処理手段に割り当てることを特徴とす
   る請求項１の情報処理装置。