JPH06204284A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06204284A JPH06204284A JP5001485A JP148593A JPH06204284A JP H06204284 A JPH06204284 A JP H06204284A JP 5001485 A JP5001485 A JP 5001485A JP 148593 A JP148593 A JP 148593A JP H06204284 A JPH06204284 A JP H06204284A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- interlayer insulating
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】電極２層構造の半導体装置において、ボンディ
ング時に、クラックが発生しないように厚くしている層
間絶縁膜を薄くできるようにする。 【構成】第２電極ボンディングパッド１１下に硬度の非
常に低い膜、例えば多結晶シリコン膜１０、または、硬
度の非常に高い金属膜をバリア層として形成する。これ
により、ボンディング時に層間絶縁膜、例えばプラズマ
窒化膜８にクラックが発生しても、第２電極の配線材料
がこのクラックに浸透することがないため、第１電極
６、７とショートすることがなく、層間絶縁膜８を薄く
することができる。
ング時に、クラックが発生しないように厚くしている層
間絶縁膜を薄くできるようにする。 【構成】第２電極ボンディングパッド１１下に硬度の非
常に低い膜、例えば多結晶シリコン膜１０、または、硬
度の非常に高い金属膜をバリア層として形成する。これ
により、ボンディング時に層間絶縁膜、例えばプラズマ
窒化膜８にクラックが発生しても、第２電極の配線材料
がこのクラックに浸透することがないため、第１電極
６、７とショートすることがなく、層間絶縁膜８を薄く
することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に電極２層構造の半導体装置に関する。
に電極２層構造の半導体装置に関する。
【０００２】
【従来の技術】従来の電極２層構造の半導体装置は、図
３に示すように、層間絶縁膜として、一般にプラズマ窒
化膜８を用いている。この構造にて、下層第１電極上に
ワイヤーボンディングを行う第２電極ボンディグパッド
１１を有する場合、ボンディング時の機械的な衝撃によ
り、層間のプラズマ窒化膜８にクラック等が発生し、下
層第１電極と上層第２電極がショートしないように、以
下の表１のデータより明らかなようにプラズマ窒化膜８
の膜厚ｌ1 を１．４μｍ以上にする必要があった。
３に示すように、層間絶縁膜として、一般にプラズマ窒
化膜８を用いている。この構造にて、下層第１電極上に
ワイヤーボンディングを行う第２電極ボンディグパッド
１１を有する場合、ボンディング時の機械的な衝撃によ
り、層間のプラズマ窒化膜８にクラック等が発生し、下
層第１電極と上層第２電極がショートしないように、以
下の表１のデータより明らかなようにプラズマ窒化膜８
の膜厚ｌ1 を１．４μｍ以上にする必要があった。
【０００３】
【表１】
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
では、第２電極ボンディングパッド１１にボンディング
をした時の機械的ダメージによる層間膜に使用している
プラズマ窒化膜８の破壊、第１電極とのショートを防ぐ
ために、プラズマ窒化膜８の膜厚ｌ1 を１．４μｍ以上
とかなり厚く形成しなければならないという問題点があ
った。また、層間膜のプラズマ窒化膜８に開孔し、第２
電極との配線接続するためのスルーホール形成に特殊な
テーパ処理を必要するという問題点もあった。
では、第２電極ボンディングパッド１１にボンディング
をした時の機械的ダメージによる層間膜に使用している
プラズマ窒化膜８の破壊、第１電極とのショートを防ぐ
ために、プラズマ窒化膜８の膜厚ｌ1 を１．４μｍ以上
とかなり厚く形成しなければならないという問題点があ
った。また、層間膜のプラズマ窒化膜８に開孔し、第２
電極との配線接続するためのスルーホール形成に特殊な
テーパ処理を必要するという問題点もあった。
【０００５】本発明の目的は、電極２層構造の半導体装
置において、ボンディング時にクラックが発生しないよ
うに厚くしている層間絶縁膜を薄くできるようにするこ
とができる半導体装置を提供することにある。
置において、ボンディング時にクラックが発生しないよ
うに厚くしている層間絶縁膜を薄くできるようにするこ
とができる半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
層間絶縁膜とボンディングパッド間に硬度の著しく低
い、またはボンディング時に破壊、クラックの発生しな
い硬度の著しく高い膜質のバッファ膜を有している。
層間絶縁膜とボンディングパッド間に硬度の著しく低
い、またはボンディング時に破壊、クラックの発生しな
い硬度の著しく高い膜質のバッファ膜を有している。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例の半導体チップの断面図
である。層間絶縁膜８と第２電極ボンディングパッド１
１との間に硬度の低い多結晶シリコン１０を有してい
る。この多結晶シリコン１０は、選択的に第２電極ボン
ディングパッド１１を包含する大きさの表面積としてい
る。多結晶シリコン１０の膜厚は、５００ｎｍ程度とす
る。また、ＣＶＤ酸化膜９は、多結晶シリコン１０をド
ライエッチングする際に層間絶縁膜としているプラズマ
窒化膜８がドライエッチングされることを防ぐためのバ
ッファ層である。従って、多結晶シリコン１０のエッチ
ング、パターン加工終了後はウェットエッチ等により除
去する。以上の実施例とすることにより、第２電極ボン
ディングパッド１１にワイヤーボンディングした際に、
層間絶縁膜であるプラズマ窒化膜８にクラックが発生し
ても、多結晶シリコン１０は硬度が非常に低いためにつ
ぶれることはあってもクラックは発生せず、第２電極ボ
ンディングパッド１１のアルミニウム等の配線材料が、
プラズマ窒化膜８のクラックに浸透することがない。
る。図１は、本発明の一実施例の半導体チップの断面図
である。層間絶縁膜８と第２電極ボンディングパッド１
１との間に硬度の低い多結晶シリコン１０を有してい
る。この多結晶シリコン１０は、選択的に第２電極ボン
ディングパッド１１を包含する大きさの表面積としてい
る。多結晶シリコン１０の膜厚は、５００ｎｍ程度とす
る。また、ＣＶＤ酸化膜９は、多結晶シリコン１０をド
ライエッチングする際に層間絶縁膜としているプラズマ
窒化膜８がドライエッチングされることを防ぐためのバ
ッファ層である。従って、多結晶シリコン１０のエッチ
ング、パターン加工終了後はウェットエッチ等により除
去する。以上の実施例とすることにより、第２電極ボン
ディングパッド１１にワイヤーボンディングした際に、
層間絶縁膜であるプラズマ窒化膜８にクラックが発生し
ても、多結晶シリコン１０は硬度が非常に低いためにつ
ぶれることはあってもクラックは発生せず、第２電極ボ
ンディングパッド１１のアルミニウム等の配線材料が、
プラズマ窒化膜８のクラックに浸透することがない。
【０００８】従って、エミッタ第１電極６またはベース
第１電極７とショートすることがなく、層間絶縁膜であ
るプラズマ窒化膜８の膜厚ｌを０．８μｍまでに薄くす
ることができる。
第１電極７とショートすることがなく、層間絶縁膜であ
るプラズマ窒化膜８の膜厚ｌを０．８μｍまでに薄くす
ることができる。
【０００９】図２は、本発明の実施例２の半導体チップ
の断面図である。実施例２では、多結晶シリコン１０の
代わりに、硬度の非常に高い金属であるＴｉ膜１３を第
２電極ボンディングパッド１１の下に形成するものであ
る。Ｔｉ膜１３の膜厚としては、１００ｎｍ以上にす
る。本実施例では、硬度が高いために、Ｔｉ膜にクラッ
クが発生することなく、第２電極ボンディングパッド１
１のアルミニウム等の配線材料が、ボンディング時に発
生したプラズマ窒化膜８のクラックに浸透することがな
く、実施例１と同様の効果が得られ、プラズマ窒化膜８
の膜厚ｌを０．８μｍまでに薄くすることができる。
の断面図である。実施例２では、多結晶シリコン１０の
代わりに、硬度の非常に高い金属であるＴｉ膜１３を第
２電極ボンディングパッド１１の下に形成するものであ
る。Ｔｉ膜１３の膜厚としては、１００ｎｍ以上にす
る。本実施例では、硬度が高いために、Ｔｉ膜にクラッ
クが発生することなく、第２電極ボンディングパッド１
１のアルミニウム等の配線材料が、ボンディング時に発
生したプラズマ窒化膜８のクラックに浸透することがな
く、実施例１と同様の効果が得られ、プラズマ窒化膜８
の膜厚ｌを０．８μｍまでに薄くすることができる。
【００１０】
【発明の効果】以上説明したように本発明は、層間絶縁
膜を薄くできるようにしたので、絶縁膜形成の作業性向
上、また、薄くすることによる膜厚制御が向上し歩留が
向上するという効果を有する。また、第２電極と配線接
続した時のステップカバレッジが向上し、厚いことによ
る特殊な層間絶縁膜のテーパ処理が不要となる効果を有
する。
膜を薄くできるようにしたので、絶縁膜形成の作業性向
上、また、薄くすることによる膜厚制御が向上し歩留が
向上するという効果を有する。また、第２電極と配線接
続した時のステップカバレッジが向上し、厚いことによ
る特殊な層間絶縁膜のテーパ処理が不要となる効果を有
する。
【図１】本発明の一実施例の半導体チップの断面図であ
る。
る。
【図２】本発明の他の実施例の半導体チップの断面図で
ある。
ある。
【図３】従来の電極２層構造の半導体装置の断面図であ
る。
る。
１ 半導体基板 ２ ベース拡散層 ３ エミッタ拡散層 ４ 熱酸化膜 ５ ＬＰＣＶＤ窒化膜 ６ エミッタ第１電極 ７ ベース第１電極 ８ プラズマ窒化膜 ９ ＣＶＤ酸化膜 １０ 多結晶シリコン １１ 第２電極ボンディングパッド １２ 表面パシベーション膜 １３ Ｔｉ膜
Claims (1)
- 【請求項１】 層間絶縁膜を介した電極２層構造を有す
る半導体装置において、上層第２電極のボンディングパ
ット領域と層間絶縁膜の間に硬度が非常に低くボンディ
ング時にクラックを発生しない膜、または硬度が非常に
高くボンディング時に破壊、クラックを発生しない金属
膜をボンディングパット領域を包含する広い範囲に有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5001485A JPH06204284A (ja) | 1993-01-08 | 1993-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5001485A JPH06204284A (ja) | 1993-01-08 | 1993-01-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204284A true JPH06204284A (ja) | 1994-07-22 |
Family
ID=11502749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5001485A Pending JPH06204284A (ja) | 1993-01-08 | 1993-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204284A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026154A1 (en) * | 1999-10-04 | 2001-04-12 | Philips Semiconductors Inc. | Die pad crack absorption integrated circuit chip and fabrication process |
| JP2008218818A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115860A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | 半導体装置 |
| JPS59222952A (ja) * | 1983-06-01 | 1984-12-14 | Toshiba Corp | 半導体装置 |
| JPS6381938A (ja) * | 1986-09-26 | 1988-04-12 | Toshiba Corp | 半導体装置 |
| JPS63217632A (ja) * | 1987-03-05 | 1988-09-09 | Nec Corp | 半導体装置 |
| JPH01220850A (ja) * | 1988-02-29 | 1989-09-04 | Sharp Corp | 半導体装置の電極構造 |
| JPH03104247A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | ウエハ・スケール半導体装置 |
| JPH03131044A (ja) * | 1989-10-17 | 1991-06-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1993
- 1993-01-08 JP JP5001485A patent/JPH06204284A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115860A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | 半導体装置 |
| JPS59222952A (ja) * | 1983-06-01 | 1984-12-14 | Toshiba Corp | 半導体装置 |
| JPS6381938A (ja) * | 1986-09-26 | 1988-04-12 | Toshiba Corp | 半導体装置 |
| JPS63217632A (ja) * | 1987-03-05 | 1988-09-09 | Nec Corp | 半導体装置 |
| JPH01220850A (ja) * | 1988-02-29 | 1989-09-04 | Sharp Corp | 半導体装置の電極構造 |
| JPH03104247A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | ウエハ・スケール半導体装置 |
| JPH03131044A (ja) * | 1989-10-17 | 1991-06-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026154A1 (en) * | 1999-10-04 | 2001-04-12 | Philips Semiconductors Inc. | Die pad crack absorption integrated circuit chip and fabrication process |
| JP2008218818A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005093486A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63283040A (ja) | 半導体装置 | |
| JP3077316B2 (ja) | 集積回路装置 | |
| US5309025A (en) | Semiconductor bond pad structure and method | |
| US6709965B1 (en) | Aluminum-copper bond pad design and method of fabrication | |
| US20070187837A1 (en) | Active area bonding compatible high current structures | |
| JP2002319587A (ja) | 半導体装置 | |
| JP2001203172A (ja) | 半導体素子を半導体ウェーハから切り離すための装置 | |
| TW409374B (en) | Advanced IC bonding pad design for prevent stress induced passivation cracking and pad delimitation through stress bumper pattern and dielectric pin-on effect | |
| US20080217791A1 (en) | Semiconductor device | |
| TW484196B (en) | Bonding pad structure | |
| US6677228B1 (en) | Reinforced aluminum copper bonding pad | |
| JPH06204284A (ja) | 半導体装置 | |
| JP3208319B2 (ja) | 半導体装置の製造方法 | |
| JPH01220850A (ja) | 半導体装置の電極構造 | |
| JP2002367956A (ja) | 半導体装置の電極パッド及びその製造方法 | |
| US8946912B2 (en) | Active area bonding compatible high current structures | |
| JPH11121458A (ja) | 半導体装置 | |
| JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
| JP2005108954A (ja) | 半導体集積回路装置 | |
| JPH08124929A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2763013B2 (ja) | 半導体装置 | |
| JP3500169B2 (ja) | 半導体装置の製造方法 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| JP2018060885A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981222 |