JPH06204465A - ゲート酸化膜の形成方法 - Google Patents
ゲート酸化膜の形成方法Info
- Publication number
- JPH06204465A JPH06204465A JP34960292A JP34960292A JPH06204465A JP H06204465 A JPH06204465 A JP H06204465A JP 34960292 A JP34960292 A JP 34960292A JP 34960292 A JP34960292 A JP 34960292A JP H06204465 A JPH06204465 A JP H06204465A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- gate
- silicon substrate
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】フッ素の含有によるゲート絶縁膜の劣化を抑制
することができるゲート絶縁膜の形成方法の提供。 【構成】酸素を含む亜酸化窒素雰囲気中でシリコン基板
を熱処理する工程を有する、窒素を含むゲート絶縁膜の
形成方法。
することができるゲート絶縁膜の形成方法の提供。 【構成】酸素を含む亜酸化窒素雰囲気中でシリコン基板
を熱処理する工程を有する、窒素を含むゲート絶縁膜の
形成方法。
Description
【０００１】
【産業上の利用分野】本発明は、ゲート酸化膜の形成方
法に関し、特に、フッ素の含有によるゲート酸化膜の劣
化を抑制することができるゲート酸化膜の形成方法に関
する。
法に関し、特に、フッ素の含有によるゲート酸化膜の劣
化を抑制することができるゲート酸化膜の形成方法に関
する。
【０００２】
【従来の技術】ＬＳＩ製造の各種プロセスでは各種のフ
ッ素化合物が用いられる。このフッ素化合物を構成する
フッ素原子は、熱処理過程でゲート酸化膜中に偏析し、
酸化膜中のシリコンと酸素との結合を切断して酸化膜の
膜厚を増加させたり、酸化膜が破壊に至るまでの注入電
荷量を低減させたり、さらに酸化膜中に電子トラップや
正孔トラップを形成させたりすることが IEEE TRANSACT
ION ON ELECTRONDEVICES, Vo136, No.5, pp87〜889 で
Ｐ．Ｊ．ＷＲＩＧＨＴにより報告されている。
ッ素化合物が用いられる。このフッ素化合物を構成する
フッ素原子は、熱処理過程でゲート酸化膜中に偏析し、
酸化膜中のシリコンと酸素との結合を切断して酸化膜の
膜厚を増加させたり、酸化膜が破壊に至るまでの注入電
荷量を低減させたり、さらに酸化膜中に電子トラップや
正孔トラップを形成させたりすることが IEEE TRANSACT
ION ON ELECTRONDEVICES, Vo136, No.5, pp87〜889 で
Ｐ．Ｊ．ＷＲＩＧＨＴにより報告されている。
【０００３】例えば、ゲート電極用ポリサイドゲートを
形成する際にＷＦ6 とＳｉＨ4 よりＬＰＣＶＤ装置を用
いてポリシリコン上にＷＳｉ2 を形成した場合、フッ素
原子は、その後の８００℃、３０分の熱処理時に酸化膜
中に１０21個／ｃｍ3 程度偏析する。
形成する際にＷＦ6 とＳｉＨ4 よりＬＰＣＶＤ装置を用
いてポリシリコン上にＷＳｉ2 を形成した場合、フッ素
原子は、その後の８００℃、３０分の熱処理時に酸化膜
中に１０21個／ｃｍ3 程度偏析する。
【０００４】また、ｐ+ ポリシリコンゲートを形成する
ためにゲート電極用ポリシリコンにＢＦ 2 + をイオン注
入し、９００℃程度に熱処理した場合、ポリシリコン中
のフッ素原子は、酸化膜中に偏析する。例えば、厚さ８
ｎｍのゲート酸化膜を持つＭＯＳＦＥＴのポリシリコン
中に加速エネルギー２０ｋｅＶでＢＦ 2 + を５×１０ 15
個／ｃｍ2 イオン注入した場合、フッ素原子はゲート酸
化膜中に約５×１０20個／ｃｍ3 程度偏析する。
ためにゲート電極用ポリシリコンにＢＦ 2 + をイオン注
入し、９００℃程度に熱処理した場合、ポリシリコン中
のフッ素原子は、酸化膜中に偏析する。例えば、厚さ８
ｎｍのゲート酸化膜を持つＭＯＳＦＥＴのポリシリコン
中に加速エネルギー２０ｋｅＶでＢＦ 2 + を５×１０ 15
個／ｃｍ2 イオン注入した場合、フッ素原子はゲート酸
化膜中に約５×１０20個／ｃｍ3 程度偏析する。
【０００５】このように、フッ素がゲート酸化膜に偏析
すると、ゲート酸化膜を構成するシリコンと酸素の結合
が破壊され、電子や正孔を捕獲するダングリングボンド
とＳｉ−Ｆおよび遊離した酸素原子が生成される。遊離
した酸素原子は、熱処理中にシリコン基板と反応し、新
たな酸化膜となる。また、フッ素により形成されたダン
グリングボンドは、トランジスターの動作中に発生する
ホットキャリアを捕獲し、トランジスタ寿命を著しく劣
化させる原因となる。
すると、ゲート酸化膜を構成するシリコンと酸素の結合
が破壊され、電子や正孔を捕獲するダングリングボンド
とＳｉ−Ｆおよび遊離した酸素原子が生成される。遊離
した酸素原子は、熱処理中にシリコン基板と反応し、新
たな酸化膜となる。また、フッ素により形成されたダン
グリングボンドは、トランジスターの動作中に発生する
ホットキャリアを捕獲し、トランジスタ寿命を著しく劣
化させる原因となる。
【０００６】
【発明が解決しようとする課題】しかし、ゲート酸化膜
に偏析したフッ素によって生起される上記の問題を抑制
するために有効な方法が、従来はなかった。従来は、Ｗ
Ｓｉ2 を形成する際にフッ素の発生量を抑止する方法や
酸化膜が不活性雰囲気の熱処理中に増膜する対策とし
て、最初に酸化膜を薄く形成しておく等の対策をとって
きた。
に偏析したフッ素によって生起される上記の問題を抑制
するために有効な方法が、従来はなかった。従来は、Ｗ
Ｓｉ2 を形成する際にフッ素の発生量を抑止する方法や
酸化膜が不活性雰囲気の熱処理中に増膜する対策とし
て、最初に酸化膜を薄く形成しておく等の対策をとって
きた。
【０００７】そこで、本発明の目的は、フッ素の含有に
よるゲート酸化膜の劣化を抑制することができるゲート
酸化膜の形成方法を提供することにある。
よるゲート酸化膜の劣化を抑制することができるゲート
酸化膜の形成方法を提供することにある。
【０００８】
【課題を解決するための手段】そこで本発明者は、シリ
コン基板を種々の雰囲気中で熱処理し、得られた種々の
酸化膜についてフッ素原子の含有による劣化を評価し
た。評価は、まず、形成したゲート酸化膜上に、厚さ１
５０ｎｍのポリシリコン膜を形成し、これにＢＦ 2 + を
５×１０15個／ｃｍ2 だけイオン注入し９００℃で熱処
理した試料を作成した。さらに、これを、ＭＯＳキャパ
シター構造（図５参照）に加工し、ゲート電極に正電荷
をかけて、シリコン基板側から電子を一定速度で注入し
た後のゲート電圧変化、および界面準位密度変化を測定
した。
コン基板を種々の雰囲気中で熱処理し、得られた種々の
酸化膜についてフッ素原子の含有による劣化を評価し
た。評価は、まず、形成したゲート酸化膜上に、厚さ１
５０ｎｍのポリシリコン膜を形成し、これにＢＦ 2 + を
５×１０15個／ｃｍ2 だけイオン注入し９００℃で熱処
理した試料を作成した。さらに、これを、ＭＯＳキャパ
シター構造（図５参照）に加工し、ゲート電極に正電荷
をかけて、シリコン基板側から電子を一定速度で注入し
た後のゲート電圧変化、および界面準位密度変化を測定
した。
【０００９】まず、特公昭６３−３１８１６２号公報に
開示された方法によって、アンモニアガス雰囲気中、シ
リコン基板を９５０℃で３０秒間だけ熱処理して酸化膜
を形成した。得られた酸化膜の表面付近に窒素が高濃度
に存在し、酸化膜表面からシリコン基板の深さ方向に従
って急激に減少し、また酸化膜とシリコン基層との界面
付近で増加していた。このシリコン基板をさらに窒化さ
せると酸化膜中の窒素濃度は上昇するが、酸化膜の表面
付近の窒素濃度も急激に上昇してしまい、酸化膜の表面
付近に窒素原子起因の電子トラップが多量に形成されて
しまった。したがって、この方法では酸化膜の表面が優
先的に窒化されてしまい、酸化膜の厚さ方向に均一に窒
素が分布されないことが分かった。また、このようにし
て形成したゲート酸化膜には、１０Ｃ／ｃｍ2 の電子注
入後の容量を測定した結果、５×１０11個／ｃｍ2 程度
の多量の電子トラップが存在していることが分かった。
開示された方法によって、アンモニアガス雰囲気中、シ
リコン基板を９５０℃で３０秒間だけ熱処理して酸化膜
を形成した。得られた酸化膜の表面付近に窒素が高濃度
に存在し、酸化膜表面からシリコン基板の深さ方向に従
って急激に減少し、また酸化膜とシリコン基層との界面
付近で増加していた。このシリコン基板をさらに窒化さ
せると酸化膜中の窒素濃度は上昇するが、酸化膜の表面
付近の窒素濃度も急激に上昇してしまい、酸化膜の表面
付近に窒素原子起因の電子トラップが多量に形成されて
しまった。したがって、この方法では酸化膜の表面が優
先的に窒化されてしまい、酸化膜の厚さ方向に均一に窒
素が分布されないことが分かった。また、このようにし
て形成したゲート酸化膜には、１０Ｃ／ｃｍ2 の電子注
入後の容量を測定した結果、５×１０11個／ｃｍ2 程度
の多量の電子トラップが存在していることが分かった。
【００１０】また、特公平３−１６０７２０号公報に
は、シリコン基板を酸素ガス雰囲気中で熱処理して酸化
膜を形成した後、亜酸化窒素ガス中で熱処理することに
より、上記酸化膜中に窒素原子を導入する方法が開示さ
れている。この方法を用いると、酸化膜とシリコン基板
の界面近傍に、窒素原子を導入することができるが、酸
化膜に窒素を均一に導入することができなかった。ま
た、酸化膜中の窒素濃度が低いため、フッ素原子による
酸化膜の劣化を抑制できなかった。さらに、１０Ｃ／ｃ
ｍ2 の電子注入後の容量測定を行なった結果、１０12個
／ｃｍ2 程度の多量の電子トラップが存在していた。
は、シリコン基板を酸素ガス雰囲気中で熱処理して酸化
膜を形成した後、亜酸化窒素ガス中で熱処理することに
より、上記酸化膜中に窒素原子を導入する方法が開示さ
れている。この方法を用いると、酸化膜とシリコン基板
の界面近傍に、窒素原子を導入することができるが、酸
化膜に窒素を均一に導入することができなかった。ま
た、酸化膜中の窒素濃度が低いため、フッ素原子による
酸化膜の劣化を抑制できなかった。さらに、１０Ｃ／ｃ
ｍ2 の電子注入後の容量測定を行なった結果、１０12個
／ｃｍ2 程度の多量の電子トラップが存在していた。
【００１１】さらに、亜酸化窒素ガスを用いシリコン基
板を直接窒化する方法がある。この方法を用いると、窒
素原子を酸化膜中に均一に存在させることができるが、
酸化膜とシリコン基板の界面の凹凸が大きくなり、ＭＯ
ＳＦＥＴを製造するには不適である。
板を直接窒化する方法がある。この方法を用いると、窒
素原子を酸化膜中に均一に存在させることができるが、
酸化膜とシリコン基板の界面の凹凸が大きくなり、ＭＯ
ＳＦＥＴを製造するには不適である。
【００１２】また、特公平１−１８７８２８号公報に
は、アンモニアガスと酸素ガスを用いて、シリコン基板
を熱処理し、酸化膜を形成する方法が開示されている。
この方法を用いると、窒素は酸化膜の深さ方向にほぼ均
一に導入されるが、アンモニアを構成する水素が酸化膜
中にＳｉ−ＨまたはＳｉ−ＯＨの形で残り、ゲート酸化
膜上のポリシリコンにＢＦ2 + をイオン注入し熱処理し
た時、フッ素原子が酸化膜中のＳｉ−ＨまたはＳｉ−Ｏ
Ｈと反応し、電子やホールトラップとなる。１０Ｃ／ｃ
ｍ2 の電子注入後の容量測定の結果、電子トラップが１
０12個／ｃｍ2 程度生成していることがわかった。これ
は、ＭＯＳＦＥＴの特性を著しく劣化させる量である。
この膜の場合、窒素は添加されているがその効果が見ら
れなかった。
は、アンモニアガスと酸素ガスを用いて、シリコン基板
を熱処理し、酸化膜を形成する方法が開示されている。
この方法を用いると、窒素は酸化膜の深さ方向にほぼ均
一に導入されるが、アンモニアを構成する水素が酸化膜
中にＳｉ−ＨまたはＳｉ−ＯＨの形で残り、ゲート酸化
膜上のポリシリコンにＢＦ2 + をイオン注入し熱処理し
た時、フッ素原子が酸化膜中のＳｉ−ＨまたはＳｉ−Ｏ
Ｈと反応し、電子やホールトラップとなる。１０Ｃ／ｃ
ｍ2 の電子注入後の容量測定の結果、電子トラップが１
０12個／ｃｍ2 程度生成していることがわかった。これ
は、ＭＯＳＦＥＴの特性を著しく劣化させる量である。
この膜の場合、窒素は添加されているがその効果が見ら
れなかった。
【００１３】最後に、本発明者は、亜酸化窒素に微量の
酸素を含有させたガス雰囲気中でシリコン基板を熱処理
した。この方法を用いることによって、窒素は酸化膜の
厚さ方向に均一に含有されていることを新たに発見し
た。さらに、水素は酸化膜中に２０ｐｐｍ以下しか含有
されないことが分かった。このゲート酸化膜の特性を評
価した。１０Ｃ／ｃｍ2 の電子注入後の容量測定の結
果、酸化膜中には２×１０ 10程度の電子トラップしか発
生していないことが分かった。また、界面準位密度も、
１０10／ｅＶ・ｃｍ2 程度しか増加していなかった。
酸素を含有させたガス雰囲気中でシリコン基板を熱処理
した。この方法を用いることによって、窒素は酸化膜の
厚さ方向に均一に含有されていることを新たに発見し
た。さらに、水素は酸化膜中に２０ｐｐｍ以下しか含有
されないことが分かった。このゲート酸化膜の特性を評
価した。１０Ｃ／ｃｍ2 の電子注入後の容量測定の結
果、酸化膜中には２×１０ 10程度の電子トラップしか発
生していないことが分かった。また、界面準位密度も、
１０10／ｅＶ・ｃｍ2 程度しか増加していなかった。
【００１４】そこで本発明者は、フッ素によるゲート酸
化膜の劣化を抑制するためには、ゲート酸化膜の膜厚方
向に窒素原子を均一に分散させ、かつ水素を低減するこ
とが有効であることを見いだした。そこで、微量の酸素
を含有する亜酸化窒素雰囲気中でシリコン基板を熱処理
することにより、ゲート酸化膜を構成する酸素の一部を
窒素原子に置き換えることによって、フッ素の含有によ
るゲート酸化膜の劣化を抑制できることを見出した。
化膜の劣化を抑制するためには、ゲート酸化膜の膜厚方
向に窒素原子を均一に分散させ、かつ水素を低減するこ
とが有効であることを見いだした。そこで、微量の酸素
を含有する亜酸化窒素雰囲気中でシリコン基板を熱処理
することにより、ゲート酸化膜を構成する酸素の一部を
窒素原子に置き換えることによって、フッ素の含有によ
るゲート酸化膜の劣化を抑制できることを見出した。
【００１５】すなわち、本発明は、酸素を含む亜酸化窒
素雰囲気中でシリコン基板を熱処理する工程を有する、
窒素を含むゲート酸化膜の形成方法を提供するものであ
る。
素雰囲気中でシリコン基板を熱処理する工程を有する、
窒素を含むゲート酸化膜の形成方法を提供するものであ
る。
【００１６】本発明の方法において、熱処理の雰囲気中
の亜酸化窒素の含有量は、ゲート酸化膜中の窒素原子の
濃度が、フッ素の含有によるゲート酸化膜の膜質劣化を
抑制し、窒化ケイ素に起因する新たな電子、正孔トラッ
プの形成を抑制できるように、通常、３〜１０原子％程
度、好ましくは４〜６原子％程度になるように調整され
る。
の亜酸化窒素の含有量は、ゲート酸化膜中の窒素原子の
濃度が、フッ素の含有によるゲート酸化膜の膜質劣化を
抑制し、窒化ケイ素に起因する新たな電子、正孔トラッ
プの形成を抑制できるように、通常、３〜１０原子％程
度、好ましくは４〜６原子％程度になるように調整され
る。
【００１７】また、本発明の方法において、熱処理雰囲
気中における亜酸化窒素／酸素の含有割合は、通常、１
０〜１００の割合、好ましくは２０〜５０の割合に調整
される。
気中における亜酸化窒素／酸素の含有割合は、通常、１
０〜１００の割合、好ましくは２０〜５０の割合に調整
される。
【００１８】また、熱処理雰囲気中には、上記亜酸化窒
素および酸素以外に、窒素、アルゴン等が含まれていて
もよい。
素および酸素以外に、窒素、アルゴン等が含まれていて
もよい。
【００１９】さらに、本発明の方法において、熱処理の
温度は、９００〜１２００℃程度、好ましくは１０５０
〜１１５０℃程度である。また、熱処理時の雰囲気圧力
は、通常、大気圧程度に調整される。
温度は、９００〜１２００℃程度、好ましくは１０５０
〜１１５０℃程度である。また、熱処理時の雰囲気圧力
は、通常、大気圧程度に調整される。
【００２０】亜酸化窒素に酸素を含有させた場合、実用
温度範囲で酸化する場合、酸化が優先して起こり、窒化
は抑制されるため、酸化膜中に窒素が１０％以上含有さ
れない。
温度範囲で酸化する場合、酸化が優先して起こり、窒化
は抑制されるため、酸化膜中に窒素が１０％以上含有さ
れない。
【００２１】
【作用】本発明の方法によれば、酸素および亜酸化窒素
を含む雰囲気でシリコン基板を熱処理することにより、
酸化膜の膜厚方向に窒素原子を一様に含んだゲート酸化
膜を形成でき、この膜を用いるとフッ素原子による酸化
膜の膜質特性の劣化が抑制され、ＭＯＳＦＥＴのゲート
酸化膜として優れた特性を示す。
を含む雰囲気でシリコン基板を熱処理することにより、
酸化膜の膜厚方向に窒素原子を一様に含んだゲート酸化
膜を形成でき、この膜を用いるとフッ素原子による酸化
膜の膜質特性の劣化が抑制され、ＭＯＳＦＥＴのゲート
酸化膜として優れた特性を示す。
【００２２】
【実施例】以下、本発明の実施例および比較例を示し、
本発明を具体的に説明する。
本発明を具体的に説明する。
【００２３】（実施例および比較例）図１に示す装置に
よって、ゲート酸化膜の形成を行った。
よって、ゲート酸化膜の形成を行った。
【００２４】図１に示す装置において、まず、シリコン
基板１を反応容器２内に設置する。次に反応容器２内に
は、酸素ガスボンベ３および亜酸化窒素ガスボンベ４か
ら、それぞれ流量計５3 および５4 を通して酸素および
亜酸化窒素を、それぞれ２〜１０（ｌ／ｍｉｎ．）、
０．１〜１（ｌ／ｍｉｎ．）の流量で供給した。赤外ラ
ンプ６によりシリコン基板１を１０５０〜１１００℃ま
で急速加熱し、この温度を３２〜７３秒間だけ保持し、
膜厚９ｎｍの窒素を含むゲート酸化膜をシリコン基板１
の表面に形成した。その後、室温まで急速に冷却させ
た。このときのゲート酸化膜の形成条件、ならびに形成
されたゲート酸化膜の膜厚を、表１に示す。
基板１を反応容器２内に設置する。次に反応容器２内に
は、酸素ガスボンベ３および亜酸化窒素ガスボンベ４か
ら、それぞれ流量計５3 および５4 を通して酸素および
亜酸化窒素を、それぞれ２〜１０（ｌ／ｍｉｎ．）、
０．１〜１（ｌ／ｍｉｎ．）の流量で供給した。赤外ラ
ンプ６によりシリコン基板１を１０５０〜１１００℃ま
で急速加熱し、この温度を３２〜７３秒間だけ保持し、
膜厚９ｎｍの窒素を含むゲート酸化膜をシリコン基板１
の表面に形成した。その後、室温まで急速に冷却させ
た。このときのゲート酸化膜の形成条件、ならびに形成
されたゲート酸化膜の膜厚を、表１に示す。
【００２５】また、得られたゲート酸化膜における深さ
方向の窒素原子の濃度および水素原子の濃度を、ＳＩＭ
Ｓ分析で測定した。結果を図２〜４に示す。
方向の窒素原子の濃度および水素原子の濃度を、ＳＩＭ
Ｓ分析で測定した。結果を図２〜４に示す。
【００２６】図２は、表１の条件１で形成されたゲート
酸化膜の深さ方向のＳＩＭＳ分析結果である。図中、Ｓ
ＩＭＳのスパッタリング時間は、ゲート酸化膜の深さと
比例する。図３および図４においても同様である。この
ゲート酸化膜においては、窒素原子は深さ方向に均一に
分布しており、その窒素原子の濃度の値も４〜５原子％
であった。また、水素原子の濃度は、２０ｐｐｍ以下と
十分低くなっていた。
酸化膜の深さ方向のＳＩＭＳ分析結果である。図中、Ｓ
ＩＭＳのスパッタリング時間は、ゲート酸化膜の深さと
比例する。図３および図４においても同様である。この
ゲート酸化膜においては、窒素原子は深さ方向に均一に
分布しており、その窒素原子の濃度の値も４〜５原子％
であった。また、水素原子の濃度は、２０ｐｐｍ以下と
十分低くなっていた。
【００２７】これに対して、図３は、表１中の条件３で
形成されたゲート酸化膜試料のＳＩＭＳ分析結果を示
す。この試料では、ゲート酸化膜を９ｎｍだけ形成し、
これを９５０℃で３０秒間だけアンモニアガス雰囲気中
にて急速加熱装置で熱処理した。その結果、この試料で
は、ゲート酸化膜の表面だけが窒化され、ゲート酸化膜
の深さ方向にしたがって窒素原子の濃度が低減している
ことがわかる。
形成されたゲート酸化膜試料のＳＩＭＳ分析結果を示
す。この試料では、ゲート酸化膜を９ｎｍだけ形成し、
これを９５０℃で３０秒間だけアンモニアガス雰囲気中
にて急速加熱装置で熱処理した。その結果、この試料で
は、ゲート酸化膜の表面だけが窒化され、ゲート酸化膜
の深さ方向にしたがって窒素原子の濃度が低減している
ことがわかる。
【００２８】図４は、表１の条件５で形成されたゲート
酸化膜試料のＳＩＭＳ分析結果を示す。この試料では、
窒素原子の濃度は、ゲート酸化膜の深さ方向でほぼ均一
な濃度を示しているが、水素原子の濃度が酸化膜の表面
付近で０．１％程度と非常に高い濃度を示した。
酸化膜試料のＳＩＭＳ分析結果を示す。この試料では、
窒素原子の濃度は、ゲート酸化膜の深さ方向でほぼ均一
な濃度を示しているが、水素原子の濃度が酸化膜の表面
付近で０．１％程度と非常に高い濃度を示した。
【００２９】次に、表１の各条件で形成したゲート酸化
膜の上に、ゲート電極用ポリシリコンを厚さ１５０ｎｍ
だけ形成し、これにＢＦ 2 + を５×１０15個／ｃｍ2 だ
けエネルギー４０ｋｅＶで注入した。その後、９００℃
で３０分間、炉を用い熱処理した。次に、図５に示すと
おり、ゲート酸化膜１０の上に形成されたポリシリコン
からなるゲート電極１１、フィールド酸化膜１２、ゲー
ト電極１１に接続するＡｌ電極１３、ならびに絶縁膜１
４、および保護膜１５を形成して、ＭＯＳキャパシタを
作成した。このＭＯＳキャパシタに、図５に示すよう
に、ゲートに正の電圧Ｖｇを加え、ゲート酸化膜１０中
を２．５×１０-3Ａ／ｃｍ2 の電流が流れるようにし
た。このとき、シリコン基板１６からゲート酸化膜１０
に１０Ｃ／ｃｍ2 だけ電子を注入し、１ＭＨｚの高周波
容量測定および準静的な容量測定をした。
膜の上に、ゲート電極用ポリシリコンを厚さ１５０ｎｍ
だけ形成し、これにＢＦ 2 + を５×１０15個／ｃｍ2 だ
けエネルギー４０ｋｅＶで注入した。その後、９００℃
で３０分間、炉を用い熱処理した。次に、図５に示すと
おり、ゲート酸化膜１０の上に形成されたポリシリコン
からなるゲート電極１１、フィールド酸化膜１２、ゲー
ト電極１１に接続するＡｌ電極１３、ならびに絶縁膜１
４、および保護膜１５を形成して、ＭＯＳキャパシタを
作成した。このＭＯＳキャパシタに、図５に示すよう
に、ゲートに正の電圧Ｖｇを加え、ゲート酸化膜１０中
を２．５×１０-3Ａ／ｃｍ2 の電流が流れるようにし
た。このとき、シリコン基板１６からゲート酸化膜１０
に１０Ｃ／ｃｍ2 だけ電子を注入し、１ＭＨｚの高周波
容量測定および準静的な容量測定をした。
【００３０】また、２．５×１０-3Ａ／ｃｍ2 の一定電
流を流すためのゲート電圧の変化量を測定した。電子の
注入開始時のゲート電圧と、電子を１０Ｃ／ｃｍ2 注入
後のゲート電圧の変化分をΔＶｇとした。また、電子の
注入前の界面準位密度と１０Ｃ／ｃｍ2 注入後の界面準
位密度の差をΔＤｉｔとした。結果を表２に示す。な
お、ここで示す酸化膜厚は、シリコン基板が蓄積状態に
なるゲート電圧をかけ１ＭＨｚの高周波容量測定法によ
って決定した。
流を流すためのゲート電圧の変化量を測定した。電子の
注入開始時のゲート電圧と、電子を１０Ｃ／ｃｍ2 注入
後のゲート電圧の変化分をΔＶｇとした。また、電子の
注入前の界面準位密度と１０Ｃ／ｃｍ2 注入後の界面準
位密度の差をΔＤｉｔとした。結果を表２に示す。な
お、ここで示す酸化膜厚は、シリコン基板が蓄積状態に
なるゲート電圧をかけ１ＭＨｚの高周波容量測定法によ
って決定した。
【００３１】
【表１】
【００３２】
【表２】
【００３３】表１に示す条件１および条件２は、亜酸化
窒素に酸素を混合した雰囲気中でシリコン基板を熱処理
して、ゲート酸化膜を形成する本発明例である。この本
発明例においては、ゲート酸化膜に電子を１０Ｃ／ｃｍ
2 注入前後のΔＶｇは、２５ｍＶと３１ｍＶでしかなか
った。しかし、比較例においては、ΔＶｇが、１９０ｍ
Ｖ、２１０ｍＶおよび１８０ｍＶと大きな変化を示し
た。また、従来の方法である条件６によって形成された
ゲート酸化膜については、ΔＶｇは３００ｍＶであっ
た。また、界面準位密度の変化ΔＤｉｔにおいても、本
発明例では、比較例に比べて１／１０程度の変化に抑え
られた。
窒素に酸素を混合した雰囲気中でシリコン基板を熱処理
して、ゲート酸化膜を形成する本発明例である。この本
発明例においては、ゲート酸化膜に電子を１０Ｃ／ｃｍ
2 注入前後のΔＶｇは、２５ｍＶと３１ｍＶでしかなか
った。しかし、比較例においては、ΔＶｇが、１９０ｍ
Ｖ、２１０ｍＶおよび１８０ｍＶと大きな変化を示し
た。また、従来の方法である条件６によって形成された
ゲート酸化膜については、ΔＶｇは３００ｍＶであっ
た。また、界面準位密度の変化ΔＤｉｔにおいても、本
発明例では、比較例に比べて１／１０程度の変化に抑え
られた。
【００３４】また、フッ素によるゲート酸化膜の増加
は、条件１、条件２の試料においては、０．１ｎｍであ
るのに対して、比較例では１．０〜１．１ｎｍの増加が
あった。また従来の方法である条件５によって作成され
たゲート酸化膜では、１．５ｎｍもの増膜が観察され
た。したがって、本発明の方法を用いれば、フッ素によ
るゲート酸化膜の増加を抑制できることがわかる。
は、条件１、条件２の試料においては、０．１ｎｍであ
るのに対して、比較例では１．０〜１．１ｎｍの増加が
あった。また従来の方法である条件５によって作成され
たゲート酸化膜では、１．５ｎｍもの増膜が観察され
た。したがって、本発明の方法を用いれば、フッ素によ
るゲート酸化膜の増加を抑制できることがわかる。
【００３５】以上の結果から、本発明の方法によれば、
従来方法に比べ、Ｗポリサイドゲート形成工程やＢＦ 2
+ のイオン注入工程において、ゲート酸化膜に偏析する
フッ素原子による悪影響を抑えることができることが判
る。
従来方法に比べ、Ｗポリサイドゲート形成工程やＢＦ 2
+ のイオン注入工程において、ゲート酸化膜に偏析する
フッ素原子による悪影響を抑えることができることが判
る。
【００３６】
【発明の効果】本発明の方法によれば、窒素原子が膜厚
方向に均一に分布するゲート酸化膜を形成することがで
きる。そのため、本発明の方法によってゲート酸化膜を
形成すれば、各種のプロセスで生ずるフッ素の偏析によ
る酸化膜の劣化を抑制することができる。例えば、ゲー
ト電極用ポリシリコンにＢＦ 2 + をイオン注入した後、
活性化熱処理時に発生するゲート酸化膜の劣化や、ＷＦ
6 ガスとＳＨ4 ガスを用いてＷＳｉ2 をゲート電極用ポ
リシリコン上に形成し、熱処理した場合に生起するゲー
ト酸化膜の劣化を抑制することができる。
方向に均一に分布するゲート酸化膜を形成することがで
きる。そのため、本発明の方法によってゲート酸化膜を
形成すれば、各種のプロセスで生ずるフッ素の偏析によ
る酸化膜の劣化を抑制することができる。例えば、ゲー
ト電極用ポリシリコンにＢＦ 2 + をイオン注入した後、
活性化熱処理時に発生するゲート酸化膜の劣化や、ＷＦ
6 ガスとＳＨ4 ガスを用いてＷＳｉ2 をゲート電極用ポ
リシリコン上に形成し、熱処理した場合に生起するゲー
ト酸化膜の劣化を抑制することができる。
【図１】 酸化膜の形成装置の構成を説明する概略図。
【図２】 実施例におけるＳＩＭＳ分析結果を示す図。
【図３】 比較例におけるＳＩＭＳ分析結果を示す図。
【図４】 比較例におけるＳＩＭＳ分析結果を示す図。
【図５】 測定に用いたＭＯＳキャパシターの模式図で
ある。
ある。
１ シリコン基板 ２ 反応容器 ３ 酸素ガスボンベ ４ 亜酸化窒素ガスボンベ ５3 ，５4 流量計 ６ 赤外ランプ １０ ゲート酸化膜 １１ ゲート電極 １２ フィールド酸化膜 １３ Ａｌ電極 １４ 絶縁膜 １５ 保護膜 １６ シリコン基板
Claims (1)
- 【請求項１】酸素を含む亜酸化窒素雰囲気中でシリコン
基板を熱処理する工程を有する、窒素を含むゲート酸化
膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34960292A JPH06204465A (ja) | 1992-12-28 | 1992-12-28 | ゲート酸化膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34960292A JPH06204465A (ja) | 1992-12-28 | 1992-12-28 | ゲート酸化膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204465A true JPH06204465A (ja) | 1994-07-22 |
Family
ID=18404841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34960292A Withdrawn JPH06204465A (ja) | 1992-12-28 | 1992-12-28 | ゲート酸化膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204465A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990517A (en) * | 1997-03-06 | 1999-11-23 | Fujitsu Limited | Semiconductor memory device containing nitrogen in a gate oxide film |
| US6144094A (en) * | 1997-05-07 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including an insulation film and electrode having nitrogen added thereto |
| US6245652B1 (en) | 1998-09-04 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of forming ultra thin gate dielectric for high performance semiconductor devices |
| WO2005076339A1 (en) * | 2004-02-10 | 2005-08-18 | Seiko Epson Corporation | A semiconductor device, an electronic device and an electronic apparatus |
-
1992
- 1992-12-28 JP JP34960292A patent/JPH06204465A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990517A (en) * | 1997-03-06 | 1999-11-23 | Fujitsu Limited | Semiconductor memory device containing nitrogen in a gate oxide film |
| US6979658B2 (en) | 1997-03-06 | 2005-12-27 | Fujitsu Limited | Method of fabricating a semiconductor device containing nitrogen in a gate oxide film |
| US7005393B2 (en) | 1997-03-06 | 2006-02-28 | Fujitsu Limited | Method of fabricating a semiconductor device containing nitrogen in an oxide film |
| US6144094A (en) * | 1997-05-07 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including an insulation film and electrode having nitrogen added thereto |
| US6245652B1 (en) | 1998-09-04 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of forming ultra thin gate dielectric for high performance semiconductor devices |
| WO2005076339A1 (en) * | 2004-02-10 | 2005-08-18 | Seiko Epson Corporation | A semiconductor device, an electronic device and an electronic apparatus |
| US8168482B2 (en) | 2004-02-10 | 2012-05-01 | Seiko Epson Corporation | Semiconductor device, an electronic device and an electronic apparatus |
| US8395225B2 (en) | 2004-02-10 | 2013-03-12 | Seiko Epson Corporation | Semiconductor device, an electronic device and an electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7727340B2 (en) | Inclusion of nitrogen at the silicon dioxide-silicon carbide interface for passivation of interface defects | |
| Nissan-Cohen et al. | The effect of hydrogen on trap generation, positive charge trapping, and time-dependent dielectric breakdown of gate oxides | |
| Sah et al. | Study of the atomic models of three donor‐like traps on oxidized silicon with aluminum gate from their processing dependences | |
| US5880040A (en) | Gate dielectric based on oxynitride grown in N2 O and annealed in NO | |
| Sah et al. | Study of the atomic models of three donorlike defects in silicon metal‐oxide‐semiconductor structures from their gate material and process dependencies | |
| US6756646B2 (en) | Oxynitride gate dielectric and method of forming | |
| JP4813737B2 (ja) | 窒化ケイ素フィルムを形成するための超薄オキシニトリドのｕｖ前処理法 | |
| KR100204856B1 (ko) | 반도체 기판의 표면 영역내에 얕은 접합을 형성하기 위한 방법 및 장치 | |
| JP3954015B2 (ja) | 改善された超薄型ゲート誘電体のプラズマ窒化物形成方法 | |
| US5908312A (en) | Semiconductor device fabrication | |
| JPH0620896A (ja) | 半導体ウェーハの製造方法 | |
| JP2004507071A (ja) | 急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長 | |
| Fukuda et al. | Thin-gate SiO/sub 2/films formed by in situ multiple rapid thermal processing | |
| JP2830828B2 (ja) | 半導体装置の製造方法 | |
| Schlesier et al. | Processing effects on steam oxide hardness | |
| JPH0574762A (ja) | 絶縁膜形成方法 | |
| Mártil et al. | Rapid thermally annealed plasma deposited SiN x: H thin films: Application to metal–insulator–semiconductor structures with Si, In 0.53 Ga 0.47 As, and InP | |
| Kassabov et al. | Plasma processing effects on O2-HCl grown Si-SiO2 structures | |
| KR100310461B1 (ko) | 실리콘산화막의형성방법 | |
| KR101386135B1 (ko) | ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법 | |
| RU2012091C1 (ru) | Способ изготовления моп-структур | |
| JP2003347241A (ja) | カーボン系薄膜除去方法及び表面改質方法並びにそれらの処理装置 | |
| Misra et al. | Electrical properties of composite gate oxides formed by rapid thermal processing | |
| Martınez et al. | Temperature effects on the electrical properties and structure of interfacial and bulk defects in Al/SiN x: H/Si devices | |
| US20020151099A1 (en) | Method of fabricating a semiconductor device containing nitrogen in an oxide film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |