JPH06204881A

JPH06204881A - 単極性符号・双極性符号変換回路

Info

Publication number: JPH06204881A
Application number: JP5000908A
Authority: JP
Inventors: Takeshi Nagabori; 剛長堀
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-01-07
Filing date: 1993-01-07
Publication date: 1994-07-22
Anticipated expiration: 2011-01-31
Also published as: JPH0810808B2

Abstract

(57)【要約】【目的】ディジタル受信器の自動識別レベル制御用の受
信感度の電源電圧・周囲温度依存性が少なく、かつ広帯
域な単極性符号・双極性符号変換回路を提供する。【構成】差動アンプ１の逆相出力を帰還抵抗を介して
差動アンプの正相入力に帰還し、差動アンプの正相出力
をピーク値検出回路２を経て差動アンプの逆相入力に帰
還抵抗を介して帰還して構成する。差動アンプのエミッ
タフォロワ出力段を構成する、ダーリントン接続された
トランジスタ対のうち、エミッタ結合増幅回路１１０に
直結された第１段目のトランジスタ１１５，１１７のベ
ース・エミッタ間に、並列にコンデンサ１５５，１５７
が挿入されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光加入者伝送システ
ム，光ＬＡＮ，光インターコネクション装置等の、ベー
スバンド・バーストディジタル信号伝送系の受信器の自
動識別レベル制御に用いる単極性符号・双極性符号変換
回路に関する。

【０００２】

【従来の技術】バーストデータ用のディジタル光信号受
信器において、バースト内の１ビット目から自動識別レ
ベル制御（ＡＴＣ：オートマチック・スレシュホルド・
コントロール）を行うＡＴＣ回路として、差動入出力ト
ランスインピーダンスアンプを２つのゲインに切り換え
て使う単極性符号・双極性符号変換回路があり、米国特
許第５０２５４５６号明細書で述べられている。単極性
符号・双極性符号変換回路の動作を図３を用いて簡単に
説明する。

【０００３】図３は、単極性符号・双極性符号変換回路
の入出力波形の関係を示す波形説明図である。差動アン
プ１の逆相出力を、差動アンプ１の正相入力に帰還抵抗
３を介して帰還し、差動アンプ１の正相出力を、差動ア
ンプ１の逆相入力にピーク値検出回路２を経て帰還抵抗
４を介して帰還して、単極性符号・双極性符号変換回路
５０を構成する。図中、１３１は正相入力端子、１３２
は正相出力端子、１３３は逆相出力端子である。変換回
路５０は２つのモードで動作する。無信号もしくは
“Ｌ”レベル信号（入力ディジタル信号のうち最も低い
入力レベル）の連続後、すなわち、ピーク値検出回路が
リセットされている状態で、“Ｈ”レベルの信号が入力
すると、ビットの立ち上がりにおいて、単極性符号・双
極性符号変換回路５０はピーク値検出回路２を短絡した
のと等価となり、差動トランスインピーダンスゲイン
は、帰還抵抗３，４の値をともにＲ_Fとすると、Ｒ_Fに
ほぼ等しい。このモードをコールド・モードと称する。
ビットの立ち下がり以降においては、ピーク値検出回路
２がビットのピーク値を保持しており、差動アンプ１の
逆相入力端子には定電圧源が接続されているのと等価で
あるから、単極性符号・双極性符号変換回路５０の差動
トランスインピーダンスゲインは、ほぼ２Ｒ_Fとなる。
このモードをウォーム・モードと称する。

【０００４】この２モードの切り換え動作により、入力
電源の振幅がｉ_INのとき、単極性符号・双極性符号変換
回路５０の出力電圧波形５２は、無信号連続時の出力電
圧を中心に、“Ｈ”レベルの信号に対し正方向にｉ_INＲ
_F、“Ｌ”レベルの信号に対して負方向にｉ_INＲ_Fだけ
振れる波形となる。ここで識別レベルｄを無信号連続時
の値よりもわずかに大きな値とすることにより、単極性
符号・双極性符号変換回路５０の出力電圧パルスは、常
にパルス振幅のほぼ中央で識別レベルを横切ることな
く、単極性符号・双極性符号変換回路５０は自動識別レ
ベル制御回路として動作している。

【０００５】次に、図４を用いて従来の単極性符号・双
極性符号変換回路の一例を示す。

【０００６】この変換回路は微少な入力信号を扱うＤＣ
結合アンプ系のため、回路のバイアス電圧のオフセット
量の低減が課題となる。正相出力と逆相出力との出力オ
フセット量を最小にするためには、差動アンプとピーク
値検出回路の直流特性を等しくすればよいことが知られ
ており、同様に米国特許第５０２５４５６号明細書で述
べられている。さらに、周囲温度，電源電圧の変動にか
かわらず、差動アンプとピーク値検出回路の直流特性を
等しく保つ目的で、図４に示すように、差動アンプ１
を、エミッタ結合増幅回路１１０と、ダーリントン接続
された２つのトランジスタ１１５，１１６および１１
７，１１８の２対のエミッタフォロワ出力段１３０，１
４０とで構成し、ピーク値検出回路２を、差動アンプ１
を構成するエミッタ結合増幅回路１１０と直流動作点の
等しいエミッタ結合増幅回路１２０と、エミッタ結合増
幅回路の正相出力にベースを、ピーク値を保持するホー
ルドコンデンサにエミッタを接続した電流ブロック用ト
ランジスタ１２５と、電流ブロック用トランジスタ１２
５のエミッタにベースを、エミッタ結合増幅回路１２０
の逆相入力にエミッタを接続したバッファ用トランジス
タ１２６とで構成する回路が考案されており、第６回光
通信システムシンポジウムで述べられている。

【０００７】この変換回路をＴＤＭＡシステムの受信器
の自動識別レベル制御に用いる場合には、バースト間の
ガードタイム内にピーク値検出回路のホールドコンデン
サに充電された電荷を過不足なく放電する必要がある。
放電時間を低減して所要ガードタイムを低減するため、
従来、ジャーナル・オブ・ライトウェーブ・テクノロジ
（ＪｏｕｒｎａｌｏｆＬｉｇｈｔｗａｖｅＴｅｃ
ｈｎｏｌｏｇｙ）第１０巻，第２号，２４４頁に述べら
れているように、ホールドコンデンサ１２９と並列に定
電流源１５０を配することによって電荷の放電速度を高
めていた。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
単極性符号・双極性符号変換回路では以下の問題点があ
った。

【０００９】周囲温度，電源電圧の変動にかかわらず差
動アンプとピーク検出回路の直流特性を等しくする目的
で、差動アンプの出力段を、第１段目１１５，１１７お
よび第２段目１１６，１１８の２つのトランジスタから
なるダーリントン対で構成しているため、出力段第１段
目１１５，１１７のトランジスタのエミッタとグランド
との寄生容量によって差動アンプがピーク検出回路と同
等の動作をし、単極性符号・双極性符号変換回路の動作
速度が低下するという問題点があった。

【００１０】図２および図４を用いて、従来の単極性符
号・双極性符号変換回路をＴＤＭＡシステムの受信器の
自動識別レベル制御に用いた場合の問題点を示す。図２
は、単極性符号・双極性符号変換回路の入出力波形とピ
ーク値検出を示す波形説明図である。なお図２におい
て、（Ａ）は入力電流、（Ｂ）はピーク値検出回路出力
電圧とＡＴＣ回路正相出力電圧を示している。波形
（Ｂ）のうち、ａ）は強制リセットなし（ピーク値検出
回路リーク速度低）、ｂ）は強制リセットなし（ピーク
値検出回路リーク速度高）の場合をそれぞれ示してい
る。なお波形（Ｂ）において、実線はＡＴＣ回路正相出
力波形を、破線はピーク値検出回路出力波形を、一点鎖
線は識別レベルをそれぞれ示している。

【００１１】ＴＤＭＡシステムの受信器の自動識別レベ
ル制御回路として用いた場合、図２（Ａ）に示すよう
に、大入力パワーレベルのバースト１の直後に小入力パ
ワーレベルのバースト２が単極性符号・双極性符号変換
回路に入力する場合がある。この場合、図２（Ｂ），
ａ）に示すように、バースト２の入力時にピーク値検出
回路が、バースト１に対応したピーク値を保持している
と、バースト２の“Ｈ”レベルに対応するパルスが識別
レベルに達しない。したがって、バースト間の所要ガー
ドタイムを低減するためには、バースト終了後、できる
だけ短時間でピーク値検出回路をリセットし、単極性符
号・双極性符号変換回路をコールド・モードへ回帰させ
る必要がある。従来の単極性符号・双極性符号変換回路
では、ピーク値検出回路のリセットに、図４に示すよう
に一定電流を常に供給する定電流源１５０を用いてピー
ク値検出回路２のリーク速度を増すことによって、リセ
ット時間の低減を行っていた。しかしながら、定電流源
を用いてコールド・モードへ回帰するまでの時間の短縮
を行っているため、図２（Ｂ），ｂ）に示すように、バ
ースト内の“Ｌ”レベル連続時において、放電完了にと
もなう単極性符号・双極性符号変換回路のコールド・モ
ードへの回帰が容易に生じていた。バースト内でコール
ド・モードへの回帰が起こると、次の“Ｈ”レベル入力
信号の立ち上がりが識別レベルを交差する位相がウォー
ムモード時のそれよりも進むため、識別回路出力の位相
マージンが減少する。また、入力信号が光である場合に
は、入力信号の消光比が不良の場合に“Ｌ”を“Ｈ”と
誤る確率が増加するため、適用する光送信器の消光比に
著しい制約を及ぼすという問題点があった。

【００１２】本発明の目的は、出力オフセット変動によ
る受信感度の電源電圧・周囲温度依存性が少なくかつ広
帯域なディジタル受信器を構成するための自動識別レベ
ル制御用単極性符号・双極性符号変換回路を提供するこ
とにある。

【００１３】本発明の他の目的は、ＴＤＭＡシステムの
伝送信号における同一バースト内の“Ｌ”レベル連続に
制約を与えることなく高速かつ安定なリセットを実現で
きる単極性符号・双極性符号変換回路を提供することに
ある。

【００１４】

【課題を解決するための手段】本発明は、差動アンプの
逆相出力を帰還抵抗を介して前記差動アンプの正相入力
に帰還し、前記差動アンプの正相出力をピーク値検出回
路を経て前記差動アンプの逆相入力に帰還抵抗を介して
帰還して構成し、前記差動アンプが、エミッタ結合増幅
回路と、ダーリントン接続された第１段目および第２段
目の２つのトランジスタ２対のエミッタフォロワ出力段
とで構成され、前記ピーク値検出回路が、前記差動アン
プを構成するエミッタ結合増幅回路と直流動作点の等し
いエミッタ結合増幅回路と、前記エミッタ結合増幅回路
の正相出力にベースを、ピーク値を保持するホールドコ
ンデンサにエミッタを接続した電流ブロック用トランジ
スタと、前記電流ブロック用トランジスタのエミッタに
ベースを、前記エミッタ結合増幅回路の逆相入力にエミ
ッタを接続したバッファ用トランジスタとで構成された
単極性符号・双極性符号変換回路において、前記差動ア
ンプのエミッタフォロワ出力段を構成する、ダーリント
ン接続されたトランジスタ対のうち、少なくともエミッ
タ結合増幅回路に直結された第１段目のトランジスタの
ベース・エミッタ間に、並列にコンデンサが挿入されて
いることを特徴とする。

【００１５】また本発明は、差動アンプの逆相出力を帰
還抵抗を介して前記差動アンプの正相入力に帰還し、前
記差動アンプの正相出力をピーク値検出回路を経て前記
差動アンプの逆相入力に帰還抵抗を介して帰還して構成
し、前記差動アンプが、エミッタ結合増幅回路と、ダー
リントン接続された第１段目および第２段目の２つのト
ランジスタ２対のエミッタフォロワ出力段とで構成さ
れ、前記ピーク値検出回路が、前記差動アンプを構成す
るエミッタ結合増幅回路と直流動作点の等しいエミッタ
結合増幅回路と、前記エミッタ結合増幅回路の正相出力
にベースを、ピーク値を保持するホールドコンデンサに
エミッタを接続した電流ブロック用トランジスタと、前
記電流ブロック用トランジスタのエミッタにベースを、
前記エミッタ結合増幅回路の逆相入力にエミッタを接続
したバッファ用トランジスタとで構成された単極性符号
・双極性符号変換回路において、前記差動アンプの、前
記エミッタ結合増幅回路に直結された第１段目のトラン
ジスタのエミッタ出力段における正相出力と逆相出力の
平均値に等しい電圧を生成する基準電圧生成回路を有
し、前記ピーク値検出回路の前記電流ブロック用トラン
ジスタのエミッタと、前記基準電圧生成回路との間に、
外部入力でオン・オフ可能なスイッチ回路が挿入されて
いることを特徴とする。

【００１６】

【作用】本発明では、単極性符号・双極性符号変換回路
内の差動アンプのエミッタフォロワ出力段を構成する、
ダーリントン接続されたトランジスタ対のうち、少なく
ともエミッタ結合増幅回路に直結された第１段目のトラ
ンジスタのベース・エミッタ間に、並列にコンデンサが
挿入されているから、トランジスタのエミッタとグラン
ドとの間の寄生容量の充放電にかかわる高周波電流はト
ランジスタに並列に接続されたコンデンサに流れるた
め、エミッタフォロワ出力段の動作速度低下による単極
性符号・双極性符号変換回路の動作速度低下が生じな
い。

【００１７】本発明では、単極性符号・双極性符号変換
回路のリセットに関し、ピーク値検出回路のリーク速度
を、外部入力でスイッチ回路をオン・オフすることで切
換可能であるため、同一バースト内ではリーク速度を低
く、バースト間ではリーク速度を高くすることができ
る。さらに、周囲温度・電源電圧にかかわらず、ホール
ドコンデンサのリーク先の電位とリーク完了時の目標電
位が一致するため、スイッチ回路出力段のオン抵抗とホ
ールドコンデンサの容量の積である時定数で安定なリセ
ットが達成される。

【００１８】

【実施例】以下、本発明の実施例を詳しく説明する。

【００１９】図１は、本発明の実施例を示す回路図であ
る。差動アンプ１を、エミッタ結合増幅回路１１０と、
ダーリントン接続された２つのトランジスタ１１５，１
１６および１１７，１１８の２対のエミッタフォロワ出
力段を１３０，１４０とで構成し、ピーク値検出回路２
を、差動アンプ１を構成するエミッタ結合増幅回路１１
０と直流動作点の等しいエミッタ結合増幅回路１２０
と、エミッタ結合増幅回路１２０の正相出力にベース
を、ピーク値を保持するホールドコンデンサ１２９にエ
ミッタを接続した電流ブロック用トランジスタ１２５
と、電流ブロック用トランジスタ１２５のエミッタにベ
ースを、エミッタ結合増幅回路１２０の逆相入力にエミ
ッタを接続したバッファ用トランジスタ１２６とで構成
する本発明では、単極性符号・双極性符号変換回路内の
差動アンプのエミッタフォロワ出力段を構成している。
また、ダーリントン接続されたトランジスタ対のうち、
エミッタ結合増幅回路１１０に直結された第１段目のト
ランジスタ１１５，１１７のベース・エミッタ間に、並
列にコンデンサ１５５，１５７が挿入されている。

【００２０】トランジスタ１１５，１１７のエミッタと
グランドとの間の寄生容量の充放電にかかわる高周波電
流はコンデンサ１５５，１５７に流れるため、エミッタ
フォロワ出力段の動作速度低下による単極性符号・双極
性符号変換回路の動作速度低下が生じない。また、コン
デンサ１５５，１５７を挿入しても、差動アンプ１，ピ
ーク値検出回路２の直流特性は変化しないから、周囲温
度，電源電圧の変動にかかわらず差動アンプとピーク値
検出回路の直流特性が等しく保たれている。したがっ
て、受信感度の電源電圧・周囲温度依存性が少なく、か
つ広帯域なディジタル受信器を構成するための自動識別
レベル制御用単極性符号・双極性符号変換回路が実現さ
れている。

【００２１】次に、図１および図２を用いて基準電圧生
成回路５とスイッチ回路６の動作を示す。ただし、図２
（Ｂ）の波形のうち、ｃ）は強制リセットあり（基準電
圧＞目標電圧）、ｄ）は強制リセットあり（基準電圧＜
目標電圧）、ｅ）は強制リセットあり（基準電圧＝目標
電圧）の場合を、それぞれ示している。なお、波形
（Ｂ）において、前述したように実線は単極性符号・双
極性符号変換回路正相出力波形、破線はピーク値検出回
路出力波形、一点鎖線は識別レベルをそれぞれ示してい
る。

【００２２】基準電圧生成回路５では、抵抗分割回路１
１１によって、エミッタ結合増幅回路１１０の正相出力
と逆相出力の平均値が検出され、この平均値はトランジ
スタ１１３，１１４によってレベルシフトされ、トラン
ジスタ１１３のエミッタから出力されてインピーダンス
変換回路７に導かれる。スイッチ回路６の出力段はＪＦ
ＥＴ８であり、入力端子１３４への印加電圧が“Ｌ”の
とき導通、“Ｈ”のとき非導通となる。

【００２３】ＴＤＭＡ伝送系においては、バースト終了
の時刻が既知となるため、ガードタイムの間に時間幅τ
のリセット信号を単極性符号・双極性符号変換回路の外
部から得てリセット信号入力端子１３４に印加すること
ができる。ただし、リセット信号のパルス幅τは、ＪＦ
ＥＴ８のオン抵抗とコンデンサ１２９の容量の積で決ま
る時定数よりも大きな値とする。本実施例では、時間幅
τの間だけ入力端子１３４への印加電圧が“Ｌ”とする
ことでＪＦＥＴ８を導通、他の間はリセット信号入力端
子１３４への印加電圧が“Ｈ”とすることでＪＦＥＴ８
を非導通としている。

【００２４】図２（Ｂ），ｅ）に示すように、ピーク検
出回路のリーク速度を十分遅く設定しているため、バー
スト１のパルス列中での“Ｌ”レベル信号連続後にもピ
ーク値検出回路２はバースト１を構成するパルスのピー
ク値を保持しており、バースト１内で単極性符号・双極
性符号変換回路がコールド・モードに回帰する確率は少
ない。したがって、バースト内でのコールド・モード回
帰に伴う、識別回路出力の位相マージン減少、さらに、
適用する光送信器の消光比の制約の問題点が解消され
る。

【００２５】バースト１の終了後、直ちに時間幅τのリ
セット信号を入力端子１３４に印加することにより、時
間τの間だけＪＦＥＴ８が導通状態となり、ピーク値検
出回路２においてピーク値に対応する電荷を保持してい
るコンデンサ１２９が基準電圧生成回路５に放電され
る。リセット信号のパルス幅τは、ＪＦＥＴ８のオン抵
抗とコンデンサ１２９の容量の積で決まる時定数よりも
大きな値であるから、時間τ内に放電は完了し、ピーク
値検出回路２がリセットされ、単極性符号・双極性符号
変換回路はコールド・モードに回帰する。

【００２６】ただし、リセット信号を用いた放電が完了
した際のピーク値検出回路２の出力電圧は基準電圧生成
回路の出力電圧と等しくなるが、この出力電圧は、無信
号入力の連続による自然放電によって放電が完了した場
合の電圧（放電目標電圧）と等しくなければならない。
基準電圧生成回路５の出力電圧が目標電圧よりも高い場
合には、図２（Ｂ），ｃ）に示すように、リセットが完
全に行われない。したがって、バースト２の“Ｈ”レベ
ルに対応するパルスが識別レベルに達しない。また、基
準電圧生成回路５の出力電圧が目標電圧よりも高い場合
には、図２（Ｂ），ｄ）に示すように放電過多となり、
バースト２の“Ｌ”レベルに対応するパルスが識別レベ
ルを超える場合も生じる。

【００２７】しかるに、本実施例の回路では差動アンプ
１とピーク値検出回路２の直流特性が等しいため、抵抗
分圧回路１１１の出力電圧は入力信号の有無にかかわら
ず、無信号入力時のエミッタ結合増幅回路１２０の出力
電圧と等しい。さらに、トランジスタ１１３と１２５、
１１４と１２６の直流特性がそれぞれ等しく、かつトラ
ンジスタ１１４と１２６の駆動電流が等しいため、トラ
ンジスタ１１３と１２５のベース・エミッタ間電圧が等
しい。したがって、トランジスタ１１３のエミッタ出力
電圧が、無信号入力時のトランジスタ１２５のエミッタ
出力電圧、すなわち、放電目標電圧となる。トランジス
タ１１３のエミッタ出力電圧を入力信号としてインピー
ダンス変換回路７を動作させることにより、入力信号の
有無、さらに、周囲温度・電源電圧の変動にかかわら
ず、基準電圧生成回路５の出力電圧は目標電圧と等しく
保たれる。

【００２８】したがって、ＴＤＭＡシステムの伝送信号
における同一バースト内の“Ｌ”レベル連続時のコール
ド・モード回帰に伴う諸問題を生じさせずに、かつ高速
で周囲温度・電源電圧の変動に依存しない安定なリセッ
トが実現されている。

【００２９】本実施例においては、スイッチ回路の出力
段にＪＦＥＴを用いているが、バイポーラトランジス
タ、ＭＯＳＦＥＴ等の他のスイッチング素子、あるいは
それらの素子の複合回路を用いてもよい。

【００３０】

【発明の効果】以上、説明したように、本発明によれ
ば、受信感度の電源電圧・周囲温度依存性が少なくかつ
広帯域なディジタル受信器を構成するための自動識別レ
ベル制御用単極性符号・双極性符号変換回路が構成可能
であり、さらに、この変換回路において、ＴＤＭＡシス
テムの伝送信号における同一バースト内の“Ｌ”レベル
連続に制約を与えることなく高速かつ安定なリセットを
実現することができるため、極めて有用である。

【図面の簡単な説明】

【図１】本発明の実施例を示す回路図である。

【図２】本発明の回路動作を示す波形説明図である。

【図３】単極性符号・双極性符号変換回路の原理を示す
波形説明図である。

【図４】従来の単極性符号・双極性符号変換回路の回路
図である。

【符号の説明】

１差動アンプ２ピーク値検出回路３，４抵抗５基準電圧生成回路６スイッチ回路７インピーダンス変換回路８ＪＦＥＴ５０単極性符号・双極性符号変換回路５１入力電流５２出力電圧１１０，１２０エミッタ結合増幅回路１１１抵抗分割回路１１３，１１４，１１５，１１６，１１７，１１８，１
２５，１２６トランジスタ１２９，１５５，１５７コンデンサ１３０，１４０，１６０ダーリントン対１３１正相入力端子１３２正相出力端子１３３逆相出力端子１３４リセット信号入力端子１５０定電流源

Claims

【特許請求の範囲】

【請求項１】差動アンプの逆相出力を帰還抵抗を介して
前記差動アンプの正相入力に帰還し、前記差動アンプの
正相出力をピーク値検出回路を経て前記差動アンプの逆
相入力に帰還抵抗を介して帰還して構成し、前記差動アンプが、エミッタ結合増幅回路と、ダーリン
トン接続された第１段目および第２段目の２つのトラン
ジスタ２対のエミッタフォロワ出力段とで構成され、前記ピーク値検出回路が、前記差動アンプを構成するエ
ミッタ結合増幅回路と直流動作点の等しいエミッタ結合
増幅回路と、前記エミッタ結合増幅回路の正相出力にベ
ースを、ピーク値を保持するホールドコンデンサにエミ
ッタを接続した電流ブロック用トランジスタと、前記電
流ブロック用トランジスタのエミッタにベースを、前記
エミッタ結合増幅回路の逆相入力にエミッタを接続した
バッファ用トランジスタとで構成された単極性符号・双
極性符号変換回路において、前記差動アンプのエミッタフォロワ出力段を構成する、
ダーリントン接続されたトランジスタ対のうち、少なく
ともエミッタ結合増幅回路に直結された第１段目のトラ
ンジスタのベース・エミッタ間に、並列にコンデンサが
挿入されていることを特徴とする単極性符号・双極性符
号変換回路。
【請求項２】差動アンプの逆相出力を帰還抵抗を介して
前記差動アンプの正相入力に帰還し、前記差動アンプの
正相出力をピーク値検出回路を経て前記差動アンプの逆
相入力に帰還抵抗を介して帰還して構成し、前記差動アンプが、エミッタ結合増幅回路と、ダーリン
トン接続された第１段目および第２段目の２つのトラン
ジスタ２対のエミッタフォロワ出力段とで構成され、前記ピーク値検出回路が、前記差動アンプを構成するエ
ミッタ結合増幅回路と直流動作点の等しいエミッタ結合
増幅回路と、前記エミッタ結合増幅回路の正相出力にベ
ースを、ピーク値を保持するホールドコンデンサにエミ
ッタを接続した電流ブロック用トランジスタと、前記電
流ブロック用トランジスタのエミッタにベースを、前記
エミッタ結合増幅回路の逆相入力にエミッタを接続した
バッファ用トランジスタとで構成された単極性符号・双
極性符号変換回路において、前記差動アンプの、前記エミッタ結合増幅回路に直結さ
れた第１段目のトランジスタのエミッタ出力段における
正相出力と逆相出力の平均値に等しい電圧を生成する基
準電圧生成回路を有し、前記ピーク値検出回路の前記電流ブロック用トランジス
タのエミッタと、前記基準電圧生成回路との間に、外部
入力でオン・オフ可能なスイッチ回路が挿入されている
ことを特徴とする単極性符号・双極性符号変換回路。
【請求項３】差動アンプの逆相出力を帰還抵抗を介して
前記差動アンプの正相入力に帰還し、前記差動アンプの
正相出力をピーク値検出回路を経て前記差動アンプの逆
相入力に帰還抵抗を介して帰還して構成し、前記差動アンプが、エミッタ結合増幅回路と、ダーリン
トン接続された第１段目および第２段目の２つのトラン
ジスタ２対のエミッタフォロワ出力段とで構成され、前記ピーク値検出回路が、前記差動アンプを構成するエ
ミッタ結合増幅回路と直流動作点の等しいエミッタ結合
増幅回路と、前記エミッタ結合増幅回路の正相出力にベ
ースを、ピーク値を保持するホールドコンデンサにエミ
ッタを接続した電流ブロック用トランジスタと、前記電
流ブロック用トランジスタのエミッタにベースを、前記
エミッタ結合増幅回路の逆相入力にエミッタを接続した
バッファ用トランジスタとで構成された単極性符号・双
極性符号変換回路において、前記差動アンプのエミッタフォロワ出力段を構成する、
ダーリントン接続されたトランジスタ対のうち、少なく
ともエミッタ結合増幅回路に直結された第１段目のトラ
ンジスタのベース・エミッタ間に、並列にコンデンサが
挿入され、前記差動アンプの、前記エミッタ結合増幅回路に直結さ
れた第１段目のトランジスタのエミッタ出力段における
正相出力と逆相出力の平均値に等しい電圧を生成する基
準電圧生成回路を有し、前記ピーク値検出回路の前記電流ブロック用トランジス
タのエミッタと、前記基準電圧生成回路との間に、外部
入力でオン・オフ可能なスイッチ回路が挿入されている
ことを特徴とする単極性符号・双極性符号変換回路。
【請求項４】請求項２または３記載の単極性符号・双極
性符号変換回路において、前記基準電圧生成回路が、前記差動アンプを構成する前
記エミッタ結合増幅回路の正相出力と逆相出力の平均値
を抵抗分割で得る抵抗分圧回路と、前記抵抗分圧回路出
力に第１段目のトランジスタのベースが接続された２段
のトランジスタからなるダーリントン対と、前記ダーリ
ントン対の第１段目のトランジスタのエミッタ出力に接
続されたインピーダンス変換回路とを含んで構成される
ことを特徴とする単極性符号・双極性符号変換回路。