JPH0620629Y2 - 2端子接触挿入方向自由形情報カ−ド - Google Patents
2端子接触挿入方向自由形情報カ−ドInfo
- Publication number
- JPH0620629Y2 JPH0620629Y2 JP1986119929U JP11992986U JPH0620629Y2 JP H0620629 Y2 JPH0620629 Y2 JP H0620629Y2 JP 1986119929 U JP1986119929 U JP 1986119929U JP 11992986 U JP11992986 U JP 11992986U JP H0620629 Y2 JPH0620629 Y2 JP H0620629Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- circuit
- card
- information card
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Credit Cards Or The Like (AREA)
Description
【考案の詳細な説明】 (産業上の利用分野) 本考案は、オフィス・オートメーションoffice Automat
ion,OA)、ファクトリー・オートメーション(Factory Au
tomation,FA)等の分野で使用されるICカード等の情報カ
ード、特に電力受電および信号の授受を接触状態で行な
う2端子接触挿入方向自由形情報カードに関するもので
ある。
ion,OA)、ファクトリー・オートメーション(Factory Au
tomation,FA)等の分野で使用されるICカード等の情報カ
ード、特に電力受電および信号の授受を接触状態で行な
う2端子接触挿入方向自由形情報カードに関するもので
ある。
(従来の技術) 一般的な情報カードは、プラスチック等のカード本体に
半導体メモリ等の集積回路が内蔵され、カード表面に外
部装置との接触端子が設けられている。
半導体メモリ等の集積回路が内蔵され、カード表面に外
部装置との接触端子が設けられている。
従来、このような分野の技術としては、日経メカニカ
ル、(1985-10-21)日経マグロウヒル社「ICカード」P.16
7-170、日経エレクトロニクス、(1985-12-2)日経マグ
ロウヒル社「ICカード市場へなだれ込むエレクトロニク
ス・メーカ(上)」P.275-292、日経エレクトロニク
ス、(1985-12-6)日経マグロウヒル社「ICカード市場へ
なだれ込むエレクトロニクス・メーカ(下)」P.249-26
2、実開昭56-109166号公報に記載されるものがあっ
た。以下、その構成を図を用いて説明する。
ル、(1985-10-21)日経マグロウヒル社「ICカード」P.16
7-170、日経エレクトロニクス、(1985-12-2)日経マグ
ロウヒル社「ICカード市場へなだれ込むエレクトロニク
ス・メーカ(上)」P.275-292、日経エレクトロニク
ス、(1985-12-6)日経マグロウヒル社「ICカード市場へ
なだれ込むエレクトロニクス・メーカ(下)」P.249-26
2、実開昭56-109166号公報に記載されるものがあっ
た。以下、その構成を図を用いて説明する。
第2図は従来の情報カードの一構成例を示すブロック
図、第3図はその実装例を示す斜視図である。
図、第3図はその実装例を示す斜視図である。
第2図において、1は情報の読出し、書込みを行うため
の外部装置、2は情報カードであり、外部装置1から情
報カード2へ直流電源VC,Eが供給されると共に、そ
の外部装置1と情報カード2の間で、入,出力信号I/01
〜I/0nが授受される。第2図および第3図に示すよう
に、情報カード2はプラスチック等で作られた矩形状の
カード本体3を有し、そのカード本体3にはその表面に
露出する電源および信号用の多数の接触形端子4が設け
られると共に、内部に電子集積回路(以下、ICという)
5が設けられている。IC5は、半導体メモリ6と、その
メモリ6に対する情報の書込みや読出しを制御するマイ
クロプロセッサ7とを有している。
の外部装置、2は情報カードであり、外部装置1から情
報カード2へ直流電源VC,Eが供給されると共に、そ
の外部装置1と情報カード2の間で、入,出力信号I/01
〜I/0nが授受される。第2図および第3図に示すよう
に、情報カード2はプラスチック等で作られた矩形状の
カード本体3を有し、そのカード本体3にはその表面に
露出する電源および信号用の多数の接触形端子4が設け
られると共に、内部に電子集積回路(以下、ICという)
5が設けられている。IC5は、半導体メモリ6と、その
メモリ6に対する情報の書込みや読出しを制御するマイ
クロプロセッサ7とを有している。
この種の情報カード2では、それを外部装置1に差し込
むと、カード2側の各端子4が外部装置1側の各端子と
接触し、これらの端子4を通してメモリ6に格納された
情報を外部装置1で読出したり、あるいは外部装置1側
の情報メモリ6内に書込んだりする。
むと、カード2側の各端子4が外部装置1側の各端子と
接触し、これらの端子4を通してメモリ6に格納された
情報を外部装置1で読出したり、あるいは外部装置1側
の情報メモリ6内に書込んだりする。
(考案が解決しようとする問題点) しかしながら、上記構成の情報カードでは、多数の端子
4を必要とするため、その端子接触部のよごれ、酸化、
腐食、摩耗等による接触不良や、リーク電流による誤動
作、さらに静電気や外部電圧によるIC5の保護が難し
く、信頼性に問題があった。
4を必要とするため、その端子接触部のよごれ、酸化、
腐食、摩耗等による接触不良や、リーク電流による誤動
作、さらに静電気や外部電圧によるIC5の保護が難し
く、信頼性に問題があった。
また、情報カード2を外部装置1へ挿入する方向は、カ
ード2側の端子4と外部装置1側の端子とを接触させる
必要があることから、一定方向に制限されており、方向
を誤って挿入した場合には再度正しい方向から挿入しな
ければならず、使用上不利不便であった。
ード2側の端子4と外部装置1側の端子とを接触させる
必要があることから、一定方向に制限されており、方向
を誤って挿入した場合には再度正しい方向から挿入しな
ければならず、使用上不利不便であった。
これを解決するため、例えば特開昭61−80482号
公報には、情報カードの挿入方向に対し常に同一位置に
来る対称位置に複数組の端子を設け、挿入方向の自由度
を向上させる技術が記載されている。しかし、この技術
では、端子数が多くなるため、その形成位置に制約を受
けるばかりか、前記のような信頼性の問題を根本的に解
決することができない。
公報には、情報カードの挿入方向に対し常に同一位置に
来る対称位置に複数組の端子を設け、挿入方向の自由度
を向上させる技術が記載されている。しかし、この技術
では、端子数が多くなるため、その形成位置に制約を受
けるばかりか、前記のような信頼性の問題を根本的に解
決することができない。
本考案は前記従来技術が持っていた問題点として、信頼
性が低い点、および挿入方向に制限を受ける点について
解決した2端子接触挿入方向自由形情報カードを提供す
るものである。
性が低い点、および挿入方向に制限を受ける点について
解決した2端子接触挿入方向自由形情報カードを提供す
るものである。
(問題点を解決するための手段) 本考案は前記問題点を解決するために、ほぼ矩形状のカ
ード本体の表面に設けられ、外部からの電力受電および
外部との間で信号の授受を接触状態で行なう端子と、前
記カード本体内に設けられ、情報の読み書き可能なメモ
リとを備え、前記端子を通して前記メモリからの情報の
読出しと、外部の情報の前記メモリへの書込みを行なう
情報カードにおいて、次のような手段を講じている。
ード本体の表面に設けられ、外部からの電力受電および
外部との間で信号の授受を接触状態で行なう端子と、前
記カード本体内に設けられ、情報の読み書き可能なメモ
リとを備え、前記端子を通して前記メモリからの情報の
読出しと、外部の情報の前記メモリへの書込みを行なう
情報カードにおいて、次のような手段を講じている。
即ち、前記端子は、前記カード本体の各辺の中心線に対
して対称的に配置した一組の端子(実質的に一対の2端
子)で構成し、かつ前記一組の端子を通して入力される
電源電力と信号の分離を行なうと共に、内部の信号を該
一組の端子へ出力する多重化回路を、前記カード本体内
に設けている。
して対称的に配置した一組の端子(実質的に一対の2端
子)で構成し、かつ前記一組の端子を通して入力される
電源電力と信号の分離を行なうと共に、内部の信号を該
一組の端子へ出力する多重化回路を、前記カード本体内
に設けている。
(作用) 本考案によれば、以上のように情報カードを構成したの
で、多重化回路は、一組の端子を通して入力される電源
電力と信号を分離し、その信号によってメモリに対する
アクセスを行なわせる。また、内部の信号は、多重化回
路によって一組の端子から外部へ出力される。このよう
に、電力の受電と信号の授受を一組の端子で行なえ、端
子数の減少によって信頼性の向上が計れる。また、一組
の端子は挿入方向に制限を受けることなく、常に一定の
伝送機能を有する。従って、前記問題点を除去できるの
である。
で、多重化回路は、一組の端子を通して入力される電源
電力と信号を分離し、その信号によってメモリに対する
アクセスを行なわせる。また、内部の信号は、多重化回
路によって一組の端子から外部へ出力される。このよう
に、電力の受電と信号の授受を一組の端子で行なえ、端
子数の減少によって信頼性の向上が計れる。また、一組
の端子は挿入方向に制限を受けることなく、常に一定の
伝送機能を有する。従って、前記問題点を除去できるの
である。
(実施例) 第1図(1),(2)は本考案の実施例を示す2端子接触挿入
方向自由形情報カードの構成ブロック図であり、同図
(1)と(2)は情報カードの挿入方向が上下反転している状
態を示している。これらの回路は周波数分割多重通信方
式(Frequency Division Multiplex Transmission Syste
m、以下FDM通信方式という)により信号の送受信を行な
うものである。
方向自由形情報カードの構成ブロック図であり、同図
(1)と(2)は情報カードの挿入方向が上下反転している状
態を示している。これらの回路は周波数分割多重通信方
式(Frequency Division Multiplex Transmission Syste
m、以下FDM通信方式という)により信号の送受信を行な
うものである。
第1図(1),(2)において、10は外部装置であり、その外
部装置10には情報カード20が挿入される。
部装置10には情報カード20が挿入される。
外部装置10は、電源電力を出力する高出力インピーダン
ス電源回路11と多重化回路とを備えている。この多重化
回路は、入力信号Siを周波数fiの伝送信号に変換す
る送信回路12、周波数foの伝送信号を出力信号Soに
変換する受信回路13、及び各周波数fi,fo毎に信号
を割り当るフィルタ回路14を有している。電源回路11及
びフィルタ回路14は、一組の2個の端子15,16のうちの
一方の端子15に接続されている。他方の端子16は接地さ
れ、帰線ループを構成している。
ス電源回路11と多重化回路とを備えている。この多重化
回路は、入力信号Siを周波数fiの伝送信号に変換す
る送信回路12、周波数foの伝送信号を出力信号Soに
変換する受信回路13、及び各周波数fi,fo毎に信号
を割り当るフィルタ回路14を有している。電源回路11及
びフィルタ回路14は、一組の2個の端子15,16のうちの
一方の端子15に接続されている。他方の端子16は接地さ
れ、帰線ループを構成している。
また、情報カード20は、プラスチツク等で作られたほぼ
矩形状のカード本体21を有し、そのカード本体21の表面
および裏面には外部装置10側の端子15,16と対向する位
置に例えば薄板からなる一組の2個の端子22,23が設け
られていると共に、該カード本体21内にIC24が埋設され
ている。
矩形状のカード本体21を有し、そのカード本体21の表面
および裏面には外部装置10側の端子15,16と対向する位
置に例えば薄板からなる一組の2個の端子22,23が設け
られていると共に、該カード本体21内にIC24が埋設され
ている。
IC24内には、端子22,23に接続され電流流路を一方向に
規制するダイオードD1〜D4からなるダイオード回路25が
設けられると共に、そのダイオード回路25に接続された
電源回路26とフィルタ回路27、そのフィルタ回路27に接
続された受信回路28と送信回路29、及びその受,送信回
路28,29に接続されたメモリ制御回路30とメモリ31が設
けられている。ダイオード回路25、フィルタ27、受信回
路28及び送信回路29により、多重化回路が構成されてい
る。
規制するダイオードD1〜D4からなるダイオード回路25が
設けられると共に、そのダイオード回路25に接続された
電源回路26とフィルタ回路27、そのフィルタ回路27に接
続された受信回路28と送信回路29、及びその受,送信回
路28,29に接続されたメモリ制御回路30とメモリ31が設
けられている。ダイオード回路25、フィルタ27、受信回
路28及び送信回路29により、多重化回路が構成されてい
る。
ここで、電源回路26はダイオード回路25を通して入力さ
れる電力を安定化した直流電圧Vdcに変換する回路、フ
ィルタ回路27は各周波数fi,fo毎に信号を割り当て
る回路、受信回路28はフィルタ回路27から出力される周
波数fiの伝送信号をもとの信号に変換する回路、およ
び送信回路29はメモリ制御回路29の出力信号を周波数f
oの伝送信号に変換してフィルタ回路27へ送出する回路
である。メモリ制御回路30は、例えばマイクロプロセッ
サで構成され、メモリ31の読出しや書込み制御を行なっ
たり、データの直並列交換等を行なう回路である。メモ
リ31は各種の情報を記憶する媒体であり、読出し専用メ
モリ(ROM)、書込み可能なROM(PROM)、電気的消去書込み
可能なROM(EEPROM)、紫外線消去および書込み可能なROM
(EPROM)等で構成されている。
れる電力を安定化した直流電圧Vdcに変換する回路、フ
ィルタ回路27は各周波数fi,fo毎に信号を割り当て
る回路、受信回路28はフィルタ回路27から出力される周
波数fiの伝送信号をもとの信号に変換する回路、およ
び送信回路29はメモリ制御回路29の出力信号を周波数f
oの伝送信号に変換してフィルタ回路27へ送出する回路
である。メモリ制御回路30は、例えばマイクロプロセッ
サで構成され、メモリ31の読出しや書込み制御を行なっ
たり、データの直並列交換等を行なう回路である。メモ
リ31は各種の情報を記憶する媒体であり、読出し専用メ
モリ(ROM)、書込み可能なROM(PROM)、電気的消去書込み
可能なROM(EEPROM)、紫外線消去および書込み可能なROM
(EPROM)等で構成されている。
なお、外部装置10における入力信号Siは、情報カード
20側におけるメモリ制御回路30のイニシャルセット(初
期設定)、情報の読出しや書込み等の制御信号、さらに
メモリ31に書込むべき信号等をシリアル(直列)化した
ものである。また、出力信号Soは、メモリ31の読出し
情報や、情報カード内部の動作確認信号等が、メモリ制
御回路30内でシリアル化されたものである。
20側におけるメモリ制御回路30のイニシャルセット(初
期設定)、情報の読出しや書込み等の制御信号、さらに
メモリ31に書込むべき信号等をシリアル(直列)化した
ものである。また、出力信号Soは、メモリ31の読出し
情報や、情報カード内部の動作確認信号等が、メモリ制
御回路30内でシリアル化されたものである。
第4図は第1図における情報カード20の実装例を示す斜
視図、第5図は第4図の要部構成図である。この情報カ
ード20では、第4図に示すように、カード本体21の長辺
方向の中心線Xと短辺方向の中心線Yとの交点を基準と
して中心線Y上に一組の端子22,23が対称に配置されて
いる。各端子22,23は、第5図に示されるように、カー
ド本体21の表側と裏側にそれぞれ露出する各一組の極板
22a,22b,23a,23bで構成されている。一方の端子22の極
板22aと22bは相互に接続され、他方の端子23の極板23a
と23bは相互に接続されいる。これらの各端子22,23に対
応して外部装置10側の各端子15,16も配置されている。
視図、第5図は第4図の要部構成図である。この情報カ
ード20では、第4図に示すように、カード本体21の長辺
方向の中心線Xと短辺方向の中心線Yとの交点を基準と
して中心線Y上に一組の端子22,23が対称に配置されて
いる。各端子22,23は、第5図に示されるように、カー
ド本体21の表側と裏側にそれぞれ露出する各一組の極板
22a,22b,23a,23bで構成されている。一方の端子22の極
板22aと22bは相互に接続され、他方の端子23の極板23a
と23bは相互に接続されいる。これらの各端子22,23に対
応して外部装置10側の各端子15,16も配置されている。
第6図(1)〜(4)は情報カード20の挿入方向に対するその
端子22,23と外部装置10の端子15,16との接触状態を示す
図である。第6図(1),(3)は第1図(1)に対応し、第6図
(1)では情報カード20を表側を上にして外部装置10へ挿
入した図、第6図(3)では情報カード20を裏側を上にし
て挿入した図である。また、第6(2),(4)は第1図(2)に
対応し、第6図(2)では情報カード20を表側を上にして
前後逆方向から挿入した図、第6図(4)では情報カード2
0を裏側を上にして前後逆方向から挿入した図である。
端子22,23と外部装置10の端子15,16との接触状態を示す
図である。第6図(1),(3)は第1図(1)に対応し、第6図
(1)では情報カード20を表側を上にして外部装置10へ挿
入した図、第6図(3)では情報カード20を裏側を上にし
て挿入した図である。また、第6(2),(4)は第1図(2)に
対応し、第6図(2)では情報カード20を表側を上にして
前後逆方向から挿入した図、第6図(4)では情報カード2
0を裏側を上にして前後逆方向から挿入した図である。
次に、動作について説明する。
情報カード20を第6図(1)のように表側を上にして、あ
るいは第6図(3)のように裏側を上にして第1図(1)のよ
うに外部装置10へ挿入すると、端子15と22、16と23がそ
れぞれ接触する。外部装置10側の電源回路11は、電力を
出力して端子15,22→ダイオード回路25中のダイオードD
1,D2→端子23,16というルートで、情報カード20側の電
源回路26及びフィルタ回路27へ供給する。同じく送信回
路12は、入力信号Siを周波数fiの伝送信号に変換
し、それをフィルタ回路14を通して端子15,22→ダイオ
ードD1,D2→端子23,16というルートで、情報カード20側
の電源回路26及びフィルタ回路27へ与える。
るいは第6図(3)のように裏側を上にして第1図(1)のよ
うに外部装置10へ挿入すると、端子15と22、16と23がそ
れぞれ接触する。外部装置10側の電源回路11は、電力を
出力して端子15,22→ダイオード回路25中のダイオードD
1,D2→端子23,16というルートで、情報カード20側の電
源回路26及びフィルタ回路27へ供給する。同じく送信回
路12は、入力信号Siを周波数fiの伝送信号に変換
し、それをフィルタ回路14を通して端子15,22→ダイオ
ードD1,D2→端子23,16というルートで、情報カード20側
の電源回路26及びフィルタ回路27へ与える。
情報カード20側の電源回路26は、入力された電力及び伝
送信号のうちの電力分を安定化された直流電圧Vdcに変
換し、それをIC24内の各回路に電源電圧Vdcに変換し、
それをIC24内の各回路に電源電圧として印加する。フィ
ルタ回路27は、入力された電力と周波数fiの伝送信号
とを分離し、その伝送信号分のみを受信回路28へ与え
る。受信回路28では伝送信号をもとの信号Siに変換
し、それをメモリ制御回路30へ与える。すると、メモリ
制御回路30は、その入力信号Siに含まれている情報、
例えば書込み情報に基づきアドレスを指定してメモリ31
へ情報を書込んだ後、その書込み完了信号を出力する。
この信号は送信回路29で周波数foの伝送信号に変換さ
れた後、フィルタ回路27を通してダイオードD1,D2→端
子22,15→端子16,23というルートで、外部装置10側のフ
ィルタ回路14へ伝送される。
送信号のうちの電力分を安定化された直流電圧Vdcに変
換し、それをIC24内の各回路に電源電圧Vdcに変換し、
それをIC24内の各回路に電源電圧として印加する。フィ
ルタ回路27は、入力された電力と周波数fiの伝送信号
とを分離し、その伝送信号分のみを受信回路28へ与え
る。受信回路28では伝送信号をもとの信号Siに変換
し、それをメモリ制御回路30へ与える。すると、メモリ
制御回路30は、その入力信号Siに含まれている情報、
例えば書込み情報に基づきアドレスを指定してメモリ31
へ情報を書込んだ後、その書込み完了信号を出力する。
この信号は送信回路29で周波数foの伝送信号に変換さ
れた後、フィルタ回路27を通してダイオードD1,D2→端
子22,15→端子16,23というルートで、外部装置10側のフ
ィルタ回路14へ伝送される。
フィルタ回路14へ入力された伝送信号は、そのフィルタ
回路14を通して受信回路13でもとの信号に変換され、出
力信号Soの形で出力される。
回路14を通して受信回路13でもとの信号に変換され、出
力信号Soの形で出力される。
次に、情報カード20を第6図(2)のように表側を上に
し、かつ前後を逆にして、あるいは第6図(4)のように
裏側を上にし、かつ前後を逆にして第1図(2)のように
外部装置10側へ挿入すると、端子15と23、16と22がそれ
ぞれ接触する。ところが、ダイオード回路25によって外
部装置10側の電力および伝送信号が情報カード20側の電
源回路26及びフィルタ27へ、さらに情報カード20側の伝
送信号が外部装置10側のフィルタ回路14へ、それぞれ伝
送されるため、上記第1図(1)と同一の動作が行なわれ
る。このように、情報カード20をどの方向、すなわち上
下、左右、表裏を逆にして外部装置10へ挿入しても、常
に一定の動作が可能となる。
し、かつ前後を逆にして、あるいは第6図(4)のように
裏側を上にし、かつ前後を逆にして第1図(2)のように
外部装置10側へ挿入すると、端子15と23、16と22がそれ
ぞれ接触する。ところが、ダイオード回路25によって外
部装置10側の電力および伝送信号が情報カード20側の電
源回路26及びフィルタ27へ、さらに情報カード20側の伝
送信号が外部装置10側のフィルタ回路14へ、それぞれ伝
送されるため、上記第1図(1)と同一の動作が行なわれ
る。このように、情報カード20をどの方向、すなわち上
下、左右、表裏を逆にして外部装置10へ挿入しても、常
に一定の動作が可能となる。
第7図(1),(2)は本考案の他の実施例を示す2端子接触
挿入方向自由形情報カードの構成ブロック図であり、同
図(1)と(2)は情報カードの挿入方向が上下反転してる状
態を示している。
挿入方向自由形情報カードの構成ブロック図であり、同
図(1)と(2)は情報カードの挿入方向が上下反転してる状
態を示している。
この回路は、第1図(1),(2)におけるフィルタ回路14,27
をスイッチ回路114,127で置き換えた構成になってい
る。外部装置10側のスイッチ回路114は、送信回路12の
出力側と端子15との間に挿入されたスイッチ114A、及び
端子15と受信回路13の入力側との間に挿入されたスイッ
チ114Bを備え、それらスイッチ114A,114Bが制御信号CS
1でオン,オフされる。同様に情報カード20側のスイッ
チ回路127は、ダイオード回路25と受信回路28の入力側
との間に挿入されたスイッチ127A、及び送信回路29の出
力側とダイオード回路25との間に挿入されたスイッチ12
7Bを備え、それらのスイッチ127A,127Bがメモリ制御回
路30から出力される制御信号CS2によりオン,オフされ
る。
をスイッチ回路114,127で置き換えた構成になってい
る。外部装置10側のスイッチ回路114は、送信回路12の
出力側と端子15との間に挿入されたスイッチ114A、及び
端子15と受信回路13の入力側との間に挿入されたスイッ
チ114Bを備え、それらスイッチ114A,114Bが制御信号CS
1でオン,オフされる。同様に情報カード20側のスイッ
チ回路127は、ダイオード回路25と受信回路28の入力側
との間に挿入されたスイッチ127A、及び送信回路29の出
力側とダイオード回路25との間に挿入されたスイッチ12
7Bを備え、それらのスイッチ127A,127Bがメモリ制御回
路30から出力される制御信号CS2によりオン,オフされ
る。
第8図は第7図の情報カード20を外部装置10へ挿入して
から抜き取るまでの動作を示すタイムチャートである。
情報カード20を外部装置10へ挿入すると、第7図(1)で
は端子15と22、16と23が接触し、また第7図(2)では端子
15と23、16と22が接触する。すると、電源回路11の出力
電力が端子15,22,16,23及びダイオード回路25を介して
電源回路26に伝送され、その電源回路26が動作する。さ
らに、スイッチ114A,127Aがオンし、送信回路12の出力
信号がスイッチ114A、端子15,16,22,23、ダイオード回
路25及びスイッチ127Aを介して受信回路28へ伝送され、
メモリ制御回路30が動作する。外部装置10が情報カード
20の出力信号を受信する場合、受信回路13が動作すると
共にスイッチ114B,127Bがオンし、送信回路29の出力信
号がスイッチ127B、ダイオード回路25、端子22,23,15,1
6及びスイッチ114Bを介して受信回路13へ伝送される。
このようにして第1図(1),(2)と同一の動作が行なわれ
る。
から抜き取るまでの動作を示すタイムチャートである。
情報カード20を外部装置10へ挿入すると、第7図(1)で
は端子15と22、16と23が接触し、また第7図(2)では端子
15と23、16と22が接触する。すると、電源回路11の出力
電力が端子15,22,16,23及びダイオード回路25を介して
電源回路26に伝送され、その電源回路26が動作する。さ
らに、スイッチ114A,127Aがオンし、送信回路12の出力
信号がスイッチ114A、端子15,16,22,23、ダイオード回
路25及びスイッチ127Aを介して受信回路28へ伝送され、
メモリ制御回路30が動作する。外部装置10が情報カード
20の出力信号を受信する場合、受信回路13が動作すると
共にスイッチ114B,127Bがオンし、送信回路29の出力信
号がスイッチ127B、ダイオード回路25、端子22,23,15,1
6及びスイッチ114Bを介して受信回路13へ伝送される。
このようにして第1図(1),(2)と同一の動作が行なわれ
る。
第9図は第1図、第7図の他の実装例を示す情報カード
20の斜視図、第10図は第9図の要部構成図である。この
情報カード20では、中心線X,Yの交点において極板か
らなる端子22と23がカード本体21の表側と裏側にそれぞ
れ対向して配設されている。これらの各端子22,23に対
応して外部装置10側の各端子15,16も配置されている。
20の斜視図、第10図は第9図の要部構成図である。この
情報カード20では、中心線X,Yの交点において極板か
らなる端子22と23がカード本体21の表側と裏側にそれぞ
れ対向して配設されている。これらの各端子22,23に対
応して外部装置10側の各端子15,16も配置されている。
第11図(1)〜(4)は第9図及び第10図における情報カード
20の挿入方向に対するその端子22,23と外部装置10の端
子15,16との接触状態を示す図である。第11図(1),(3)は
第1図(1),第7図(1)に対応し、第11図(1)では情報カ
ード20を表側を上にして外部装置10へ挿入した図、第11
図(3)では情報カード20を裏側を上にして挿入した図で
ある。また、第11図(2),(4)は第1図(2),第7図(2)に
対応し、第11図(2)では情報カード20を表側を上にして
前後逆方向から挿入した図、第11図(4)では情報カード2
0を裏側を上にして前後逆方向から挿入した図である。
このように、情報カード20を上下、左右、表裏を逆にし
て挿入しても常に同一の動作が可能である。
20の挿入方向に対するその端子22,23と外部装置10の端
子15,16との接触状態を示す図である。第11図(1),(3)は
第1図(1),第7図(1)に対応し、第11図(1)では情報カ
ード20を表側を上にして外部装置10へ挿入した図、第11
図(3)では情報カード20を裏側を上にして挿入した図で
ある。また、第11図(2),(4)は第1図(2),第7図(2)に
対応し、第11図(2)では情報カード20を表側を上にして
前後逆方向から挿入した図、第11図(4)では情報カード2
0を裏側を上にして前後逆方向から挿入した図である。
このように、情報カード20を上下、左右、表裏を逆にし
て挿入しても常に同一の動作が可能である。
上記各実施例では次のような利点を有する。
従来よりも少ない2個の端子22,23で電力受電と信号
の入,出力を行なっているため、端子形成位置の制約が
少ないばかりか、端子22,23のよごれ、酸化、腐食、摩
耗等による接触不良を少なくすることができる。さら
に、リーク電流による故障や誤動作を少なくできるばか
りか、外部電圧や静電気による内部回路に対する保護が
容易になる。従って信頼性の向上が計れる。
の入,出力を行なっているため、端子形成位置の制約が
少ないばかりか、端子22,23のよごれ、酸化、腐食、摩
耗等による接触不良を少なくすることができる。さら
に、リーク電流による故障や誤動作を少なくできるばか
りか、外部電圧や静電気による内部回路に対する保護が
容易になる。従って信頼性の向上が計れる。
情報カード20側の端子22,23はカード本体21の中心線
X,Yに対して対称的に配置されているため、情報カー
ド20をとの方向、すなわち上下、左右、表裏を逆にして
外部装置10へ挿入しても動作が可能である。このように
情報カード20の挿入方向に制限を受けないので、使い勝
手が向上する。
X,Yに対して対称的に配置されているため、情報カー
ド20をとの方向、すなわち上下、左右、表裏を逆にして
外部装置10へ挿入しても動作が可能である。このように
情報カード20の挿入方向に制限を受けないので、使い勝
手が向上する。
なお、本考案は図示の実施例に限定されず、種々の変形
が可能である。端子22,23の形状や配置状態を図示以外
のものに変形したり、IC24内の回路構成をハイブリッド
方式等の他のものに変形することも可能である。
が可能である。端子22,23の形状や配置状態を図示以外
のものに変形したり、IC24内の回路構成をハイブリッド
方式等の他のものに変形することも可能である。
(考案の効果) 以上詳細に説明したように、本考案によれば、多重化回
路により、一組の端子を通して電源電力の入力と信号の
入,出力を行なうようにしたので、端子形成位置の制約
が少ないばかりか、外部装置との接触不良やリーク電流
による誤動作、さらには静電気や外部電圧による内部回
路の破壊等を減少できる。しかも、一組の端子をカード
本体の各辺の中心線に対して対称的に配設したので、情
報カードの挿入方法に制限を受けず、使い勝手が向上す
る。
路により、一組の端子を通して電源電力の入力と信号の
入,出力を行なうようにしたので、端子形成位置の制約
が少ないばかりか、外部装置との接触不良やリーク電流
による誤動作、さらには静電気や外部電圧による内部回
路の破壊等を減少できる。しかも、一組の端子をカード
本体の各辺の中心線に対して対称的に配設したので、情
報カードの挿入方法に制限を受けず、使い勝手が向上す
る。
第1図(1),(2)は本考案の実施例を示す2端子接触挿入
方向自由形情報カードの構成ブロック図、第2図は従来
の情報カードの構成ブロック図、第3図は第2図の実装
例を示す斜視図、第4図は第1図の実装例を示す斜視
図、第5図は第4図の要部構成図、第6図(1)〜(4)は第
1図(1),(2)における情報カードの挿入方向と端子の接
触状態を示す図、第7図(1),(2)は本考案の他の2端子
接触挿入方向自由形情報カードの構成ブロック図、第8
図は第7図の動作を示すタイムチャート、第9図は第1
図及び第7図の他の実装例を示す斜視図、第10図は第9
図の要部構成図、第11図(1)〜(4)は第9図における情報
カードの挿入方向と端子の接触状態を示す図である。 10……外部装置、11,26……電源回路、12,29……送信回
路、13,28……受信回路、14,27……フィルタ回路、15,1
6,22,23……端子、20……情報カード、21……カード本
体、24……IC、25……ダイオード回路、30……メモリ制
御回路、31……メモリ、114,127……スイッチ回路。
方向自由形情報カードの構成ブロック図、第2図は従来
の情報カードの構成ブロック図、第3図は第2図の実装
例を示す斜視図、第4図は第1図の実装例を示す斜視
図、第5図は第4図の要部構成図、第6図(1)〜(4)は第
1図(1),(2)における情報カードの挿入方向と端子の接
触状態を示す図、第7図(1),(2)は本考案の他の2端子
接触挿入方向自由形情報カードの構成ブロック図、第8
図は第7図の動作を示すタイムチャート、第9図は第1
図及び第7図の他の実装例を示す斜視図、第10図は第9
図の要部構成図、第11図(1)〜(4)は第9図における情報
カードの挿入方向と端子の接触状態を示す図である。 10……外部装置、11,26……電源回路、12,29……送信回
路、13,28……受信回路、14,27……フィルタ回路、15,1
6,22,23……端子、20……情報カード、21……カード本
体、24……IC、25……ダイオード回路、30……メモリ制
御回路、31……メモリ、114,127……スイッチ回路。
Claims (3)
- 【請求項1】ほぼ矩形状のカード本体の表面に設けら
れ、外部からの電力受電および外部との間で信号の授受
を接触状態で行なう端子と、 前記カード本体内に設けられ、情報の読み書き可能なメ
モリとを備え、 前記端子を通して前記メモリからの情報の読出しと、外
部の情報の前記メモリへの書込みを行なう情報カードに
おいて、 前記端子は、前記カード本体の各辺の中心線に対して対
称的に配置した一組の端子で構成し、 かつ前記一組の端子を通して入力される電源電力と信号
の分離を行なうと共に、内部の信号を該一組の端子へ出
力する多重化回路を、前記カード本体内に設けたことを
特徴とする2端子接触挿入方向自由形情報カード。 - 【請求項2】前記一組の端子は、前記カード本体の各辺
の中心線に対して対称的に同一平面上に配置し、かつそ
の各端子を前記カード本体の表面および裏面に露出させ
た実用新案登録請求の範囲第1項記載の2端子接触挿入
方向自由形情報カード。 - 【請求項3】前記一組の端子は、前記カード本体の各辺
の中心線の交点において前記カード本体の表面と裏面に
対向配置させた実用新案登録請求の範囲第1項記載の2
端子接触挿入方向自由形情報カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986119929U JPH0620629Y2 (ja) | 1986-08-05 | 1986-08-05 | 2端子接触挿入方向自由形情報カ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986119929U JPH0620629Y2 (ja) | 1986-08-05 | 1986-08-05 | 2端子接触挿入方向自由形情報カ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6325574U JPS6325574U (ja) | 1988-02-19 |
| JPH0620629Y2 true JPH0620629Y2 (ja) | 1994-06-01 |
Family
ID=31007767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986119929U Expired - Lifetime JPH0620629Y2 (ja) | 1986-08-05 | 1986-08-05 | 2端子接触挿入方向自由形情報カ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620629Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180482A (ja) * | 1984-09-28 | 1986-04-24 | Hitachi Ltd | Icカ−ド |
-
1986
- 1986-08-05 JP JP1986119929U patent/JPH0620629Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325574U (ja) | 1988-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1115941A (ja) | Icカードおよびこれを含むicカードシステム | |
| US4978840A (en) | IC card having energy input and data exchange elements on opposite sides thereof | |
| KR100351188B1 (ko) | 모듈카드 | |
| JPH0620628Y2 (ja) | 伝送媒体対称配置形情報カ−ド | |
| ATE201108T1 (de) | Datenträger sowohl für den kontaktlosen als auch den kontaktbehafteten betrieb | |
| JP2001506034A (ja) | デュアルモードデータ担体及び少なくとも二つの接触端子の電位を等化にする電位等化手段を備えるこのようなデータ担体用の回路 | |
| KR100389710B1 (ko) | 데이터캐리어카드 | |
| JPH0620629Y2 (ja) | 2端子接触挿入方向自由形情報カ−ド | |
| JPS6351194A (ja) | 非接触交互送受信方式の情報カ−ド | |
| JPH0754539B2 (ja) | 情報カ−ド | |
| JPS6339396A (ja) | 容量結合插入方向自由形情報カ−ド | |
| JPH0754541B2 (ja) | 情報カ−ド | |
| JPH0664636B2 (ja) | 情報カ−ド | |
| JPS6320587A (ja) | 情報カ−ド | |
| JPS6320589A (ja) | 情報カ−ド | |
| US5925928A (en) | Data carrier card, assembly of at least two data carrier cards and method of accessing at least one of the data carrier cards | |
| JPS6318489A (ja) | 情報カ−ド | |
| JPH079667B2 (ja) | 情報カード装置 | |
| JPS6339394A (ja) | 容量結合給電・送受信方式の情報カ−ド | |
| JPS622707Y2 (ja) | ||
| JPH04360296A (ja) | Icカードホルダー | |
| JP3778312B2 (ja) | バス・コントローラ、電源供給方法、及び、バス・コントローラの電源供給システム | |
| JPS6320588A (ja) | 情報カ−ド | |
| JPH0822634B2 (ja) | 情報カ−ド | |
| JPS6335395A (ja) | Icカ−ド |