JPH0754539B2 - 情報カ−ド - Google Patents
情報カ−ドInfo
- Publication number
- JPH0754539B2 JPH0754539B2 JP61157059A JP15705986A JPH0754539B2 JP H0754539 B2 JPH0754539 B2 JP H0754539B2 JP 61157059 A JP61157059 A JP 61157059A JP 15705986 A JP15705986 A JP 15705986A JP H0754539 B2 JPH0754539 B2 JP H0754539B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- memory
- transmission
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、オフィス・オートメーション（Office Autom
ation,OA）ファクトリー・オートメーション（Factory
Automation,FA）等の分野で使用されるICカード等の情
報カード、特に電源および信号の入出力用の接触形端子
を持たない無電源（電池を内蔵しない）・非接触形の容
量結合給電・受信・非接触送信方式の情報カードに関す
るものである。
ation,OA）ファクトリー・オートメーション（Factory
Automation,FA）等の分野で使用されるICカード等の情
報カード、特に電源および信号の入出力用の接触形端子
を持たない無電源（電池を内蔵しない）・非接触形の容
量結合給電・受信・非接触送信方式の情報カードに関す
るものである。
（従来の技術） 一般的な情報カードは、プラスチック等のカード本体に
半導体メモリ等の集積回路が内蔵され、カード表面に外
部装置との接触端子が設けられている。
半導体メモリ等の集積回路が内蔵され、カード表面に外
部装置との接触端子が設けられている。
従来、このような分野の技術としては、日経メカニカ
ル、（1985−10−21）日経マグロウヒル社「ICカード」
P.167−170、日経エレクトロニクス、（1985−12−
２）日経マグロウヒル社「ICカード市場へなだれ込むエ
レクトロニクス・メーカ（上）」P.275−292、日経エ
レクトロニクス、（1985−12−６）日経マグロウヒル社
「ICカード市場へなだれ込むエレクトロニクス・メーカ
（下）」P.249−262に記載されるものがあった。以下、
その構成を図を用いて説明する。
ル、（1985−10−21）日経マグロウヒル社「ICカード」
P.167−170、日経エレクトロニクス、（1985−12−
２）日経マグロウヒル社「ICカード市場へなだれ込むエ
レクトロニクス・メーカ（上）」P.275−292、日経エ
レクトロニクス、（1985−12−６）日経マグロウヒル社
「ICカード市場へなだれ込むエレクトロニクス・メーカ
（下）」P.249−262に記載されるものがあった。以下、
その構成を図を用いて説明する。
第２図は従来の情報カードの一構成例を示すブロック
図、第３図はその実装例を示す斜視図である。
図、第３図はその実装例を示す斜視図である。
第２図において、１は情報の読出し、書込みを行うため
の外部装置、２は情報カードであり、外部装置１から情
報カード２へ直流電源VC,Eが供給されると共に、その外
部装置１と情報カード２の間で入，出力信号I/O 1〜I/O
nが授受される。
の外部装置、２は情報カードであり、外部装置１から情
報カード２へ直流電源VC,Eが供給されると共に、その外
部装置１と情報カード２の間で入，出力信号I/O 1〜I/O
nが授受される。
第２図および第３図に示すように、情報カード２はプラ
スチック等で作られた矩形状のカード本体３を有し、そ
のカード本体３にはその表面に露出する電源および信号
用の複数個の接触形端子４が設けられると共に、内部に
電子集積回路（以下、ICという）５が設けられている。
IC5は、半導体メモリ６と、そのメモリ６に対する情報
の書込みや読出しを制御するマイクロプロセッサ７とを
有している。
スチック等で作られた矩形状のカード本体３を有し、そ
のカード本体３にはその表面に露出する電源および信号
用の複数個の接触形端子４が設けられると共に、内部に
電子集積回路（以下、ICという）５が設けられている。
IC5は、半導体メモリ６と、そのメモリ６に対する情報
の書込みや読出しを制御するマイクロプロセッサ７とを
有している。
この種の情報カード２では、それを外部装置１に差し込
むと、カード２側の端子４が外部装置１側の端子と接触
し、これらの端子４等を通してメモリ６に格納された情
報を外部装置１で読出したり、あるいは外部装置１側の
情報をメモリ６内に書込んだりする。
むと、カード２側の端子４が外部装置１側の端子と接触
し、これらの端子４等を通してメモリ６に格納された情
報を外部装置１で読出したり、あるいは外部装置１側の
情報をメモリ６内に書込んだりする。
（発明が解決しようとする問題点） しかしながら、上記構成の情報カードでは、端子４が外
部に露出しているため、その端子接触部のよごれ、酸
化、腐食、摩耗等による接触不良や、リーク電流による
誤動作、さらに静電気や外部電圧によるIC5の破壊がお
こり、信頼性に問題があった。
部に露出しているため、その端子接触部のよごれ、酸
化、腐食、摩耗等による接触不良や、リーク電流による
誤動作、さらに静電気や外部電圧によるIC5の破壊がお
こり、信頼性に問題があった。
そこで、例えば、特開昭59−60783号公報、特開昭58−1
51722号公報等に記載された、端子接触部を設けずに非
接触で電力や情報の伝送を行なう技術を適用すれば、前
記の信頼性の問題を解決できる。
51722号公報等に記載された、端子接触部を設けずに非
接触で電力や情報の伝送を行なう技術を適用すれば、前
記の信頼性の問題を解決できる。
しかし、情報カード２は薄くて小さいことから、外部装
置１からの情報受信経路と、その外部装置１への情報送
信経路とが接近するので、情報の受信と送信の間で混信
が起こり、情報の伝送精度が低下するという問題が生じ
る。また、これを防止しようとすれば、変復調等の回路
構成が複雑になると共に、情報カード２が厚くなった
り、大型化するといった新たな問題も生じ、未だ技術的
に充分満足のゆく情報カードを得ることが困難であっ
た。
置１からの情報受信経路と、その外部装置１への情報送
信経路とが接近するので、情報の受信と送信の間で混信
が起こり、情報の伝送精度が低下するという問題が生じ
る。また、これを防止しようとすれば、変復調等の回路
構成が複雑になると共に、情報カード２が厚くなった
り、大型化するといった新たな問題も生じ、未だ技術的
に充分満足のゆく情報カードを得ることが困難であっ
た。
本発明は、前記従来技術が持っていた問題点として、回
路構成が簡単で、小型で薄く、かつ電力及び情報の伝送
が非接触で精度良く行なえる情報カードを得ることが困
難な点について解決した情報カードを提供するものであ
る。
路構成が簡単で、小型で薄く、かつ電力及び情報の伝送
が非接触で精度良く行なえる情報カードを得ることが困
難な点について解決した情報カードを提供するものであ
る。
（問題点を解決するための手段） 前記問題点を解決するために、第１の発明は、情報の読
出し、あるいは読出し及び書込みを行なう情報カードに
おいて、信号が重畳された電力を容量結合により入力す
る極板と、前記極板の出力から電気信号のみを復調する
復調回路と、情報を記憶するメモリと、前記復調回路の
出力信号に基づき前記メモリの動作を制御するメモリ制
御回路と、発光素子駆動回路及び発光素子で構成され、
前記メモリ制御回路の出力信号を伝送光信号に変換して
送出する電気信号／伝送信号変換器と、前記極板の出力
を入力して前記復調回路、前記メモリ、前記メモリ制御
回路及び前記電気信号／伝送信号変換器に電源電力を供
給する電源回路とを、備えている。そして、前記復調回
路、前記メモリ、前記メモリ制御回路、前記電気信号／
伝送信号変換器及び電気電源回路を、光電子集積回路で
構成すると共に、その光電子集積回路及び前記極板を、
カード本体内に収容している。
出し、あるいは読出し及び書込みを行なう情報カードに
おいて、信号が重畳された電力を容量結合により入力す
る極板と、前記極板の出力から電気信号のみを復調する
復調回路と、情報を記憶するメモリと、前記復調回路の
出力信号に基づき前記メモリの動作を制御するメモリ制
御回路と、発光素子駆動回路及び発光素子で構成され、
前記メモリ制御回路の出力信号を伝送光信号に変換して
送出する電気信号／伝送信号変換器と、前記極板の出力
を入力して前記復調回路、前記メモリ、前記メモリ制御
回路及び前記電気信号／伝送信号変換器に電源電力を供
給する電源回路とを、備えている。そして、前記復調回
路、前記メモリ、前記メモリ制御回路、前記電気信号／
伝送信号変換器及び電気電源回路を、光電子集積回路で
構成すると共に、その光電子集積回路及び前記極板を、
カード本体内に収容している。
第２の発明の情報カードでは、信号が重畳された電力を
容量結合により入力する極板と、前記極板の出力から電
気信号のみを復調する復調回路と、情報を記憶するメモ
リと、前記復調回路の出力信号に基づき前記メモリの動
作を制御するメモリ制御回路と、前記メモリ制御回路の
出力信号を変調して伝送用信号に変換する変調回路、該
伝送用信号に基づき駆動信号を生成する駆動回路、及び
該駆動信号に基づき伝送超音波信号を発生する超音波発
生素子で構成され、前記メモリ制御回路の出力信号を該
伝送超音波信号に変換して送出する電気信号／伝送信号
変換器と、前記極板の出力を入力して前記復調回路、前
記メモリ、前記メモリ制御回路及び前記電気信号／伝送
信号変換器に電源電力を供給する電源回路とを、備えて
いる。そして、前記復調回路、前記メモリ、前記メモリ
制御回路、前記電気信号／伝送信号変換器及び前記電源
回路を、電子集積回路で構成すると共に、その電子集積
回路及び前記極板を、カード本体内に収容している。
容量結合により入力する極板と、前記極板の出力から電
気信号のみを復調する復調回路と、情報を記憶するメモ
リと、前記復調回路の出力信号に基づき前記メモリの動
作を制御するメモリ制御回路と、前記メモリ制御回路の
出力信号を変調して伝送用信号に変換する変調回路、該
伝送用信号に基づき駆動信号を生成する駆動回路、及び
該駆動信号に基づき伝送超音波信号を発生する超音波発
生素子で構成され、前記メモリ制御回路の出力信号を該
伝送超音波信号に変換して送出する電気信号／伝送信号
変換器と、前記極板の出力を入力して前記復調回路、前
記メモリ、前記メモリ制御回路及び前記電気信号／伝送
信号変換器に電源電力を供給する電源回路とを、備えて
いる。そして、前記復調回路、前記メモリ、前記メモリ
制御回路、前記電気信号／伝送信号変換器及び前記電源
回路を、電子集積回路で構成すると共に、その電子集積
回路及び前記極板を、カード本体内に収容している。
（作 用） 第１の発明によれば、以上のように情報カードを構成し
たので、外部装置から、信号が重畳された電力が送られ
てくると、それが非接触の極板の容量結合によって電荷
の形で情報カード内に入力される。すると、電源回路が
極板の出力を入力して電源電力を情報カード内の各回路
に供給するので、該情報カード内の回路が動作を開始す
る。そして、極板の出力中の信号のみが復調回路で復調
され、メモリ制御回路へ送られる。メモリ制御回路は、
復調回路の出力信号に基づき、メモリから情報を読出し
たり、あるいはメモリへ情報を書込んだりする。メモリ
制御回路の出力信号は、電気信号／伝送信号変換器によ
って伝送光信号に変換された後、非接触の状態で、外部
装置側へ送られる。
たので、外部装置から、信号が重畳された電力が送られ
てくると、それが非接触の極板の容量結合によって電荷
の形で情報カード内に入力される。すると、電源回路が
極板の出力を入力して電源電力を情報カード内の各回路
に供給するので、該情報カード内の回路が動作を開始す
る。そして、極板の出力中の信号のみが復調回路で復調
され、メモリ制御回路へ送られる。メモリ制御回路は、
復調回路の出力信号に基づき、メモリから情報を読出し
たり、あるいはメモリへ情報を書込んだりする。メモリ
制御回路の出力信号は、電気信号／伝送信号変換器によ
って伝送光信号に変換された後、非接触の状態で、外部
装置側へ送られる。
第２の発明では、第１の発明と異なり、メモリ制御回路
の出力信号が、電気信号／伝送信号変換器によって伝送
超音波信号に変換された後、非接触の状態で、外部装置
側へ送られる。従って、前記問題点を除去できるのであ
る。
の出力信号が、電気信号／伝送信号変換器によって伝送
超音波信号に変換された後、非接触の状態で、外部装置
側へ送られる。従って、前記問題点を除去できるのであ
る。
（実施例） 第１図は本発明の実施例を示す情報カードの概略構成図
である。
である。
第１図において、10は外部装置であり、この外部装置10
には情報カード20が挿入される。
には情報カード20が挿入される。
外部装置10は、入力信号Siを伝送用信号に変換する変調
回路11、その伝送用信号を増幅する増幅回路12、その増
幅器出力を伝送する容量結合用極板13、帰線用極板14、
及び情報カード20からの伝送信号Sxを電気信号に変換し
て出力信号S0を送出する伝送信号／電気信号変換器（X/
E）15を備えている。
回路11、その伝送用信号を増幅する増幅回路12、その増
幅器出力を伝送する容量結合用極板13、帰線用極板14、
及び情報カード20からの伝送信号Sxを電気信号に変換し
て出力信号S0を送出する伝送信号／電気信号変換器（X/
E）15を備えている。
一方、情報カード20は、プラスチック等で作られたほぼ
矩形状のカード本体21を有し、そのカード本体21内に
は、極板22,23、電源回路24、復調回路25、メモリ制御
回路26、メモリ27、及び電気信号／伝送信号変換器（E/
X）28が設けられている。
矩形状のカード本体21を有し、そのカード本体21内に
は、極板22,23、電源回路24、復調回路25、メモリ制御
回路26、メモリ27、及び電気信号／伝送信号変換器（E/
X）28が設けられている。
ここで、極板22,23は、外部装置10側の極板13,14とそれ
ぞれ容量結合して電力及び信号伝送系を構成し、外部装
置10側の電力及び信号を入力してそれを電源回路24及び
復調回路25に与える。電源回路24は、入力された電力を
安定化した直流電圧Vdcに変換し、それをカード本体21
内の各回路に電源電圧として供給する回路である。復調
回路25は、極板22の出力から電気信号のみを復調してそ
れをメモリ制御回路26へ与える回路である。メモリ制御
回路26は、例えば中央処理装置（CPU）及び入出力装置
等の機能を有するマイクロプロセッサで構成され、復調
回路25の出力信号を入力してメモリ27の読出しや書込み
制御等を行なう回路である。メモリ27は各種の情報を記
憶する回路であり、読出し専用メモリ（ROM）、書込み
可能なROM（PROM）、電気的消去書込み可能なROM（EEPR
OM）、紫外線消去および書込み可能なROM（EPROM）等で
構成されている。また、電気信号／伝送信号変換器28
は、メモリ制御回路26の出力信号を光信号等の伝送信号
Sxに変換し、それを外部装置10側の伝送信号／電気信号
変換器15へ送出する回路である。これらカード本体21内
の各回路は、ICや、光電子集積回路（以下、OEICとい
う）等で構成されている。
ぞれ容量結合して電力及び信号伝送系を構成し、外部装
置10側の電力及び信号を入力してそれを電源回路24及び
復調回路25に与える。電源回路24は、入力された電力を
安定化した直流電圧Vdcに変換し、それをカード本体21
内の各回路に電源電圧として供給する回路である。復調
回路25は、極板22の出力から電気信号のみを復調してそ
れをメモリ制御回路26へ与える回路である。メモリ制御
回路26は、例えば中央処理装置（CPU）及び入出力装置
等の機能を有するマイクロプロセッサで構成され、復調
回路25の出力信号を入力してメモリ27の読出しや書込み
制御等を行なう回路である。メモリ27は各種の情報を記
憶する回路であり、読出し専用メモリ（ROM）、書込み
可能なROM（PROM）、電気的消去書込み可能なROM（EEPR
OM）、紫外線消去および書込み可能なROM（EPROM）等で
構成されている。また、電気信号／伝送信号変換器28
は、メモリ制御回路26の出力信号を光信号等の伝送信号
Sxに変換し、それを外部装置10側の伝送信号／電気信号
変換器15へ送出する回路である。これらカード本体21内
の各回路は、ICや、光電子集積回路（以下、OEICとい
う）等で構成されている。
次に動作を説明する。
外部装置10における入力信号Siは、情報カード20側にお
けるメモリ制御回路26のイニシャルセット（初期設
定）、情報の読出しや書込み等の制御信号、さらにメモ
リ27に書込むべき信号等をシリアル（直列）化したもの
である。
けるメモリ制御回路26のイニシャルセット（初期設
定）、情報の読出しや書込み等の制御信号、さらにメモ
リ27に書込むべき信号等をシリアル（直列）化したもの
である。
このような外部装置10に情報カード20を挿入すると、外
部装置10側の入力信号Siは変調回路11で伝送用信号に変
換され、増幅回路12により増幅された後、容量結果の極
板13,22を通して情報カード20側へ供給される。
部装置10側の入力信号Siは変調回路11で伝送用信号に変
換され、増幅回路12により増幅された後、容量結果の極
板13,22を通して情報カード20側へ供給される。
極板22はその出力を電源回路24及び復調回路25に与え
る。すると、電源回路24は安定化した直流電圧Vdcを生
成し、それをカード本体21内の各回路に電源として供給
する。復調回路25では極板22の出力から電気信号のみを
復調してメモリ制御回路26に与える。メモリ制御回路26
では、入力信号に含まれている情報、例えば読出し情報
に基づき、アドレスを指定してメモリ27から記憶情報を
読出す。この記憶情報は電気信号／伝送信号変換器28に
より所定の伝送信号Sxに変換され、外部装置10側の伝送
信号／電気信号変換器15に送出される。
る。すると、電源回路24は安定化した直流電圧Vdcを生
成し、それをカード本体21内の各回路に電源として供給
する。復調回路25では極板22の出力から電気信号のみを
復調してメモリ制御回路26に与える。メモリ制御回路26
では、入力信号に含まれている情報、例えば読出し情報
に基づき、アドレスを指定してメモリ27から記憶情報を
読出す。この記憶情報は電気信号／伝送信号変換器28に
より所定の伝送信号Sxに変換され、外部装置10側の伝送
信号／電気信号変換器15に送出される。
伝送信号／電気信号変換器15は入力された伝送信号を電
気信号に変換し、メモリ27の読出し情報や、情報カード
内部の動作確認信号等をシリアル化した出力信号S0を送
出する。
気信号に変換し、メモリ27の読出し情報や、情報カード
内部の動作確認信号等をシリアル化した出力信号S0を送
出する。
第４図〜第12図は第１図の情報カードの具体的な構成例
を示すもので、そのうち、（ｉ）第４図〜第６図は容量
結合給電・受信・光送信方式の情報カード、（ii）第７
図〜第９図は容量結合給電・受信・超音波送信方式の情
報カードであり、以下それらの構成について説明する。
を示すもので、そのうち、（ｉ）第４図〜第６図は容量
結合給電・受信・光送信方式の情報カード、（ii）第７
図〜第９図は容量結合給電・受信・超音波送信方式の情
報カードであり、以下それらの構成について説明する。
（ｉ）第４図〜第６図の容量結合給電・受信・光送信方
式の情報カード 第４図は回路構成ブロック図である。外部装置10側の伝
送信号／電気信号変換器15は、光信号OPT受光用のレン
ズ15−１、ホトダイオード等の受光素子15−２、及び増
幅回路15−３で構成されている。これに対応する情報カ
ード20側の電気信号／伝送信号変換器28は、発光素子駆
動回路28−１、及び光信号（伝送光信号）OPTを発生す
る発光ダイオード等からなる28−２で構成されている。
これら回路28−1,発光素子28−２を含むカード本体21内
の電源回路24、復調回路25、メモリ制御回路26、及びメ
モリ27は、例えばOEIC29−１で構成される。
式の情報カード 第４図は回路構成ブロック図である。外部装置10側の伝
送信号／電気信号変換器15は、光信号OPT受光用のレン
ズ15−１、ホトダイオード等の受光素子15−２、及び増
幅回路15−３で構成されている。これに対応する情報カ
ード20側の電気信号／伝送信号変換器28は、発光素子駆
動回路28−１、及び光信号（伝送光信号）OPTを発生す
る発光ダイオード等からなる28−２で構成されている。
これら回路28−1,発光素子28−２を含むカード本体21内
の電源回路24、復調回路25、メモリ制御回路26、及びメ
モリ27は、例えばOEIC29−１で構成される。
第５図は第４図における情報カード20の実装例を示す斜
視図、第６図は第５図の要部構成例を示す斜視図であ
る。OEIC29−１を収納するプラスチック等のカード本体
21において、光信号OPTの通過には孔をあけたり、ある
いは透明膜で光信号OPTが透過可能な構造になってい
る。
視図、第６図は第５図の要部構成例を示す斜視図であ
る。OEIC29−１を収納するプラスチック等のカード本体
21において、光信号OPTの通過には孔をあけたり、ある
いは透明膜で光信号OPTが透過可能な構造になってい
る。
以上の構成において、メモリ制御回路26の出力、例えば
メモリ27に対する書込み確認信号が駆動回路28−１に与
えられると、この駆動回路28−１は発光素子28−２を発
光させて書込み確認信号を光信号OPTに変換させ、外部
装置10側のレンズ15−１へ送る。レンズ15−１を通った
光信号OPTは、受光素子15−２で電気信号に変換され、
増幅回路15−３で増幅され出力信号S0の形で出力され
る。
メモリ27に対する書込み確認信号が駆動回路28−１に与
えられると、この駆動回路28−１は発光素子28−２を発
光させて書込み確認信号を光信号OPTに変換させ、外部
装置10側のレンズ15−１へ送る。レンズ15−１を通った
光信号OPTは、受光素子15−２で電気信号に変換され、
増幅回路15−３で増幅され出力信号S0の形で出力され
る。
（ii）第７図〜第９図の容量結合給電・受信・超音波送
信方式の情報カード 第７図は回路構成ブロック図、第８図は第７図における
情報カード20の実装例を示す斜視図、第９図は第８図の
要部構成例を示す斜視図である。
信方式の情報カード 第７図は回路構成ブロック図、第８図は第７図における
情報カード20の実装例を示す斜視図、第９図は第８図の
要部構成例を示す斜視図である。
第７図に示すように、この回路では、外部装置10側の伝
送信号／電気信号変換器15が、超音波Ｓを受信する電歪
振動子等からなる超音波受信素子15−11、及び伝送用信
号を復調する復調回路15−12で構成されている。これに
対応して情報カード20側の電気信号／伝送信号変換器28
は、メモリ制御回路26の出力を伝送用信号に変換する変
調回路28−11、超音波発生素子駆動回路28−12、及び超
音波信号（伝送超音波信号）Ｓを発生する電気歪振動子
等からなる超音波発生素子28−13で構成されている。こ
の電気信号／伝送信号変換器28を含むカード本体21内の
電源回路24、復調回路25、メモリ制御回路26、及びメモ
リ27は、IC29−２で構成されている。
送信号／電気信号変換器15が、超音波Ｓを受信する電歪
振動子等からなる超音波受信素子15−11、及び伝送用信
号を復調する復調回路15−12で構成されている。これに
対応して情報カード20側の電気信号／伝送信号変換器28
は、メモリ制御回路26の出力を伝送用信号に変換する変
調回路28−11、超音波発生素子駆動回路28−12、及び超
音波信号（伝送超音波信号）Ｓを発生する電気歪振動子
等からなる超音波発生素子28−13で構成されている。こ
の電気信号／伝送信号変換器28を含むカード本体21内の
電源回路24、復調回路25、メモリ制御回路26、及びメモ
リ27は、IC29−２で構成されている。
第８図及び第９図において、IC29−２、極板22,23、及
び超音波発生素子28−13を収容するカード本体21には、
超音波信号Ｓの通路に孔をあけたり、あるいは超音波Ｓ
の通過可能な材料が使用されている。
び超音波発生素子28−13を収容するカード本体21には、
超音波信号Ｓの通路に孔をあけたり、あるいは超音波Ｓ
の通過可能な材料が使用されている。
以上の構成において、情報カード20側のメモリ制御回路
26の出力は変調回路28−11で伝送用信号に変調され、駆
動回路28−12及び超音波発生素子28−13により超音波信
号Ｓに変換されて外部装置10側の超音波受信素子15−11
へ伝送される。すると、超音波受信素子15−11は超音波
信号Ｓを電気信号に変換し、復調回路15−12で復調させ
て出力信号S0を送出させる。
26の出力は変調回路28−11で伝送用信号に変調され、駆
動回路28−12及び超音波発生素子28−13により超音波信
号Ｓに変換されて外部装置10側の超音波受信素子15−11
へ伝送される。すると、超音波受信素子15−11は超音波
信号Ｓを電気信号に変換し、復調回路15−12で復調させ
て出力信号S0を送出させる。
上記各実施例は、次のような利点を有している。
（ａ）外部装置10からの、信号が重畳された電力は、極
板13,14,22,23の容量結合によって情報カード20へ送ら
れ、該情報カード20内の情報は、光信号OPTあるいは超
音波信号Ｓの形で外部装置10へ送られる。そのため、外
部装置10からの情報受信経路と、該外部装置10への情報
送信経路とが、たとえ接近したとしても、両伝送媒体の
種類が異なるので、情報の受信と送信の間で混信が生じ
ない。従って、比較的簡単な回路構成で、情報の伝送精
度を向上できる。
板13,14,22,23の容量結合によって情報カード20へ送ら
れ、該情報カード20内の情報は、光信号OPTあるいは超
音波信号Ｓの形で外部装置10へ送られる。そのため、外
部装置10からの情報受信経路と、該外部装置10への情報
送信経路とが、たとえ接近したとしても、両伝送媒体の
種類が異なるので、情報の受信と送信の間で混信が生じ
ない。従って、比較的簡単な回路構成で、情報の伝送精
度を向上できる。
（ｂ）信号が重畳された電力を極板13,14,22,23を介し
て情報カード20に入力する構成であるため、該極板13,1
4,22,23が信号伝送と電力伝送に共用される。そのた
め、極板13,14,22,23の数を削減できると共に、それに
接続される回路を簡略化できる。
て情報カード20に入力する構成であるため、該極板13,1
4,22,23が信号伝送と電力伝送に共用される。そのた
め、極板13,14,22,23の数を削減できると共に、それに
接続される回路を簡略化できる。
（ｃ）情報カード20内の回路がOEIC29−１あるいはIC29
−２で構成されているので、前記（ａ），（ｂ）のよう
な回路構成の簡単化および極板数の削減化と相まって、
情報カード20をより薄く、かつより小さくできる。
−２で構成されているので、前記（ａ），（ｂ）のよう
な回路構成の簡単化および極板数の削減化と相まって、
情報カード20をより薄く、かつより小さくできる。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。例えば、カード本体21内の各回路を他の
回路で構成することも可能である。
が可能である。例えば、カード本体21内の各回路を他の
回路で構成することも可能である。
（発明の効果） 以上詳細に説明したように、第1,第２の発明によれば、
信号が重畳された電力を、極板の容量結合によって情報
カード内に入力し、該情報カード内の情報を伝送光信号
あるいは伝送超音波信号の形で出力する構成にしたの
で、外部からの情報受信経路と、外部への情報送信経路
とが、たとえ接近したとしても、両伝送媒体の種類が異
なるので、情報の受信と送信の間で混信が生じない。そ
のため、比較的簡単な回路構成で、情報の伝送精度を向
上できる。
信号が重畳された電力を、極板の容量結合によって情報
カード内に入力し、該情報カード内の情報を伝送光信号
あるいは伝送超音波信号の形で出力する構成にしたの
で、外部からの情報受信経路と、外部への情報送信経路
とが、たとえ接近したとしても、両伝送媒体の種類が異
なるので、情報の受信と送信の間で混信が生じない。そ
のため、比較的簡単な回路構成で、情報の伝送精度を向
上できる。
しかも、信号が重畳された電力を極板を介して情報カー
ドに入力する構成であるため、該極板が信号伝送と電力
伝送に共用され、極板数を削減できると共に、それに接
続される回路を簡略化できる。その上、情報カード内の
回路がOEICあるいはICで構成されているので、前記の回
路構成の簡単化及び極板数の削減化と相まって、情報カ
ードのより薄型化およびより小型化が可能になる。
ドに入力する構成であるため、該極板が信号伝送と電力
伝送に共用され、極板数を削減できると共に、それに接
続される回路を簡略化できる。その上、情報カード内の
回路がOEICあるいはICで構成されているので、前記の回
路構成の簡単化及び極板数の削減化と相まって、情報カ
ードのより薄型化およびより小型化が可能になる。
第１図は本発明の実施例を示す情報カードの概略構成
図、第２図は従来の情報カードの構成ブロック図、第３
図は第２図の実装例を示す斜視図、第４図は第１図を具
体化した容量結合給電・受信・光送信方式の情報カード
における構成ブロック図、第５図は第４図の情報カード
の実装例を示す斜視図、第６図は第５図の要部構成例を
示す斜視図、第７図は第１図を具体化した容量結合給電
・受信・超音波送信方式の情報カードにおける構成ブロ
ック図、第８図は第７図の情報カードの実装例を示す斜
視図、第９図は第８図の要部構成例を示す斜視図であ
る。 10……外部装置、11……変調回路、12……増幅回路、1
3,14,22,23……極板、15……伝送信号／電気信号変換
器、20……情報カード、……カード本体、24……電源回
路、25……復調回路、26……メモリ制御回路、27……メ
モリ、28……電気信号／伝送信号変換器、28−１……発
光素子駆動回路、28−２……発光素子、28−11……変調
回路、28−12……超音波発生素子駆動回路、28−13……
超音波発生素子、29−１……光電子集積回路（OEIC）、
29−２……電子集積回路（IC）。
図、第２図は従来の情報カードの構成ブロック図、第３
図は第２図の実装例を示す斜視図、第４図は第１図を具
体化した容量結合給電・受信・光送信方式の情報カード
における構成ブロック図、第５図は第４図の情報カード
の実装例を示す斜視図、第６図は第５図の要部構成例を
示す斜視図、第７図は第１図を具体化した容量結合給電
・受信・超音波送信方式の情報カードにおける構成ブロ
ック図、第８図は第７図の情報カードの実装例を示す斜
視図、第９図は第８図の要部構成例を示す斜視図であ
る。 10……外部装置、11……変調回路、12……増幅回路、1
3,14,22,23……極板、15……伝送信号／電気信号変換
器、20……情報カード、……カード本体、24……電源回
路、25……復調回路、26……メモリ制御回路、27……メ
モリ、28……電気信号／伝送信号変換器、28−１……発
光素子駆動回路、28−２……発光素子、28−11……変調
回路、28−12……超音波発生素子駆動回路、28−13……
超音波発生素子、29−１……光電子集積回路（OEIC）、
29−２……電子集積回路（IC）。
Claims (2)
- 【請求項１】信号が重畳された電力を容量結合により入
力する極板と、 前記極板の出力から電気信号のみを復調する復調回路
と、 情報を記憶するメモリと、 前記復調回路の出力信号に基づき前記メモリの動作を制
御するメモリ制御回路と、 発光素子駆動回路及び発光素子で構成され、前記メモリ
制御回路の出力信号を伝送光信号に変換して送出する電
気信号／伝送信号変換器と、 前記極板の出力を入力して前記復調回路、前記メモリ、
前記メモリ制御回路及び前記電気信号／伝送信号変換器
に電源電力を供給する電源回路とを備え、 前記復調回路、前記メモリ、前記メモリ制御回路、前記
電気信号／伝送信号変換器及び前記電源回路を光電子集
積回路で構成すると共に、その光電子集積回路及び前記
極板をカード本体内に収容したことを特徴とする情報カ
ード。 - 【請求項２】信号が重畳された電力を容量結合により入
力する極板と、 前記極板の出力から電気信号のみを復調する復調回路
と、 情報を記憶するメモリと、 前記復調回路の出力信号に基づき前記メモリの動作を制
御するメモリ制御回路と、 前記メモリ制御回路の出力信号を変調して伝送用信号に
変換する変調回路、該伝送用信号に基づき駆動信号を生
成する駆動回路、及び該駆動信号に基づき伝送超音波信
号を発生する超音波発生素子で構成され、前記メモリ制
御回路の出力信号を該伝送超音波信号に変換して送出す
る電気信号／伝送信号変換器と、 前記極板の出力を入力して前記復調回路、前記メモリ、
前記メモリ制御回路及び前記電気信号／伝送信号変換器
に電源電力を供給する電源回路とを備え、 前記復調回路、前記メモリ、前記メモリ制御回路、前記
電気信号／伝送信号変換器及び前記電源回路を電子集積
回路で構成すると共に、その電子集積回路及び前記極板
をカード本体内に収容したことを特徴とする情報カー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157059A JPH0754539B2 (ja) | 1986-07-02 | 1986-07-02 | 情報カ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157059A JPH0754539B2 (ja) | 1986-07-02 | 1986-07-02 | 情報カ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312082A JPS6312082A (ja) | 1988-01-19 |
| JPH0754539B2 true JPH0754539B2 (ja) | 1995-06-07 |
Family
ID=15641310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61157059A Expired - Lifetime JPH0754539B2 (ja) | 1986-07-02 | 1986-07-02 | 情報カ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754539B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204095A (ja) * | 1989-12-30 | 1991-09-05 | Sony Corp | 情報カード装置 |
| NZ318619A (en) * | 1995-10-11 | 1999-06-29 | Motorola Inc | Remotely powered electronic tag and associated exciter/reader and related method |
| US6615023B1 (en) * | 2000-02-18 | 2003-09-02 | Cypak Ab | System for wireless, bi-directional transfer of electric signals |
| SG95635A1 (en) | 2000-03-30 | 2003-04-23 | Sumitomo Chemical Co | Process for producing catalyst for ethylene polymerization and process for producing ehtylene polymer |
| JP4677108B2 (ja) * | 2001-02-22 | 2011-04-27 | トッパン・フォームズ株式会社 | 非接触型ｉｃカード及びその使用方法 |
| US7114653B2 (en) | 2002-03-11 | 2006-10-03 | Aruze Corporation | IC card and card reader |
| FR2920061A1 (fr) * | 2007-08-17 | 2009-02-20 | Patrick Camurati | Procede et dispositif de transport, distribution et gestion de l'energie electrique par couplage longitudinal a distance en champ proche entre dipoles electriques |
| JP5410262B2 (ja) * | 2009-12-11 | 2014-02-05 | 株式会社吉川アールエフセミコン | 電子機器及び駆動装置 |
| JP5403073B2 (ja) * | 2010-01-29 | 2014-01-29 | 株式会社村田製作所 | 電力受電装置及び電力送電装置 |
| JP5772501B2 (ja) * | 2011-10-25 | 2015-09-02 | 株式会社村田製作所 | 電力伝送システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58151722A (ja) * | 1982-03-05 | 1983-09-09 | Arimura Giken Kk | データ送信装置 |
| JPS5960783A (ja) * | 1982-09-29 | 1984-04-06 | Fujitsu Ltd | カ−ド読取方式 |
-
1986
- 1986-07-02 JP JP61157059A patent/JPH0754539B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6312082A (ja) | 1988-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792910A (en) | Electronic method and storage system for storing setting values for setting devices in printing machines | |
| JPS6312082A (ja) | 情報カ−ド | |
| CZ64496A3 (en) | Electronic label for optical reading/recording | |
| JPH0754541B2 (ja) | 情報カ−ド | |
| JPS58132874A (ja) | パ−ソナルカ−ド | |
| JPH0822634B2 (ja) | 情報カ−ド | |
| JPS6312080A (ja) | 情報カ−ド | |
| JPH11134456A (ja) | Ｉｃカード | |
| JPS6312083A (ja) | 情報カ−ド | |
| JPS6312084A (ja) | 情報カ−ド | |
| JPS6325791A (ja) | 情報カ−ド | |
| JPS6312081A (ja) | 情報カ−ド | |
| JPH0682404B2 (ja) | 情報カ−ド | |
| JPH0664636B2 (ja) | 情報カ−ド | |
| JPS6312085A (ja) | 情報カ−ド | |
| JPS63689A (ja) | 情報カ−ド | |
| JPH0685191B2 (ja) | 容量結合挿入方向自由形情報カード | |
| JPS631639B2 (ja) | ||
| JPS6335395A (ja) | Ｉｃカ−ド | |
| JPS6325790A (ja) | 情報カ−ド | |
| JPH0620629Y2 (ja) | ２端子接触挿入方向自由形情報カ−ド | |
| KR100239036B1 (ko) | 패시브방식의 비접촉식 ic카드와 카드단말기의 데이터통신 제어장치 | |
| JPS6234292A (ja) | Ｉｃカ−ド装置 | |
| JPS6385994A (ja) | デ−タ入出力システム | |
| JPS62164598A (ja) | カ−ド状電子装置 |