JPH06208132A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06208132A JPH06208132A JP2550191A JP2550191A JPH06208132A JP H06208132 A JPH06208132 A JP H06208132A JP 2550191 A JP2550191 A JP 2550191A JP 2550191 A JP2550191 A JP 2550191A JP H06208132 A JPH06208132 A JP H06208132A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel electrode
- transparent pixel
- liquid crystal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/48—Flattening arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置におけるスイッチングトランジ
スタと透明画素電極との接続の信頼性を高める。 【構成】 スイッチング用の薄膜トランジスタ２のドレ
イン５Ｄに対応する絶縁膜２６に２個のコンタクトホー
ル２１及び２２を形成すると共に、両コンタクトホール
２１及び２２間の壁部の高さｔ1 が周囲の絶縁膜２６の
高さｔ2 より低くなるように形成し、このコンタクトホ
ール２１及び２２を介して透明画素電極１をドレイン５
Ｄにカバレージ良く接続する。
スタと透明画素電極との接続の信頼性を高める。 【構成】 スイッチング用の薄膜トランジスタ２のドレ
イン５Ｄに対応する絶縁膜２６に２個のコンタクトホー
ル２１及び２２を形成すると共に、両コンタクトホール
２１及び２２間の壁部の高さｔ1 が周囲の絶縁膜２６の
高さｔ2 より低くなるように形成し、このコンタクトホ
ール２１及び２２を介して透明画素電極１をドレイン５
Ｄにカバレージ良く接続する。
Description
【０００１】
【産業上の利用分野】本発明は、夫々スイッチングトラ
ンジスタを有する複数の画素がマトリックス配列してな
るアクティブマトリックス型の液晶表示装置に関する。
ンジスタを有する複数の画素がマトリックス配列してな
るアクティブマトリックス型の液晶表示装置に関する。
【０００２】
【従来の技術】従来のアクティブマトリックス型液晶表
示装置の１画素の構成の一例を図１２及び図１３に示
す。図１２中、１は画素（液晶セルＬＣ）を構成する透
明の画素電極、２は画素を駆動するためのスイッチング
用の薄膜トランジスタを示す。画素電極１の各行間に各
画素ＬＣの行を選択する選択線３が配され、画素電極１
の各列間に画像信号を供給するための信号線４が配され
る。そして、薄膜トランジスタ２のドレイン５Ｄが画素
電極１に接続され、ソース５Ｓが信号線４に接続され、
ゲート５Ｇが選択線３に接続される（図ではゲート５Ｇ
と選択線３が共用される）。具体的構造は、図１３に示
すように、ガラス等からなる絶縁基板７上の所要箇所に
薄膜トランジスタ２を構成する多結晶シリコン膜８が被
着形成され、この多結晶シリコン膜８上にゲート絶縁膜
９を介して例えば不純物ドープの多結晶シリコンからな
るゲート電極５Ｇ（即ち選択線３）が形成される。ゲー
ト電極５Ｇを覆うように全面に例えばＰＳＧ（リンシリ
ゲートガラス）膜からなる第１の絶縁膜１０が形成さ
れ、第１の絶縁膜１０のコンタクトホール１２を介して
例えばＡｌによる信号線４がソース５Ｓに接続される。
さらに全面に例えばＰＳＧ膜による第２の絶縁膜１１が
被着形成され、第１及び第２の絶縁膜１０及び１１のド
レイン５Ｄに対応する位置に共通のコンタクトホール１
３が形成され、コンタクトホール１３を含んで全面に例
えばＩＴＯ（酸化インジウム錫）膜による透明導電膜が
形成され、パターニングしてコンタクトホール１３を介
してドレイン５Ｄに接続する透明画素電極１が形成され
る。そして、内面にその配線部分（選択線３、信号線４
等が存在する部分）及び薄膜トランジスタ２に対応する
箇所に光遮蔽層１５が形成られ、光遮蔽層１５を含む全
面に対向電極１６が形成されたガラス等からなるもう一
方の絶縁基板１４が絶縁基板７に対向して配され、両基
板７及び１４間に液晶層１７が封入されて液晶表示装置
１８が構成される。
示装置の１画素の構成の一例を図１２及び図１３に示
す。図１２中、１は画素（液晶セルＬＣ）を構成する透
明の画素電極、２は画素を駆動するためのスイッチング
用の薄膜トランジスタを示す。画素電極１の各行間に各
画素ＬＣの行を選択する選択線３が配され、画素電極１
の各列間に画像信号を供給するための信号線４が配され
る。そして、薄膜トランジスタ２のドレイン５Ｄが画素
電極１に接続され、ソース５Ｓが信号線４に接続され、
ゲート５Ｇが選択線３に接続される（図ではゲート５Ｇ
と選択線３が共用される）。具体的構造は、図１３に示
すように、ガラス等からなる絶縁基板７上の所要箇所に
薄膜トランジスタ２を構成する多結晶シリコン膜８が被
着形成され、この多結晶シリコン膜８上にゲート絶縁膜
９を介して例えば不純物ドープの多結晶シリコンからな
るゲート電極５Ｇ（即ち選択線３）が形成される。ゲー
ト電極５Ｇを覆うように全面に例えばＰＳＧ（リンシリ
ゲートガラス）膜からなる第１の絶縁膜１０が形成さ
れ、第１の絶縁膜１０のコンタクトホール１２を介して
例えばＡｌによる信号線４がソース５Ｓに接続される。
さらに全面に例えばＰＳＧ膜による第２の絶縁膜１１が
被着形成され、第１及び第２の絶縁膜１０及び１１のド
レイン５Ｄに対応する位置に共通のコンタクトホール１
３が形成され、コンタクトホール１３を含んで全面に例
えばＩＴＯ（酸化インジウム錫）膜による透明導電膜が
形成され、パターニングしてコンタクトホール１３を介
してドレイン５Ｄに接続する透明画素電極１が形成され
る。そして、内面にその配線部分（選択線３、信号線４
等が存在する部分）及び薄膜トランジスタ２に対応する
箇所に光遮蔽層１５が形成られ、光遮蔽層１５を含む全
面に対向電極１６が形成されたガラス等からなるもう一
方の絶縁基板１４が絶縁基板７に対向して配され、両基
板７及び１４間に液晶層１７が封入されて液晶表示装置
１８が構成される。
【０００３】図１４は従来の他の例を示す。この例で
は、絶縁基板７上に多結晶シリコン膜８、ゲート絶縁膜
９及びゲート電極５Ｇ（即ち選択線３）からなる薄膜ト
ランジスタ２を形成し、絶縁膜１０を形成した後、絶縁
膜１０のコンタクトホール１３を通して薄膜トランジス
タ２のドレイン５Ｄに接続するＩＴＯ膜による透明画素
電極１を形成し、次いで絶縁膜１０のコンタクトホール
１２を介して例えばＡｌによる信号線４をソース５Ｓに
接続して構成される。その他の構成は図１３と同様であ
る。
は、絶縁基板７上に多結晶シリコン膜８、ゲート絶縁膜
９及びゲート電極５Ｇ（即ち選択線３）からなる薄膜ト
ランジスタ２を形成し、絶縁膜１０を形成した後、絶縁
膜１０のコンタクトホール１３を通して薄膜トランジス
タ２のドレイン５Ｄに接続するＩＴＯ膜による透明画素
電極１を形成し、次いで絶縁膜１０のコンタクトホール
１２を介して例えばＡｌによる信号線４をソース５Ｓに
接続して構成される。その他の構成は図１３と同様であ
る。
【０００４】また、液晶表示装置では、その画素を向上
させるために各画素ＬＣ毎に付加容量即ち蓄積容量Ｃs
を付加する必要がある。蓄積容量Ｃｓの値はフリッカー
防止のためにも大きい方が望ましい。このため、従来
は、たとえば図１５に示すようにソース５Ｄより延長す
る多結晶シリコン膜を形成し、この多結晶シリコン膜８
の延長部８Ａと絶縁膜（図示せず）を介して配したＣｓ
専用の電極配線１９との間で蓄積容量Ｃｓを構成してい
る。
させるために各画素ＬＣ毎に付加容量即ち蓄積容量Ｃs
を付加する必要がある。蓄積容量Ｃｓの値はフリッカー
防止のためにも大きい方が望ましい。このため、従来
は、たとえば図１５に示すようにソース５Ｄより延長す
る多結晶シリコン膜を形成し、この多結晶シリコン膜８
の延長部８Ａと絶縁膜（図示せず）を介して配したＣｓ
専用の電極配線１９との間で蓄積容量Ｃｓを構成してい
る。
【０００５】
【発明が解決しようとする課題】上述の液晶表示装置に
おける問題点の１つに薄膜トランジスタ２のドレイン５
Ｄと透明画素電極１との接続がある。製造プロセスの都
合上、薄膜トランジスタ２の多結晶シリコン膜８が下部
に形成され、ＩＴＯ膜による透明画素電極１が最上層に
形成されるため、両者はコンタクトホール１３を介して
接続される。しかし、このコンタクトホール１３の高さ
ｈは１μｍ近くもあり、０．１μｍ〜０．１５μｍ厚程
度（透明であるための膜厚）のＩＴＯ膜１がカバレージ
良く接続することは難しい。そこで、コンタクトホール
１３にテーパーをつけてカバーし易くしたりするが１０
０％良くなるとはいえない状況であった。
おける問題点の１つに薄膜トランジスタ２のドレイン５
Ｄと透明画素電極１との接続がある。製造プロセスの都
合上、薄膜トランジスタ２の多結晶シリコン膜８が下部
に形成され、ＩＴＯ膜による透明画素電極１が最上層に
形成されるため、両者はコンタクトホール１３を介して
接続される。しかし、このコンタクトホール１３の高さ
ｈは１μｍ近くもあり、０．１μｍ〜０．１５μｍ厚程
度（透明であるための膜厚）のＩＴＯ膜１がカバレージ
良く接続することは難しい。そこで、コンタクトホール
１３にテーパーをつけてカバーし易くしたりするが１０
０％良くなるとはいえない状況であった。
【０００６】また、画素の開口率を高めるためにコンタ
クトホールを小さくしていくと（例えば０．５μｍ〜
１．０μｍ）、さらにＩＴＯ膜１をカバレージ良く接続
することが難かしく、且つコンタクトホールが小さくな
った分、ドレイン５ＤとＩＴＯ膜１自体の接触抵抗も大
きくなる。特に、ＩＴＯ膜には酸素が含まれるため、薄
膜トランジスタとのコンタクト部のシリコン表面が自然
酸化され、オーミック接触が損なわれる。コンタクトホ
ールが小さくなると、コンタクト信頼性のバラツキも大
きくなり、表示画素の濃度のバラツキ原因ともなる。
クトホールを小さくしていくと（例えば０．５μｍ〜
１．０μｍ）、さらにＩＴＯ膜１をカバレージ良く接続
することが難かしく、且つコンタクトホールが小さくな
った分、ドレイン５ＤとＩＴＯ膜１自体の接触抵抗も大
きくなる。特に、ＩＴＯ膜には酸素が含まれるため、薄
膜トランジスタとのコンタクト部のシリコン表面が自然
酸化され、オーミック接触が損なわれる。コンタクトホ
ールが小さくなると、コンタクト信頼性のバラツキも大
きくなり、表示画素の濃度のバラツキ原因ともなる。
【０００７】一方、図１５の蓄積容量Ｃｓを設けた液晶
表示装置においても、Ｃｓ専用の電極配線１９をゲート
電極５Ｇ即ち選択線３と同じ導電材料で同時に形成する
場合、電極配線１９の設置により画素の開口が犠牲にな
る。したがって、なるべくコンタクトホールを小さくし
なければならないが、コンタクトホールを小さくすると
透明画素電極のＩＴＯ膜とのコンタクトの信頼性が低下
し、上述と同様の問題が生ずる。透明画素電極１と薄膜
トランジスタ２とのコンタクト不良は液晶表示装置での
点欠陥として表われ、画質の劣化を招くものであった。
表示装置においても、Ｃｓ専用の電極配線１９をゲート
電極５Ｇ即ち選択線３と同じ導電材料で同時に形成する
場合、電極配線１９の設置により画素の開口が犠牲にな
る。したがって、なるべくコンタクトホールを小さくし
なければならないが、コンタクトホールを小さくすると
透明画素電極のＩＴＯ膜とのコンタクトの信頼性が低下
し、上述と同様の問題が生ずる。透明画素電極１と薄膜
トランジスタ２とのコンタクト不良は液晶表示装置での
点欠陥として表われ、画質の劣化を招くものであった。
【０００８】本発明は、上述の点に鑑み、薄膜トランジ
スタに対して高信頼性をもって透明画素電極が接続され
た高品質の液晶表示装置を提供するものである。
スタに対して高信頼性をもって透明画素電極が接続され
た高品質の液晶表示装置を提供するものである。
【０００９】
【課題を解決するための手段】本発明は、図１に示すよ
うに、夫々スイッチングトランジスタ２を有する複数の
画素ＬＣがマトリックス配列してなる液晶表示装置にお
いて、各画素ＬＣの透明画素電極１をスイッチングトラ
ンジスタ２に複数個のコンタクトホール２１及び２２を
介して接続する。コンタクトホールとしては複数個有す
ると共に、そのコンタクトホール２１及び２２間の壁部
即ち絶縁膜２６ａの高さｔ1 が周囲の絶縁膜２６の高さ
ｔ2 より低くなるように形成するを可とする。
うに、夫々スイッチングトランジスタ２を有する複数の
画素ＬＣがマトリックス配列してなる液晶表示装置にお
いて、各画素ＬＣの透明画素電極１をスイッチングトラ
ンジスタ２に複数個のコンタクトホール２１及び２２を
介して接続する。コンタクトホールとしては複数個有す
ると共に、そのコンタクトホール２１及び２２間の壁部
即ち絶縁膜２６ａの高さｔ1 が周囲の絶縁膜２６の高さ
ｔ2 より低くなるように形成するを可とする。
【００１０】また、本発明は、図７に示すように、夫々
スイッチングトランジスタ２を有する複数の画素ＬＣが
マトリックス配列してなる液晶表示装置において、スイ
ッチングトランジスタ２と各画素ＬＣの透明画素電極１
をコンタクトし、且つ、スイッチングトランジスタ２
と、信号線４と同一の材料３１とのコンタクト、及び透
明画素電極１と、信号線４と同一の材料３１とのコンタ
クトをなして構成する。
スイッチングトランジスタ２を有する複数の画素ＬＣが
マトリックス配列してなる液晶表示装置において、スイ
ッチングトランジスタ２と各画素ＬＣの透明画素電極１
をコンタクトし、且つ、スイッチングトランジスタ２
と、信号線４と同一の材料３１とのコンタクト、及び透
明画素電極１と、信号線４と同一の材料３１とのコンタ
クトをなして構成する。
【００１１】また、本発明は、図９及び図１０に示すよ
うに、夫々スイッチングトランジスタ２を有する複数の
画素ＬＣがマトリックス配列してなる液晶表示装置にお
いて、各画素ＬＣの透明画素電極１をスイッチングトラ
ンジスタ２に信号線４と同一の材料３１（又は３６）を
介して接続して構成する。
うに、夫々スイッチングトランジスタ２を有する複数の
画素ＬＣがマトリックス配列してなる液晶表示装置にお
いて、各画素ＬＣの透明画素電極１をスイッチングトラ
ンジスタ２に信号線４と同一の材料３１（又は３６）を
介して接続して構成する。
【００１２】
【作用】第１の発明によれば、透明画素電極１を複数個
のコンタクトホール２１及び２２を介してスイッチング
トランジスタ２に接続することにより、１個のコンタク
トホールで接続する場合に比べてコンタクト不良の発生
確率は低減される。さらに、複数個のコンタクトホール
２１及び２２間の壁部２６ａの高さｔ1 を周囲の絶縁膜
２６の高さｔ2 より低くすることにより、見かけ上段差
が緩和され、カバレージの良い接続が可能になる。従っ
てコンタクトの信頼性のバラツキも低減される。
のコンタクトホール２１及び２２を介してスイッチング
トランジスタ２に接続することにより、１個のコンタク
トホールで接続する場合に比べてコンタクト不良の発生
確率は低減される。さらに、複数個のコンタクトホール
２１及び２２間の壁部２６ａの高さｔ1 を周囲の絶縁膜
２６の高さｔ2 より低くすることにより、見かけ上段差
が緩和され、カバレージの良い接続が可能になる。従っ
てコンタクトの信頼性のバラツキも低減される。
【００１３】第２の発明によれば、コンタクトホール１
３において、透明画素電極１をスイッチングトランジス
タ２に直接コンタクトすると共に、信号線４と同一の材
料３１を介して透明画素電極１とスイッチングトランジ
スタ２をコンタクトすることにより、透明画素電極１と
スイッチングトランジスタ２との接続が確実になり、コ
ンタクト不良の発生確率が低減される。従って、コンタ
クトの信頼性のバラツキも低減される。また、一部信号
線４と同一の材料３１を介して透明画素電極１とスイッ
チングトランジスタ２が接続されるので、コンタクトホ
ール１３が小さくなってもスイッチングトランジスタ２
と透明画素電極１間における接触抵抗は増大しない。ま
た、信号線４と同一の材料３１を用いるので、この材料
３１は信号線４の形成と同時に形成することができ、工
程を増加することはない。
３において、透明画素電極１をスイッチングトランジス
タ２に直接コンタクトすると共に、信号線４と同一の材
料３１を介して透明画素電極１とスイッチングトランジ
スタ２をコンタクトすることにより、透明画素電極１と
スイッチングトランジスタ２との接続が確実になり、コ
ンタクト不良の発生確率が低減される。従って、コンタ
クトの信頼性のバラツキも低減される。また、一部信号
線４と同一の材料３１を介して透明画素電極１とスイッ
チングトランジスタ２が接続されるので、コンタクトホ
ール１３が小さくなってもスイッチングトランジスタ２
と透明画素電極１間における接触抵抗は増大しない。ま
た、信号線４と同一の材料３１を用いるので、この材料
３１は信号線４の形成と同時に形成することができ、工
程を増加することはない。
【００１４】第３の発明によれば、透明画素電極１をス
イッチングトランジスタ２に信号線４と同一の材料３１
（又は３６）を介して接続することにより、透明画素電
極１のコンタクトホール１３でのカバレージの問題が解
消され、透明画素電極１とスイッチングトランジスタ２
との接続が確実になり、両者の接続の信頼性が向上す
る。
イッチングトランジスタ２に信号線４と同一の材料３１
（又は３６）を介して接続することにより、透明画素電
極１のコンタクトホール１３でのカバレージの問題が解
消され、透明画素電極１とスイッチングトランジスタ２
との接続が確実になり、両者の接続の信頼性が向上す
る。
【００１５】
【実施例】以下、図面を参照して本発明による液晶表示
装置の実施例を説明する。
装置の実施例を説明する。
【００１６】図１は本発明に係るアクティブマトリック
ス型の液晶表示装置の一実施例を示す。同図は一画素の
構成を示すもので、前述の図１３と対応する部分には同
一符号を付して示す。即ち、１は例えばＩＴＯ膜による
透明画素電極、２はスイッチング用の薄膜トランジスタ
である。薄膜トランジスタ２はガラスからなる絶縁基板
７上の所要箇所に多結晶シリコン膜８を形成し、その多
結晶シリコン膜８上にゲート絶縁膜９を介して例えば不
純物ドープの多結晶シリコン膜によるゲート電極５Ｇ即
ち選択線３を形成して構成される。薄膜トランジスタ２
のソース５Ｓには第１の絶縁膜１０のコンタクトホール
１２を介して例えばＡｌの信号線４が接続される。透明
画素電極１は第２の絶縁膜１１上に所定パターンをもっ
て形成され、その一端が薄膜トランジスタ２のドレイン
５Ｄに接続される。この絶縁基板７に対向して内面に光
遮蔽層１５及び対向電極１６を形成してなるガラスから
なる絶縁基板１４が配され、両基板７及び１４間に液晶
層１７が封入される。
ス型の液晶表示装置の一実施例を示す。同図は一画素の
構成を示すもので、前述の図１３と対応する部分には同
一符号を付して示す。即ち、１は例えばＩＴＯ膜による
透明画素電極、２はスイッチング用の薄膜トランジスタ
である。薄膜トランジスタ２はガラスからなる絶縁基板
７上の所要箇所に多結晶シリコン膜８を形成し、その多
結晶シリコン膜８上にゲート絶縁膜９を介して例えば不
純物ドープの多結晶シリコン膜によるゲート電極５Ｇ即
ち選択線３を形成して構成される。薄膜トランジスタ２
のソース５Ｓには第１の絶縁膜１０のコンタクトホール
１２を介して例えばＡｌの信号線４が接続される。透明
画素電極１は第２の絶縁膜１１上に所定パターンをもっ
て形成され、その一端が薄膜トランジスタ２のドレイン
５Ｄに接続される。この絶縁基板７に対向して内面に光
遮蔽層１５及び対向電極１６を形成してなるガラスから
なる絶縁基板１４が配され、両基板７及び１４間に液晶
層１７が封入される。
【００１７】しかして、本例では、薄膜トランジスタ２
のドレイン５Ｄと透明画素電極１との接続において、ド
レイン５Ｄに対応する位置の２層の絶縁膜１０、１１に
複数個、本例では２個のコンタクトホール２１及び２２
を形成する。２個のコンタクトホール２１及び２２は夫
々平面的にみて四角形状をなし、互いに近接すると共
に、両コンタクトホール２１及び２２間の壁部即ち絶縁
膜２６ａの高さｔ1 が第１及び第２の絶縁膜１０及び１
１からなる周囲の絶縁膜２６の高さｔ2 より低くなるよ
うに形成する。例えば２層の第１及び第２の絶縁膜１
０、１１による周囲の高さｔ2 を１μｍ（第１の絶縁膜
１０の膜厚０．６μｍ、第２の絶縁膜１１の膜厚０．４
μｍ）としたとき、コンタクトホール２１及び２２間の
壁部の高さｔ1 は５０００Å程度とする。またコンタク
トホール２１及び２２間の間隔ｌ1 は１０μｍ以下本例
で２μｍ、コンタクトホール２１及び２２の夫々は本例
では５μｍとしている。そして、この２個のコンタクト
ホール２１及び２２を介して透明画素電極１を薄膜トラ
ンジスタ２のドレイン５Ｄに接続するようになす。
のドレイン５Ｄと透明画素電極１との接続において、ド
レイン５Ｄに対応する位置の２層の絶縁膜１０、１１に
複数個、本例では２個のコンタクトホール２１及び２２
を形成する。２個のコンタクトホール２１及び２２は夫
々平面的にみて四角形状をなし、互いに近接すると共
に、両コンタクトホール２１及び２２間の壁部即ち絶縁
膜２６ａの高さｔ1 が第１及び第２の絶縁膜１０及び１
１からなる周囲の絶縁膜２６の高さｔ2 より低くなるよ
うに形成する。例えば２層の第１及び第２の絶縁膜１
０、１１による周囲の高さｔ2 を１μｍ（第１の絶縁膜
１０の膜厚０．６μｍ、第２の絶縁膜１１の膜厚０．４
μｍ）としたとき、コンタクトホール２１及び２２間の
壁部の高さｔ1 は５０００Å程度とする。またコンタク
トホール２１及び２２間の間隔ｌ1 は１０μｍ以下本例
で２μｍ、コンタクトホール２１及び２２の夫々は本例
では５μｍとしている。そして、この２個のコンタクト
ホール２１及び２２を介して透明画素電極１を薄膜トラ
ンジスタ２のドレイン５Ｄに接続するようになす。
【００１８】かかるコンタクトホール２１及び２２はサ
イドエッチングを利用して形成することが可能である。
即ち、図２に示すように、上層の第２の絶縁膜１１を下
層の第１の絶縁膜１０よりエッチング速度の大きい膜で
形成し、互に近接する２つの開口２３及び２４を有する
レジストマスク２５を介してエッチングするとサイドエ
ッチングによって両開口２３及び２４間の絶縁膜が除去
され、その結果１回のエッチング工程で両コンタクトホ
ール２１及び２２が形成される共に両コンタクトホール
２１及び２２間の絶縁膜２６ａの高さｔ1 が第１及び第
２の絶縁膜１０及び１１からなる周囲の絶縁膜２６の高
さｔ2 より低く形成される。また、サイドエッチングに
よってコンタクトホール２１及び２２は薄膜トランジス
タとのコンタクト部に向けて狭くなるテーパ状に形成さ
れる。具体的には、例えば第１の絶縁膜１０を８００℃
以上の熱処理を施したＰＳＧ膜とし、第２の絶縁膜１１
を熱処理を施さないＰＳＧ膜としてレジストマスク２５
を介して希弗酸溶液でエッチングすれば８００℃以上の
熱処理を施したＰＳＧ膜は、熱処理を施さないＰＳＧ膜
に比してエッチング速度が早いので、第２図のようなコ
ンタクトホール２１及び２２が形成される。或は、第１
の絶縁膜１０をＰＳＧ膜とし、第２の絶縁膜１１をプラ
ズマＳｉＮ膜としてレジストマスク２５を介してプラズ
マエッチング法でエッチングすれば、プラズマＳｉＮ膜
はＰＳＧ膜の１０倍程度の早さでサイドエッチングが進
み、図２のコンタクトホール２１及び２２が形成され
る。
イドエッチングを利用して形成することが可能である。
即ち、図２に示すように、上層の第２の絶縁膜１１を下
層の第１の絶縁膜１０よりエッチング速度の大きい膜で
形成し、互に近接する２つの開口２３及び２４を有する
レジストマスク２５を介してエッチングするとサイドエ
ッチングによって両開口２３及び２４間の絶縁膜が除去
され、その結果１回のエッチング工程で両コンタクトホ
ール２１及び２２が形成される共に両コンタクトホール
２１及び２２間の絶縁膜２６ａの高さｔ1 が第１及び第
２の絶縁膜１０及び１１からなる周囲の絶縁膜２６の高
さｔ2 より低く形成される。また、サイドエッチングに
よってコンタクトホール２１及び２２は薄膜トランジス
タとのコンタクト部に向けて狭くなるテーパ状に形成さ
れる。具体的には、例えば第１の絶縁膜１０を８００℃
以上の熱処理を施したＰＳＧ膜とし、第２の絶縁膜１１
を熱処理を施さないＰＳＧ膜としてレジストマスク２５
を介して希弗酸溶液でエッチングすれば８００℃以上の
熱処理を施したＰＳＧ膜は、熱処理を施さないＰＳＧ膜
に比してエッチング速度が早いので、第２図のようなコ
ンタクトホール２１及び２２が形成される。或は、第１
の絶縁膜１０をＰＳＧ膜とし、第２の絶縁膜１１をプラ
ズマＳｉＮ膜としてレジストマスク２５を介してプラズ
マエッチング法でエッチングすれば、プラズマＳｉＮ膜
はＰＳＧ膜の１０倍程度の早さでサイドエッチングが進
み、図２のコンタクトホール２１及び２２が形成され
る。
【００１９】上述の構成の液晶表示装置２７によれば、
２個のコンタクトホール２１及び２２を介して透明画素
電極１を薄膜トランジスタ２のドレイン５Ｄに接続する
ことにより、従来の１個のコンタクトホールを介して接
続する場合に比してコンタクト不良の発生確率を低減す
ることができる。しかも、２つのコンタクトホール２１
及び２２間の絶縁膜２６ａの高さｔ1 を第１及び第２の
絶縁膜１０及び１１からなる周囲の絶縁膜２６の高さｔ
2 よりも低くするので、透明画素電極１は低くなった絶
縁膜２６ａの上を通って高い絶縁膜２６上に延在するよ
うになり、即ちコンタクトホール２１、２２での段差が
見かけ上緩和され、透明画素電極１のカバレージが良く
なり、コンタクト不良がなくなる。これにより液晶表示
装置における点欠陥の発生がなくなり、品質の良い液晶
表示装置が得られる。
２個のコンタクトホール２１及び２２を介して透明画素
電極１を薄膜トランジスタ２のドレイン５Ｄに接続する
ことにより、従来の１個のコンタクトホールを介して接
続する場合に比してコンタクト不良の発生確率を低減す
ることができる。しかも、２つのコンタクトホール２１
及び２２間の絶縁膜２６ａの高さｔ1 を第１及び第２の
絶縁膜１０及び１１からなる周囲の絶縁膜２６の高さｔ
2 よりも低くするので、透明画素電極１は低くなった絶
縁膜２６ａの上を通って高い絶縁膜２６上に延在するよ
うになり、即ちコンタクトホール２１、２２での段差が
見かけ上緩和され、透明画素電極１のカバレージが良く
なり、コンタクト不良がなくなる。これにより液晶表示
装置における点欠陥の発生がなくなり、品質の良い液晶
表示装置が得られる。
【００２０】また、２個のコンタクトホール２１及び２
２を形成するためにコンタクト面積は多少大きくなる
も、薄膜トランジスタ２を構成する多結晶シリコン膜８
は５０００Å程度と薄いので、光は透過し、光の損失は
少ない。
２を形成するためにコンタクト面積は多少大きくなる
も、薄膜トランジスタ２を構成する多結晶シリコン膜８
は５０００Å程度と薄いので、光は透過し、光の損失は
少ない。
【００２１】一方、前述の図１２及び図１３で示すよう
に、透明画素電極１のコンタクト部分では多結晶シリコ
ン膜８があるためにここでの光透過が他部の透明画素電
極１に比べて劣り、実質的な液晶セルの開口率が低下す
る懼れがある。コンタクト部分の面積を小さくするとコ
ンタクト抵抗の増加、コンタクトホール１３での透明画
素電極１のカバレージが悪くなる等の不都合があるため
に、むやみにコンタクト部分の面積を小さくできない。
に、透明画素電極１のコンタクト部分では多結晶シリコ
ン膜８があるためにここでの光透過が他部の透明画素電
極１に比べて劣り、実質的な液晶セルの開口率が低下す
る懼れがある。コンタクト部分の面積を小さくするとコ
ンタクト抵抗の増加、コンタクトホール１３での透明画
素電極１のカバレージが悪くなる等の不都合があるため
に、むやみにコンタクト部分の面積を小さくできない。
【００２２】この点を改善する実施例を図４に示す。本
例においては、薄膜トランジスタ２を構成する多結晶シ
リコン膜８とガラスによる絶縁基板７との間に多結晶シ
リコンの屈折率ｎ1 （≒３．８）とガラス基板（ＳｉＯ
2 ）の屈折率ｎ2 （＝１．４５）との中間の屈折率ｎ3
を有する膜、例えばＳｉ3 Ｎ4 膜３０（屈折率ｎ3 ＝
１．９）を形成し、その多結晶シリコン膜８のドレイン
５Ｄにコンタクトホール１３を介して透明画素電極１を
接続するようになす。このＳｉ3 Ｎ4 膜３０は所謂反射
防止膜となる。その他の構成は図１３と同様である。製
法の一例を図５に示す。ガラスからなる絶縁基板７上に
例えば膜厚７００Å程度のＳｉ3 Ｎ4 膜３０を被着形成
し（同図Ａ）、そのＳｉ3 Ｎ4 膜３０の表面を若干酸化
してＳｉＯ2 膜３１とする（同図Ｂ）。例えば酸化性雰
囲気中に１０００℃、２０分の熱処理を行って１０〜２
０Å程度のＳｉＯ2 膜３１を形成する。この表面酸化は
次の多結晶シリコン膜８の被着形成をスムーズにする。
次いで、ＳｉＯ2 膜３１上に例えば膜厚４００Å程度の
多結晶シリコン膜８を形成した後（同図Ｃ）、レジスト
マスク３２を介して多結晶シリコン膜８、ＳｉＯ2 膜３
１及びＳｉ3 Ｎ4 膜３０を例えばＣＦ4 プラズマエッチ
ングによりパターニングする（同図Ｄ）。以後は、図１
３と同じ通常の工程を経て薄膜トランジスタ２及び透明
画素電極１等を形成する。
例においては、薄膜トランジスタ２を構成する多結晶シ
リコン膜８とガラスによる絶縁基板７との間に多結晶シ
リコンの屈折率ｎ1 （≒３．８）とガラス基板（ＳｉＯ
2 ）の屈折率ｎ2 （＝１．４５）との中間の屈折率ｎ3
を有する膜、例えばＳｉ3 Ｎ4 膜３０（屈折率ｎ3 ＝
１．９）を形成し、その多結晶シリコン膜８のドレイン
５Ｄにコンタクトホール１３を介して透明画素電極１を
接続するようになす。このＳｉ3 Ｎ4 膜３０は所謂反射
防止膜となる。その他の構成は図１３と同様である。製
法の一例を図５に示す。ガラスからなる絶縁基板７上に
例えば膜厚７００Å程度のＳｉ3 Ｎ4 膜３０を被着形成
し（同図Ａ）、そのＳｉ3 Ｎ4 膜３０の表面を若干酸化
してＳｉＯ2 膜３１とする（同図Ｂ）。例えば酸化性雰
囲気中に１０００℃、２０分の熱処理を行って１０〜２
０Å程度のＳｉＯ2 膜３１を形成する。この表面酸化は
次の多結晶シリコン膜８の被着形成をスムーズにする。
次いで、ＳｉＯ2 膜３１上に例えば膜厚４００Å程度の
多結晶シリコン膜８を形成した後（同図Ｃ）、レジスト
マスク３２を介して多結晶シリコン膜８、ＳｉＯ2 膜３
１及びＳｉ3 Ｎ4 膜３０を例えばＣＦ4 プラズマエッチ
ングによりパターニングする（同図Ｄ）。以後は、図１
３と同じ通常の工程を経て薄膜トランジスタ２及び透明
画素電極１等を形成する。
【００２３】Ｓｉ3 Ｎ4 膜３０の最適膜厚は多結晶シリ
コン膜８の膜厚により若干異なるが、Ｓｉ3 Ｎ4 膜３０
の膜厚を７００Åとし、多結晶シリコン膜８の膜厚を４
００Åとした場合の基板７側から光を入射したときの光
反射率を図６の曲線Ｉに示す。但し、曲線ＩＩはＳｉ3
Ｎ4 膜３０を有しない場合の反射率である。この図６か
ら明らかなように、多結晶シリコン膜８の下にＳｉ3 Ｎ
4 膜３０を有する場合には多結晶シリコン膜８による反
射が約３０％低下する。この様に、アクティブマトリッ
クス型の液晶表示装置において、その薄膜トランジスタ
２を構成する多結晶シリコン膜８の下にＳｉ3 Ｎ4 膜３
０を形成することにより、透明画素電極１とのコンタク
ト部分における透光性が上がり、液晶セルの実質的開口
率を上げることができる。本技術は、図３に示すように
前述した複数個のコンタクトホール２１及び２２を介し
て透明画素電極１を接続する本発明に係る液晶表示装置
２７にも適用できること勿論である。
コン膜８の膜厚により若干異なるが、Ｓｉ3 Ｎ4 膜３０
の膜厚を７００Åとし、多結晶シリコン膜８の膜厚を４
００Åとした場合の基板７側から光を入射したときの光
反射率を図６の曲線Ｉに示す。但し、曲線ＩＩはＳｉ3
Ｎ4 膜３０を有しない場合の反射率である。この図６か
ら明らかなように、多結晶シリコン膜８の下にＳｉ3 Ｎ
4 膜３０を有する場合には多結晶シリコン膜８による反
射が約３０％低下する。この様に、アクティブマトリッ
クス型の液晶表示装置において、その薄膜トランジスタ
２を構成する多結晶シリコン膜８の下にＳｉ3 Ｎ4 膜３
０を形成することにより、透明画素電極１とのコンタク
ト部分における透光性が上がり、液晶セルの実質的開口
率を上げることができる。本技術は、図３に示すように
前述した複数個のコンタクトホール２１及び２２を介し
て透明画素電極１を接続する本発明に係る液晶表示装置
２７にも適用できること勿論である。
【００２４】図７及び図８（コンタクト部の拡大図）は
本発明に係るアクティブマトリックス型の液晶表示装置
の他の実施例を示す。なお、同図は薄膜トランジスタ及
び透明画素電極を有する絶縁基板側を示すもので、前述
の図１４と対応する部分には同一符号を付して示す。そ
の他の構成は図１と同様である。本例においては、薄膜
トランジスタ２のドレイン５ＤとＩＴＯ膜による透明画
素電極１との接続において、コンタクトホール１３を介
して透明画素電極１をドレイン５Ｄに接触するように形
成すると共に、コンタクトホール１３内の透明画素電極
即ちＩＴＯ膜１のドレイン接触部の一部を除去してコン
タクトホール１３に信号線４の導電材料（例えばＡｌ
Ｃｒ、Ｔａ、Ｃｕ、Ｍｏ、Ａｕ、Ｎｉ又は合金等）と同
一の導電材料例えばＡｌの信号線４であればＡｌ層３１
を埋込み、Ａｌ層３１とＩＴＯ膜１、及びＡｌ層３１と
ドレイン５Ｄとを接触させて薄膜トランジスタ２のドレ
イン５Ｄと透明電極１とを電気的に接続する。
本発明に係るアクティブマトリックス型の液晶表示装置
の他の実施例を示す。なお、同図は薄膜トランジスタ及
び透明画素電極を有する絶縁基板側を示すもので、前述
の図１４と対応する部分には同一符号を付して示す。そ
の他の構成は図１と同様である。本例においては、薄膜
トランジスタ２のドレイン５ＤとＩＴＯ膜による透明画
素電極１との接続において、コンタクトホール１３を介
して透明画素電極１をドレイン５Ｄに接触するように形
成すると共に、コンタクトホール１３内の透明画素電極
即ちＩＴＯ膜１のドレイン接触部の一部を除去してコン
タクトホール１３に信号線４の導電材料（例えばＡｌ
Ｃｒ、Ｔａ、Ｃｕ、Ｍｏ、Ａｕ、Ｎｉ又は合金等）と同
一の導電材料例えばＡｌの信号線４であればＡｌ層３１
を埋込み、Ａｌ層３１とＩＴＯ膜１、及びＡｌ層３１と
ドレイン５Ｄとを接触させて薄膜トランジスタ２のドレ
イン５Ｄと透明電極１とを電気的に接続する。
【００２５】製法としては、コンタクトホール１３を含
む全面にＩＴＯ膜を被着形成し、之をパターニングして
透明画素電極１を形成するときに、同時にコンタクトホ
ール１３内のＩＴＯ膜のドレイン接触部との一部を選択
時に除去する。次に、Ａｌによる信号線４の形成工程
で、同時にコンタクトホール１３内にＡｌ層３１を形成
する。また、図８の鎖線３１ａで示すように、Ａｌ層３
１をコンタクトホール１３の上まで形成するようにパタ
ーニングすれば、ＩＴＯ膜１の段切れについてもＡｌ層
３１でカバーすることができる。
む全面にＩＴＯ膜を被着形成し、之をパターニングして
透明画素電極１を形成するときに、同時にコンタクトホ
ール１３内のＩＴＯ膜のドレイン接触部との一部を選択
時に除去する。次に、Ａｌによる信号線４の形成工程
で、同時にコンタクトホール１３内にＡｌ層３１を形成
する。また、図８の鎖線３１ａで示すように、Ａｌ層３
１をコンタクトホール１３の上まで形成するようにパタ
ーニングすれば、ＩＴＯ膜１の段切れについてもＡｌ層
３１でカバーすることができる。
【００２６】かかる構成の液晶表示装置３２によれば、
コンタクトホール１３を介して透明画素電極１を薄膜ト
ランジスタ２のドレイン５Ｄに直接接触すると共に、コ
ンタクトホール１３内に透明画素電極１のＩＴＯ膜とド
レイン５Ｄとに夫々接触するＡｌ層３１を設けることに
より、２重のコンタクトが行われ、透明画素電極１と薄
膜トランジスタ２のドレイン５Ｄとを確実に接続するこ
とができる。即ち、透明画素電極１と薄膜トランジスタ
２との接続の信頼性が向上する。従って、透明画素電極
１への信号の書き込みが確実になり、コンタクト不良に
原因する点欠陥の発生がなくなり、品質の良い液晶表示
装置が得られる。
コンタクトホール１３を介して透明画素電極１を薄膜ト
ランジスタ２のドレイン５Ｄに直接接触すると共に、コ
ンタクトホール１３内に透明画素電極１のＩＴＯ膜とド
レイン５Ｄとに夫々接触するＡｌ層３１を設けることに
より、２重のコンタクトが行われ、透明画素電極１と薄
膜トランジスタ２のドレイン５Ｄとを確実に接続するこ
とができる。即ち、透明画素電極１と薄膜トランジスタ
２との接続の信頼性が向上する。従って、透明画素電極
１への信号の書き込みが確実になり、コンタクト不良に
原因する点欠陥の発生がなくなり、品質の良い液晶表示
装置が得られる。
【００２７】また、一部でＡｌ層３１を介して透明画素
電極１と薄膜トランジスタ２が接続されるので、両者間
の接触抵抗も低減し、コンタクトホールが小さくなって
も接触抵抗の増大化は抑制される。さらに、透明画素電
極１を形成するときのＩＴＯ膜のパターニング時にコン
タクトホール１３内のＩＴＯ膜の一部除去を同時に行
い、信号線４を形成するときのＡｌ層のパターニング時
にコンタクトホール１３内のＡｌ層３１の形成を同時に
行うので、マスクパターンを変更するのみで、製造工程
は従来例と何ら変わらない。
電極１と薄膜トランジスタ２が接続されるので、両者間
の接触抵抗も低減し、コンタクトホールが小さくなって
も接触抵抗の増大化は抑制される。さらに、透明画素電
極１を形成するときのＩＴＯ膜のパターニング時にコン
タクトホール１３内のＩＴＯ膜の一部除去を同時に行
い、信号線４を形成するときのＡｌ層のパターニング時
にコンタクトホール１３内のＡｌ層３１の形成を同時に
行うので、マスクパターンを変更するのみで、製造工程
は従来例と何ら変わらない。
【００２８】図９は、本発明に係るアクティブマトリッ
クス型の液晶表示装置の更に他の実施例である。本例に
おいては、薄膜トランジスタ２のドレイン５ＤとＩＴＯ
膜による透明画素電極１との接続を前述と同様の信号線
４と同じ導電材料、本例ではＡｌ層３１を介して行う。
即ち、コンタクトホール１３内にドレイン５Ｄと接触す
るＡｌ層３１を埋込み、このＡｌ層３１と接触するよう
に透明画素電極１を形成してドレイン５Ｄと透明画素電
極１とを接続する。製法としては、Ａｌによる信号線４
の形成時にコンタクトホール１３内にＡｌ層３１を埋込
み、しかる後、このＡｌ層３１の上面で接続する透明画
素電極１を形成する。
クス型の液晶表示装置の更に他の実施例である。本例に
おいては、薄膜トランジスタ２のドレイン５ＤとＩＴＯ
膜による透明画素電極１との接続を前述と同様の信号線
４と同じ導電材料、本例ではＡｌ層３１を介して行う。
即ち、コンタクトホール１３内にドレイン５Ｄと接触す
るＡｌ層３１を埋込み、このＡｌ層３１と接触するよう
に透明画素電極１を形成してドレイン５Ｄと透明画素電
極１とを接続する。製法としては、Ａｌによる信号線４
の形成時にコンタクトホール１３内にＡｌ層３１を埋込
み、しかる後、このＡｌ層３１の上面で接続する透明画
素電極１を形成する。
【００２９】かかる構成の液晶表示装置３３によれば、
コンタクトホール１３内にＡｌ層３１を埋込み、このＡ
ｌ層３１を介して透明画素電極１と薄膜トランジスタ２
のドレイン５Ｄとを接続しているので、コンタクトホー
ル１３での段差が緩和され、透明画素電極１のカバレー
ジが良くなり、コンタクト不良がなくなる。これにより
液晶表示装置における点欠陥の発生がなくなり、品質の
良い液晶表示装置が得られる。
コンタクトホール１３内にＡｌ層３１を埋込み、このＡ
ｌ層３１を介して透明画素電極１と薄膜トランジスタ２
のドレイン５Ｄとを接続しているので、コンタクトホー
ル１３での段差が緩和され、透明画素電極１のカバレー
ジが良くなり、コンタクト不良がなくなる。これにより
液晶表示装置における点欠陥の発生がなくなり、品質の
良い液晶表示装置が得られる。
【００３０】図１０及び１１は、本発明に係るアクティ
ブマトリックス型の液晶表示装置の更に他の実施例であ
る。同図は、一画素の構成を示すもので、前述の図１５
と対応する部分には同一符号を付して示す。即ち、１は
例えばＩＴＯ膜による透明画素電極、２はスイッチング
用の薄膜トランジスタ、３は薄膜トランジスタのゲート
電極５Ｇと一体に形成された選択線、４は薄膜トランジ
スタ２のソース５Ｓに接続された信号線である。また、
Ｃｓは蓄積容量を示し、之は薄膜トランジスタ２を構成
する多結晶シリコン８の延長部８Ａと、例えば薄膜トラ
ンジスタ２のゲート絶縁膜９と同時に形成した絶縁膜
（即ち誘電体膜）３５と、ゲート電極５Ｄ即ち選択線４
と同時に之と同じ導電材例えば不純物ドープの多結晶シ
リコンで形成したＣｓ専用の電極配線１９とによって構
成されている。ゲート電極５Ｇ及び蓄積容量Ｃｓ上には
絶縁膜１０が被覆されている。
ブマトリックス型の液晶表示装置の更に他の実施例であ
る。同図は、一画素の構成を示すもので、前述の図１５
と対応する部分には同一符号を付して示す。即ち、１は
例えばＩＴＯ膜による透明画素電極、２はスイッチング
用の薄膜トランジスタ、３は薄膜トランジスタのゲート
電極５Ｇと一体に形成された選択線、４は薄膜トランジ
スタ２のソース５Ｓに接続された信号線である。また、
Ｃｓは蓄積容量を示し、之は薄膜トランジスタ２を構成
する多結晶シリコン８の延長部８Ａと、例えば薄膜トラ
ンジスタ２のゲート絶縁膜９と同時に形成した絶縁膜
（即ち誘電体膜）３５と、ゲート電極５Ｄ即ち選択線４
と同時に之と同じ導電材例えば不純物ドープの多結晶シ
リコンで形成したＣｓ専用の電極配線１９とによって構
成されている。ゲート電極５Ｇ及び蓄積容量Ｃｓ上には
絶縁膜１０が被覆されている。
【００３１】本例においては、絶縁膜１０に薄膜トラン
ジスタ２のソース５Ｓ及びドレイン５Ｄが臨むコンタク
トホール１２及び１３を形成したのち、コンタクトホー
ル１２を通してソース５Ｓと接続する信号線４を形成
し、この信号線４の形成と同時に、蓄積容量Ｃｓに対応
する部分の絶縁膜１０上に信号線４と同じ導電材料、例
えば前述と同様にＡｌ信号線４であれば同材料のＡｌ層
３６を形成する。そして、このＡｌ層３６の面上に接触
するようにＩＴＯ膜による透明画素電極１を形成する。
即ち本例は、蓄積容量形成領域上においてＡｌ層３６を
介して透明画素電極１と薄膜トランジスタ２のドレイン
５Ｄとを接続するようになす。尚、図１１ではＡｌ層３
６上に透明画素電極１のＩＴＯ膜を接触させたが、ＩＴ
Ｏ膜とＡｌ層３６とは上下逆にしてもよい。即ち先に透
明画素電極１のＩＴＯ膜を被着し、その上にＡｌ層３６
を形成することもできる。さらに、このときにはＩＴＯ
膜を鎖線３８に示すようにコンタクトホール１３内に一
部ドレイン５Ｄと接触するように延長形成してもよい。
ジスタ２のソース５Ｓ及びドレイン５Ｄが臨むコンタク
トホール１２及び１３を形成したのち、コンタクトホー
ル１２を通してソース５Ｓと接続する信号線４を形成
し、この信号線４の形成と同時に、蓄積容量Ｃｓに対応
する部分の絶縁膜１０上に信号線４と同じ導電材料、例
えば前述と同様にＡｌ信号線４であれば同材料のＡｌ層
３６を形成する。そして、このＡｌ層３６の面上に接触
するようにＩＴＯ膜による透明画素電極１を形成する。
即ち本例は、蓄積容量形成領域上においてＡｌ層３６を
介して透明画素電極１と薄膜トランジスタ２のドレイン
５Ｄとを接続するようになす。尚、図１１ではＡｌ層３
６上に透明画素電極１のＩＴＯ膜を接触させたが、ＩＴ
Ｏ膜とＡｌ層３６とは上下逆にしてもよい。即ち先に透
明画素電極１のＩＴＯ膜を被着し、その上にＡｌ層３６
を形成することもできる。さらに、このときにはＩＴＯ
膜を鎖線３８に示すようにコンタクトホール１３内に一
部ドレイン５Ｄと接触するように延長形成してもよい。
【００３２】かかる構成の液晶表示装置３７によれば、
蓄積容量形成領域上において信号線４と同一導電材料の
例えばＡｌ層３６を介して薄膜トランジスタ２のドレイ
ン５Ｄと透明画素電極１を接続することにより、画素の
開口率を下げることなしに透明画素電極１に薄膜トラン
ジスタ２の接続の信頼性を向上することができる。即ち
ドレイン接続は、ソース接続と同じ信号線４の材料例え
ばＡｌ層３６で行われるのでドレイン接続の信頼性が向
上する。また、このＡｌ層３６と透明画素電極１のＩＴ
Ｏ膜との接続も、面積の広い蓄積容量形成領域で行うの
で、信頼性が良い。同時に、この蓄積容量形成領域は遮
光領域であるため、透明画素電極１の面積に影響を与え
ることはなく、画素の開口率を下げることがない。この
様に、本例の液晶表示装置３７も、透明画素電極と薄膜
トランジスタとの接続の信頼性が向上するので、点欠陥
の発生がなく、表示特性の画素間のバラツキも小さくな
り、表示品質を向上することができる。
蓄積容量形成領域上において信号線４と同一導電材料の
例えばＡｌ層３６を介して薄膜トランジスタ２のドレイ
ン５Ｄと透明画素電極１を接続することにより、画素の
開口率を下げることなしに透明画素電極１に薄膜トラン
ジスタ２の接続の信頼性を向上することができる。即ち
ドレイン接続は、ソース接続と同じ信号線４の材料例え
ばＡｌ層３６で行われるのでドレイン接続の信頼性が向
上する。また、このＡｌ層３６と透明画素電極１のＩＴ
Ｏ膜との接続も、面積の広い蓄積容量形成領域で行うの
で、信頼性が良い。同時に、この蓄積容量形成領域は遮
光領域であるため、透明画素電極１の面積に影響を与え
ることはなく、画素の開口率を下げることがない。この
様に、本例の液晶表示装置３７も、透明画素電極と薄膜
トランジスタとの接続の信頼性が向上するので、点欠陥
の発生がなく、表示特性の画素間のバラツキも小さくな
り、表示品質を向上することができる。
【００３３】
【発明の効果】本発明の液晶表示装置によれば、透明画
素電極が薄膜トランジスタに対して複数のコンタクトホ
ールを介して接続することにより、コンタクト不良の発
生確率を低減することができる。さらに、複数のコンタ
クトホール間の絶縁膜の高さを周囲の絶縁膜の高さより
低くすることによりコンタクト部での透明画素電極のカ
バレージが良好となり、コンタクト不良がなくなる。
素電極が薄膜トランジスタに対して複数のコンタクトホ
ールを介して接続することにより、コンタクト不良の発
生確率を低減することができる。さらに、複数のコンタ
クトホール間の絶縁膜の高さを周囲の絶縁膜の高さより
低くすることによりコンタクト部での透明画素電極のカ
バレージが良好となり、コンタクト不良がなくなる。
【００３４】また、本発明の液晶表示装置によれば、透
明画素電極を薄膜トランジスタに直接接触させると共
に、薄膜トランジスタ及び透明画素電極を信号線と同じ
材料を介して接触させ、即ち、透明画素電極と薄膜トラ
ンジスタを２重に接触させることにより、両者を確実に
接続することができる。また、信号線と同一の材料を介
することによってコンタクト部での接触抵抗も小さくな
る。
明画素電極を薄膜トランジスタに直接接触させると共
に、薄膜トランジスタ及び透明画素電極を信号線と同じ
材料を介して接触させ、即ち、透明画素電極と薄膜トラ
ンジスタを２重に接触させることにより、両者を確実に
接続することができる。また、信号線と同一の材料を介
することによってコンタクト部での接触抵抗も小さくな
る。
【００３５】さらに、本発明の液晶表示装置によれば、
透明画素電極を薄膜トランジスタに対して信号線と同一
の材料を介して接続することにより、両者を確実に接続
することができ、且つコンタクト部での接触抵抗を小さ
くすることができる。従って、液晶表示装置での点欠陥
がなくなり、表示品質の高い液晶表示装置を提供できる
ものである。
透明画素電極を薄膜トランジスタに対して信号線と同一
の材料を介して接続することにより、両者を確実に接続
することができ、且つコンタクト部での接触抵抗を小さ
くすることができる。従って、液晶表示装置での点欠陥
がなくなり、表示品質の高い液晶表示装置を提供できる
ものである。
【図１】本発明に係る液晶表示装置の一例を示す断面図
である。
である。
【図２】コンタクトホールの形成方法を示す断面図であ
る。
る。
【図３】本発明に係る液晶表示装置の他の例を示す要部
の断面図である。
の断面図である。
【図４】液晶表示装置における透明画素電極のコンタク
ト部分の光透過を改善した実施例を示す要部の断面図で
ある。
ト部分の光透過を改善した実施例を示す要部の断面図で
ある。
【図５】図４の製法例を示す工程図である。
【図６】光透過性を示すグラフである。
【図７】本発明に係る液晶表示装置のさらに他の例を示
す断面図である。
す断面図である。
【図８】図７の要部の拡大断面図である。
【図９】本発明に係る液晶表示装置のさらに他の例を示
す断面図である。
す断面図である。
【図１０】本発明に係る液晶表示装置のさらに他の例を
示す一画素の平面図である。
示す一画素の平面図である。
【図１１】図１０のIX−IX線上の断面図である。
【図１２】従来のアクティブマトリックス型の液晶表示
装置の一画素の平面図である。
装置の一画素の平面図である。
【図１３】図１２のXIII−XIII線上の断面図である。
【図１４】従来のアクティブマトリックス型の液晶表示
装置の他の例を示す断面図である。
装置の他の例を示す断面図である。
【図１５】従来のアクティブマトリックス型の液晶表示
装置の他の例を示す一画素の平面図である。
装置の他の例を示す一画素の平面図である。
１ 透明画素電極 ２ スイッチング用の薄膜トランジスタ ３ 選択線 ４ 信号線 ８ 多結晶シリコン膜 ５Ｄ ドレイン ５Ｓ ソース ５Ｇ ゲート電極 １２、１３ コンタクトホール １６ 対向電極 １７ 液晶層 １９ Ｃｓ専用の電極配線 ７、１４ 絶縁基板 ２１、２２ コンタクトホール ３１、３６ 信号線と同一の導電材料（Ａｌ層） Ｃｓ 蓄積容量
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年３月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【プルーフの要否】 要
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来のアクティブマトリックス型液晶表
示装置の１画素の構成の一例を図１２及び図１３に示
す。図１２中、１は画素（液晶セルＬＣ）を構成する透
明の画素電極、２は画素を駆動するためのスイッチング
用の薄膜トランジスタを示す。画素電極１の各行間に各
画素ＬＣの行を選択する選択線３が配され、画素電極１
の各列間に画像信号を供給するための信号線４が配され
る。そして、薄膜トランジスタ２のドレイン５Ｄが画素
電極１に接続され、ソース５Ｓが信号線４に接続され、
ゲート５Ｇが選択線３に接続される（図ではゲート５Ｇ
と選択線３が共用される）。具体的構造は、図１３に示
すように、ガラス等からなる絶縁基板７上の所要箇所に
薄膜トランジスタ２を構成する多結晶シリコン膜８が被
着形成され、この多結晶シリコン膜８上にゲート絶縁膜
９を介して例えば不純物ドープの多結晶シリコンからな
るゲート電極５Ｇ（即ち選択線３）が形成される。ゲー
ト電極５Ｇを覆うように全面に例えばＰＳＧ（リンシリ
ゲートガラス）膜からなる第１の絶縁膜１０が形成さ
れ、第１の絶縁膜１０のコンタクトホール１２を介して
例えばＡｌによる信号線４がソース５Ｓに接続される。
さらに全面に例えばＰＳＧ膜による第２の絶縁膜１１が
被着形成され、第１及び第２の絶縁膜１０及び１１のド
レイン５Ｄに対応する位置に共通のコンタクトホール１
３が形成され、コンタクトホール１３を含んで全面に例
えばＩＴＯ（酸化インジウム錫）膜による透明導電膜が
形成され、パターニングしてコンタクトホール１３を介
してドレイン５Ｄに接続する透明画素電極１が形成され
る。そして、内面にその配線部分（選択線３、信号線４
等が存在する部分）及び薄膜トランジスタ２に対応する
箇所に光遮蔽層１５が形成され、光遮蔽層１５を含む全
面に対向電極１６が形成されたガラス等からなるもう一
方の絶縁基板１４が絶縁基板７に対向して配され、両基
板７及び１４間に液晶層１７が封入されて液晶表示装置
１８が構成される。
示装置の１画素の構成の一例を図１２及び図１３に示
す。図１２中、１は画素（液晶セルＬＣ）を構成する透
明の画素電極、２は画素を駆動するためのスイッチング
用の薄膜トランジスタを示す。画素電極１の各行間に各
画素ＬＣの行を選択する選択線３が配され、画素電極１
の各列間に画像信号を供給するための信号線４が配され
る。そして、薄膜トランジスタ２のドレイン５Ｄが画素
電極１に接続され、ソース５Ｓが信号線４に接続され、
ゲート５Ｇが選択線３に接続される（図ではゲート５Ｇ
と選択線３が共用される）。具体的構造は、図１３に示
すように、ガラス等からなる絶縁基板７上の所要箇所に
薄膜トランジスタ２を構成する多結晶シリコン膜８が被
着形成され、この多結晶シリコン膜８上にゲート絶縁膜
９を介して例えば不純物ドープの多結晶シリコンからな
るゲート電極５Ｇ（即ち選択線３）が形成される。ゲー
ト電極５Ｇを覆うように全面に例えばＰＳＧ（リンシリ
ゲートガラス）膜からなる第１の絶縁膜１０が形成さ
れ、第１の絶縁膜１０のコンタクトホール１２を介して
例えばＡｌによる信号線４がソース５Ｓに接続される。
さらに全面に例えばＰＳＧ膜による第２の絶縁膜１１が
被着形成され、第１及び第２の絶縁膜１０及び１１のド
レイン５Ｄに対応する位置に共通のコンタクトホール１
３が形成され、コンタクトホール１３を含んで全面に例
えばＩＴＯ（酸化インジウム錫）膜による透明導電膜が
形成され、パターニングしてコンタクトホール１３を介
してドレイン５Ｄに接続する透明画素電極１が形成され
る。そして、内面にその配線部分（選択線３、信号線４
等が存在する部分）及び薄膜トランジスタ２に対応する
箇所に光遮蔽層１５が形成され、光遮蔽層１５を含む全
面に対向電極１６が形成されたガラス等からなるもう一
方の絶縁基板１４が絶縁基板７に対向して配され、両基
板７及び１４間に液晶層１７が封入されて液晶表示装置
１８が構成される。
【プルーフの要否】 要
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】しかして、本例では、薄膜トランジスタ２
のドレイン５Ｄと透明画素電極１との接続において、ド
レイン５Ｄに対応する位置の２層の絶縁膜１０、１１に
複数個、本例では２個のコンタクトホール２１及び２２
を形成する。２個のコンタクトホール２１及び２２は夫
々平面的にみて四角形状をなし、互いに近接すると共
に、両コンタクトホール２１及び２２間の壁部即ち絶縁
膜２６ａの高さｔ1 が第１及び第２の絶縁膜１０及び１
１からなる周囲の絶縁膜２６の高さｔ2 より低くなるよ
うに形成する。例えば２層の第１及び第２の絶縁膜１
０、１１による周囲の高さｔ2 を１μｍ（第１の絶縁膜
１０の膜厚０．６μｍ、第２の絶縁膜１１の膜厚０．４
μｍ）としたとき、コンタクトホール２１及び２２間の
壁部の高さｔ 1 は０．５μｍ程度とする。またコンタク
トホール２１及び２２間の間隔ｌ1 は１０μｍ以下本例
で２μｍ、コンタクトホール２１及び２２の夫々は本例
では５μｍとしている。そして、この２個のコンタクト
ホール２１及び２２を介して透明画素電極１を薄膜トラ
ンジスタ２のドレイン５Ｄに接続するようになす。
のドレイン５Ｄと透明画素電極１との接続において、ド
レイン５Ｄに対応する位置の２層の絶縁膜１０、１１に
複数個、本例では２個のコンタクトホール２１及び２２
を形成する。２個のコンタクトホール２１及び２２は夫
々平面的にみて四角形状をなし、互いに近接すると共
に、両コンタクトホール２１及び２２間の壁部即ち絶縁
膜２６ａの高さｔ1 が第１及び第２の絶縁膜１０及び１
１からなる周囲の絶縁膜２６の高さｔ2 より低くなるよ
うに形成する。例えば２層の第１及び第２の絶縁膜１
０、１１による周囲の高さｔ2 を１μｍ（第１の絶縁膜
１０の膜厚０．６μｍ、第２の絶縁膜１１の膜厚０．４
μｍ）としたとき、コンタクトホール２１及び２２間の
壁部の高さｔ 1 は０．５μｍ程度とする。またコンタク
トホール２１及び２２間の間隔ｌ1 は１０μｍ以下本例
で２μｍ、コンタクトホール２１及び２２の夫々は本例
では５μｍとしている。そして、この２個のコンタクト
ホール２１及び２２を介して透明画素電極１を薄膜トラ
ンジスタ２のドレイン５Ｄに接続するようになす。
【プルーフの要否】 要
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】また、２個のコンタクトホール２１及び２
２を形成するためにコンタクト面積は多少大きくなる
も、薄膜トランジスタ２を構成する多結晶シリコン膜８
は０．０４μｍ程度と薄いので、光は透過し、光の損失
は少ない。
２を形成するためにコンタクト面積は多少大きくなる
も、薄膜トランジスタ２を構成する多結晶シリコン膜８
は０．０４μｍ程度と薄いので、光は透過し、光の損失
は少ない。
【プルーフの要否】 要
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】この点を改善する実施例を図４に示す。本
例においては、薄膜トランジスタ２を構成する多結晶シ
リコン膜８とガラスによる絶縁基板７との間に多結晶シ
リコンの屈折率ｎ1 （≒３．８）とガラス基板（ＳｉＯ
2 ）の屈折率ｎ2 （＝１．４５）との中間の屈折率ｎ3
を有する膜、例えばＳｉ3 Ｎ4 膜３０（屈折率ｎ3 ＝
１．９）を形成し、その多結晶シリコン膜８のドレイン
５Ｄにコンタクトホール１３を介して透明画素電極１を
接続するようになす。このＳｉ3 Ｎ4 膜３０は所謂反射
防止膜となる。その他の構成は図１３と同様である。製
法の一例を図５に示す。ガラスからなる絶縁基板７上に
例えば膜厚０．０７μｍ程度のＳｉ3 Ｎ4膜３０を被着
形成し（同図Ａ）、そのＳｉ3 Ｎ4 膜３０の表面を若干
酸化してＳｉＯ2 膜３１とする（同図Ｂ）。例えば酸化
性雰囲気中に１０００℃、２０分の熱処理を行って０．
００１〜０．００２μｍ程度のＳｉＯ2 膜３１を形成す
る。この表面酸化は次の多結晶シリコン膜８の被着形成
をスムーズにする。次いで、ＳｉＯ2 膜３１上に例えば
膜厚０．０４μｍ程度の多結晶シリコン膜８を形成した
後（同図Ｃ）、レジストマスク３２を介して多結晶シリ
コン膜８、ＳｉＯ2 膜３１及びＳｉ3 Ｎ4 膜３０を例え
ばＣＦ4 プラズマエッチングによりパターニングする
（同図Ｄ）。以後は、図１３と同じ通常の工程を経て薄
膜トランジスタ２及び透明画素電極１等を形成する。
例においては、薄膜トランジスタ２を構成する多結晶シ
リコン膜８とガラスによる絶縁基板７との間に多結晶シ
リコンの屈折率ｎ1 （≒３．８）とガラス基板（ＳｉＯ
2 ）の屈折率ｎ2 （＝１．４５）との中間の屈折率ｎ3
を有する膜、例えばＳｉ3 Ｎ4 膜３０（屈折率ｎ3 ＝
１．９）を形成し、その多結晶シリコン膜８のドレイン
５Ｄにコンタクトホール１３を介して透明画素電極１を
接続するようになす。このＳｉ3 Ｎ4 膜３０は所謂反射
防止膜となる。その他の構成は図１３と同様である。製
法の一例を図５に示す。ガラスからなる絶縁基板７上に
例えば膜厚０．０７μｍ程度のＳｉ3 Ｎ4膜３０を被着
形成し（同図Ａ）、そのＳｉ3 Ｎ4 膜３０の表面を若干
酸化してＳｉＯ2 膜３１とする（同図Ｂ）。例えば酸化
性雰囲気中に１０００℃、２０分の熱処理を行って０．
００１〜０．００２μｍ程度のＳｉＯ2 膜３１を形成す
る。この表面酸化は次の多結晶シリコン膜８の被着形成
をスムーズにする。次いで、ＳｉＯ2 膜３１上に例えば
膜厚０．０４μｍ程度の多結晶シリコン膜８を形成した
後（同図Ｃ）、レジストマスク３２を介して多結晶シリ
コン膜８、ＳｉＯ2 膜３１及びＳｉ3 Ｎ4 膜３０を例え
ばＣＦ4 プラズマエッチングによりパターニングする
（同図Ｄ）。以後は、図１３と同じ通常の工程を経て薄
膜トランジスタ２及び透明画素電極１等を形成する。
【プルーフの要否】 要
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】Ｓｉ3 Ｎ4 膜３０の最適膜厚は多結晶シリ
コン膜８の膜厚により若干異なるが、Ｓｉ3 Ｎ4 膜３０
の膜厚を０．０７μｍとし、多結晶シリコン膜８の膜厚
を０．０４μｍとした場合の基板７側から光を入射した
ときの光反射率を図６の曲線Ｉに示す。但し、曲線ＩＩ
はＳｉ3 Ｎ4 膜３０を有しない場合の反射率である。こ
の図６から明らかなように、多結晶シリコン膜８の下に
Ｓｉ3 Ｎ4 膜３０を有する場合には多結晶シリコン膜８
による反射が約３０％低下する。この様に、アクティブ
マトリックス型の液晶表示装置において、その薄膜トラ
ンジスタ２を構成する多結晶シリコン膜８の下にＳｉ3
Ｎ4 膜３０を形成することにより、透明画素電極１との
コンタクト部分における透光性が上がり、液晶セルの実
質的開口率を上げることができる。本技術は、図３に示
すように前述した複数個のコンタクトホール２１及び２
２を介して透明画素電極１を接続する本発明に係る液晶
表示装置２７にも適用できること勿論である。
コン膜８の膜厚により若干異なるが、Ｓｉ3 Ｎ4 膜３０
の膜厚を０．０７μｍとし、多結晶シリコン膜８の膜厚
を０．０４μｍとした場合の基板７側から光を入射した
ときの光反射率を図６の曲線Ｉに示す。但し、曲線ＩＩ
はＳｉ3 Ｎ4 膜３０を有しない場合の反射率である。こ
の図６から明らかなように、多結晶シリコン膜８の下に
Ｓｉ3 Ｎ4 膜３０を有する場合には多結晶シリコン膜８
による反射が約３０％低下する。この様に、アクティブ
マトリックス型の液晶表示装置において、その薄膜トラ
ンジスタ２を構成する多結晶シリコン膜８の下にＳｉ3
Ｎ4 膜３０を形成することにより、透明画素電極１との
コンタクト部分における透光性が上がり、液晶セルの実
質的開口率を上げることができる。本技術は、図３に示
すように前述した複数個のコンタクトホール２１及び２
２を介して透明画素電極１を接続する本発明に係る液晶
表示装置２７にも適用できること勿論である。
【プルーフの要否】 要
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正内容】
【図１４】
Claims (3)
- 【請求項１】 夫々スイッチングトランジスタを有する
複数の画素がマトリックス配列してなる液晶表示装置に
おいて、 上記各画素の透明画素電極が上記スイッチングトランジ
スタに複数個のコンタクトホールを介して接続されて成
る液晶表示装置。 - 【請求項２】 夫々スイッチングトランジスタを有する
複数の画素がマトリックス配列してなる液晶表示装置に
おいて、 上記スイッチングトランジスタと各画素の透明画素電極
がコンタクトされ、且つ、上記スイッチングトランジス
タと、信号線と同一の材料とのコンタクト、及び上記透
明画素電極と、上記信号線と同一の材料とのコンタクト
がなされて成る液晶表示装置。 - 【請求項３】 夫々スイッチングトランジスタを有する
複数の画素がマトリックス配列してなる液晶表示装置に
おいて、 上記各画素の透明画素電極が上記スイッチングトランジ
スタに信号線と同一の導電材料を介して接続されて成る
液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2550191A JPH06208132A (ja) | 1990-03-24 | 1991-01-25 | 液晶表示装置 |
| EP91104474A EP0449123B1 (en) | 1990-03-24 | 1991-03-21 | Liquid crystal display device |
| EP96100436A EP0723179B1 (en) | 1990-03-24 | 1991-03-21 | Liquid crystal display device |
| US07/673,192 US5208690A (en) | 1990-03-24 | 1991-03-21 | Liquid crystal display having a plurality of pixels with switching transistors |
| DE69121616T DE69121616T2 (de) | 1990-03-24 | 1991-03-21 | Flüssigkristall-Anzeigevorrichtung |
| DE69131987T DE69131987T2 (de) | 1990-03-24 | 1991-03-21 | Flüssigkristall-Anzeigevorrichtung |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-74986 | 1990-03-24 | ||
| JP7498690 | 1990-03-24 | ||
| JP2550191A JPH06208132A (ja) | 1990-03-24 | 1991-01-25 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06208132A true JPH06208132A (ja) | 1994-07-26 |
Family
ID=26363124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2550191A Pending JPH06208132A (ja) | 1990-03-24 | 1991-01-25 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5208690A (ja) |
| EP (2) | EP0449123B1 (ja) |
| JP (1) | JPH06208132A (ja) |
| DE (2) | DE69121616T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186264A (ja) * | 1994-12-28 | 1996-07-16 | Seiko Epson Corp | 薄膜トランジスタおよびその製造方法 |
| JP2012194560A (ja) * | 2012-04-25 | 2012-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014183238A (ja) * | 2013-03-19 | 2014-09-29 | Toshiba Corp | 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9136284B2 (en) | 2013-01-03 | 2015-09-15 | Samsung Display Co., Ltd. | Thin film transistor panel and method for manufacturing the same |
| WO2019026741A1 (ja) * | 2017-08-02 | 2019-02-07 | シャープ株式会社 | 基板及び基板の製造方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP0554060A3 (en) * | 1992-01-31 | 1993-12-01 | Canon Kk | Liquid crystal display apparatus |
| JPH05243579A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
| US5523866A (en) * | 1992-06-04 | 1996-06-04 | Nec Corporation | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits |
| JPH0843860A (ja) * | 1994-04-28 | 1996-02-16 | Xerox Corp | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| US5682211A (en) * | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
| CN1146056C (zh) * | 1994-06-02 | 2004-04-14 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| JP3240858B2 (ja) * | 1994-10-19 | 2001-12-25 | ソニー株式会社 | カラー表示装置 |
| US5929464A (en) * | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
| GB2333393B (en) * | 1995-08-19 | 2000-03-29 | Lg Electronics Inc | Wiring structure for a liquid crystal display device and a method of manufacturing the same. |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| US6219114B1 (en) * | 1995-12-01 | 2001-04-17 | Lg Electronics Inc. | Liquid crystal display device with reduced source/drain parasitic capacitance and method of fabricating same |
| JP3008928B2 (ja) * | 1998-05-07 | 2000-02-14 | 日本電気株式会社 | 液晶表示装置 |
| GB9821311D0 (en) * | 1998-10-02 | 1998-11-25 | Koninkl Philips Electronics Nv | Reflective liquid crystal display device |
| CN1213390C (zh) | 1998-11-26 | 2005-08-03 | 精工爱普生株式会社 | 电光装置及其制造方法和电子装置 |
| US6677613B1 (en) * | 1999-03-03 | 2004-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP3798186B2 (ja) * | 1999-06-14 | 2006-07-19 | 富士通株式会社 | 液晶表示基板及びその製造方法、並びに液晶表示装置 |
| JP4627843B2 (ja) * | 1999-07-22 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6876145B1 (en) * | 1999-09-30 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic electroluminescent display device |
| KR100603851B1 (ko) * | 2000-02-12 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 반사형 액정 표시장치 |
| JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
| KR100684578B1 (ko) * | 2000-06-13 | 2007-02-20 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
| KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP2004118039A (ja) * | 2002-09-27 | 2004-04-15 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| KR100496251B1 (ko) * | 2002-11-25 | 2005-06-17 | 엘지.필립스 엘시디 주식회사 | 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법 |
| KR100675631B1 (ko) * | 2003-06-27 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| JP4088619B2 (ja) * | 2004-01-28 | 2008-05-21 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| KR101348605B1 (ko) * | 2006-12-21 | 2014-01-07 | 삼성디스플레이 주식회사 | 컬러 필터 기판 및 이를 포함하는 액정표시패널 |
| CN102983135B (zh) * | 2012-12-13 | 2016-03-16 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制备方法 |
| KR20150137214A (ko) | 2014-05-28 | 2015-12-09 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
| CN105679763A (zh) * | 2016-01-05 | 2016-06-15 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、显示面板 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764776A (en) * | 1980-10-09 | 1982-04-20 | Nippon Denshi Kogyo Shinko | Liquid crystal display unit |
| JPS5862623A (ja) * | 1981-10-09 | 1983-04-14 | Seiko Instr & Electronics Ltd | 液晶表示装置 |
| JPS58106860A (ja) * | 1981-12-18 | 1983-06-25 | Seiko Epson Corp | 液晶表示装置 |
| JPS58186720A (ja) * | 1982-04-26 | 1983-10-31 | Seiko Epson Corp | 電気光学装置 |
| JPS6113228A (ja) * | 1984-06-28 | 1986-01-21 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置 |
| JPS61156106A (ja) * | 1984-12-28 | 1986-07-15 | Sanyo Electric Co Ltd | 液晶表示器用基板 |
| JPS6269238A (ja) * | 1985-09-21 | 1987-03-30 | Sony Corp | 液晶表示装置 |
| JPS6290625A (ja) * | 1985-10-17 | 1987-04-25 | Toppan Printing Co Ltd | 電極基板 |
| DE3714164A1 (de) * | 1986-04-30 | 1987-11-05 | Sharp Kk | Fluessigkristallanzeige |
| JPS63101829A (ja) * | 1986-10-17 | 1988-05-06 | Nec Corp | アクテイブ・マトリツクス液晶表示装置およびその製造方法 |
| JPS63169066A (ja) * | 1987-01-07 | 1988-07-13 | Hitachi Ltd | 薄膜トランジスタ素子 |
| JPH0690372B2 (ja) * | 1987-08-26 | 1994-11-14 | シャープ株式会社 | 液晶表示素子 |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JPS6468729A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Manufacture of thin film transistor |
| JPS6473324A (en) * | 1987-09-14 | 1989-03-17 | Matsushita Electric Industrial Co Ltd | Display device and its driving method |
| JPH0617955B2 (ja) * | 1987-09-17 | 1994-03-09 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| US4778258A (en) * | 1987-10-05 | 1988-10-18 | General Electric Company | Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays |
| JPH0727144B2 (ja) * | 1987-11-20 | 1995-03-29 | 三洋電機株式会社 | 液晶表示パネル用電極基板の製造方法 |
| JPH01170047A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | 薄膜トランジスタ |
| JPH01223430A (ja) * | 1988-03-02 | 1989-09-06 | Sony Corp | 液晶表示装置 |
| CA1329252C (en) * | 1988-03-10 | 1994-05-03 | Hardee, Gregory E. | Light modulation element |
| JPH0827465B2 (ja) * | 1988-04-06 | 1996-03-21 | 株式会社日立製作所 | 平面デイスプレイ |
| US5245452A (en) * | 1988-06-24 | 1993-09-14 | Matsushita Electronics Corporation | Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes |
| JPH0244317A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 補助容量を有する液晶表示装置 |
| JPH0265273A (ja) * | 1988-08-31 | 1990-03-05 | Ricoh Co Ltd | 半導体装置 |
| JPH0272392A (ja) * | 1988-09-07 | 1990-03-12 | Hitachi Ltd | アクティブマトリクス型表示装置の検査及び修正方法 |
| JP2710793B2 (ja) * | 1988-09-13 | 1998-02-10 | 株式会社日立製作所 | 液晶表示パネル及びその製造方法 |
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| FR2641108A1 (en) * | 1988-12-23 | 1990-06-29 | Thomson Csf | Display device having a cathode ray tube screen |
| JP2656843B2 (ja) * | 1990-04-12 | 1997-09-24 | 双葉電子工業株式会社 | 表示装置 |
-
1991
- 1991-01-25 JP JP2550191A patent/JPH06208132A/ja active Pending
- 1991-03-21 DE DE69121616T patent/DE69121616T2/de not_active Expired - Fee Related
- 1991-03-21 US US07/673,192 patent/US5208690A/en not_active Expired - Lifetime
- 1991-03-21 EP EP91104474A patent/EP0449123B1/en not_active Expired - Lifetime
- 1991-03-21 EP EP96100436A patent/EP0723179B1/en not_active Expired - Lifetime
- 1991-03-21 DE DE69131987T patent/DE69131987T2/de not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186264A (ja) * | 1994-12-28 | 1996-07-16 | Seiko Epson Corp | 薄膜トランジスタおよびその製造方法 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2012194560A (ja) * | 2012-04-25 | 2012-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9136284B2 (en) | 2013-01-03 | 2015-09-15 | Samsung Display Co., Ltd. | Thin film transistor panel and method for manufacturing the same |
| JP2014183238A (ja) * | 2013-03-19 | 2014-09-29 | Toshiba Corp | 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法 |
| WO2019026741A1 (ja) * | 2017-08-02 | 2019-02-07 | シャープ株式会社 | 基板及び基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69131987D1 (de) | 2000-03-16 |
| EP0449123A2 (en) | 1991-10-02 |
| EP0723179B1 (en) | 2000-02-09 |
| DE69131987T2 (de) | 2000-07-20 |
| US5208690A (en) | 1993-05-04 |
| EP0723179A1 (en) | 1996-07-24 |
| DE69121616D1 (de) | 1996-10-02 |
| EP0449123B1 (en) | 1996-08-28 |
| DE69121616T2 (de) | 1997-04-03 |
| EP0449123A3 (en) | 1992-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208690A (en) | Liquid crystal display having a plurality of pixels with switching transistors | |
| KR100255592B1 (ko) | 액정 표시 장치 구조 및 그 제조 방법 | |
| US5191453A (en) | Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate | |
| US6163356A (en) | Liquid crystal display with enhanced gate pad protection and method of manufacturing the same | |
| KR100307385B1 (ko) | 액정표시장치의구조및그제조방법 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US6407782B1 (en) | Array substrate having color filter for liquid crystal display device and method of manufacturing the same | |
| KR100363140B1 (ko) | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| KR100659385B1 (ko) | 반투과형 액정표시장치 및 그 제조 방법 | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH095786A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPS6129820A (ja) | アクテイプマトリクス表示装置用基板 | |
| JP2845900B2 (ja) | 液晶表示装置 | |
| KR100272309B1 (ko) | 초고개구율 액정 표시 소자 및 그의 제조방법 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| CN100371814C (zh) | 薄膜晶体管液晶显示器的像素电极接触点的制造方法 | |
| KR100259670B1 (ko) | 액정 표시 장치 | |
| JPH095785A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 |