JPH06209012A

JPH06209012A - 半導体装置の製造方法

Info

Publication number: JPH06209012A
Application number: JP284193A
Authority: JP
Inventors: Naoki Makita; 直樹牧田; Takashi Funai; 尚船井; Tsukasa Shibuya; 司渋谷; Hirohisa Tanaka; 広久田仲
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-01-11
Filing date: 1993-01-11
Publication date: 1994-07-26

Abstract

(57)【要約】【目的】工程数を増やすことなく非単結晶シリコン半
導体層中に存在する欠陥を効率よくに減少させて、高性
能な半導体装置を得る。【構成】ｐ−Ｓｉからなる半導体層１０３上に、水素
を含む窒化シリコン膜からなるゲート絶縁膜１０４を形
成する。これを熱処理してゲート絶縁膜１０４中の水素
を半導体層１０３中に拡散する。このことにより、半導
体層１０３中に存在するダングリングボンドなどの欠陥
を効率よく減少させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トランジスタなどや、
トランジスタを備えた液晶表示装置、密着型イメージセ
ンサー、ドライバー内蔵型のサーマルヘッド、ドライバ
ー内蔵型の光書き込み素子や表示素子、三次元ＩＣなど
の半導体装置の製造方法に関する。

【０００２】

【従来の技術】上述の半導体装置の１つに、絶縁ゲート
型電界効果トランジスタが知られている。このトランジ
スタとして、そのチャネルとなる半導体層の一部または
全部が非晶質、微結晶または多結晶の所謂非単結晶シリ
コンからなる、ａ−ＳｉＴＦＴ（非晶質シリコン薄膜
トランジスタ）、ｐ−ＳｉＴＦＴ（多結晶シリコン薄
膜トランジスタ）などが開発され、アクティブマトリッ
クス駆動方式の液晶表示パネルなどに応用されている。

【０００３】特に、ｐ−ＳｉＴＦＴは、その電界効果
移動度がａ−ＳｉＴＦＴのそれに比べて極めて大き
く、表示部と駆動回路部とを同一基板上に同時に形成す
るドライバモノリシック型のアクティブマトリクス基板
を実現できるので、研究開発が盛んに行われている。駆
動回路部が同一基板上に同時に形成されていない通常の
アクティブマトリクス基板では、駆動回路部に高価なド
ライバＬＳＩを多数必要とするが、ドライバモノリシッ
ク型のアクティブマトリクス基板では、駆動回路部に設
けられるスイッチング素子を表示部に形成される画素用
スイッチング素子と同時に形成でき、表示装置の低コス
ト化を図ることができる。また、表示部の周辺のわずか
数ｍｍの領域に全ての周辺機能を集積化できるので、モ
ジュール全体をコンパクト化することができ、さらに、
ドライバＬＳＩなどを別に設ける必要がないので実装工
程を簡略化できるなど、アクティブマトリクス基板をド
ライバモノリシック化することによるメリットは大き
い。

【０００４】図４に、従来のアクティブマトリクス基板
に設けられたｐ−ＳｉＴＦＴ部分の断面図を示す。こ
のＴＦＴは、絶縁性基板４０１の上に基板からの汚染を
防止する為にベースコート絶縁膜４０２が形成され、そ
の上に、ソース領域４０３ａ、ドレイン領域４０３ｂお
よび活性領域４０３ｃを有するｐ−Ｓｉからなる半導体
層４０３が形成され、その上に基板全面を覆うように酸
化シリコン膜などからなるゲート絶縁膜４０４が形成さ
れている。その上に活性領域４０３ｃと対向するように
ゲート電極４０５が形成され、ゲート電極４０５を覆っ
て層間絶縁膜４０６が形成されている。さらに、層間絶
縁膜４０６の上にはソース電極４０７が形成されて、ゲ
ート絶縁膜４０４および層間絶縁膜４０６に形成された
コンタクトホールを介してソース領域４０３ａと電気的
に接続されている。また、層間絶縁膜４０６の上にはド
レイン電極４０８が形成されて、ゲート絶縁膜４０４お
よび層間絶縁膜４０６に形成されたコンタクトホールを
介してドレイン領域４０３ｂと電気的に接続されてい
る。最上層には、窒化膜からなるパッシベーション（保
護）膜４０９が形成された構成となっている。

【０００５】ｐ−Ｓｉからなる半導体層４０３において
は、単結晶シリコンからなる半導体層と異なってＳｉ原
子の配列に多くの不規則性を有しているので、不対結合
手（ダングリングボンド）が多数存在する。このダング
リングボンドによりＳｉの禁制帯中に局在準位が形成さ
れ、キャリアがトラップされるばかりではなく、さら
に、帯電による空間電荷が形成される。キャリアのトラ
ップによりキャリアの移動度が低下し、空間電荷の形成
によりＴＦＴの閾値電圧（Ｖｔｈ）が上昇する。このこ
とは、半導体層がｐ−ＳｉからなるＴＦＴのみでなく、
半導体層が非晶質や微結晶シリコンからなるものにも同
様に起こる。よって、非単結晶シリコン半導体層を有す
るＴＦＴの性能を向上させる為には、結晶中の欠陥を減
少させる必要があり、水素によるダングリングボンドの
終端化が行われる。

【０００６】従来、ダングリングボンドの終端化する方
法としては、以下のような水素化処理方法が知られてい
る：（１）非単結晶シリコン半導体層に水素プラズマ処理を
行う第１の方法；（２）非単結晶シリコン半導体層に水素イオンを注入す
る第２の方法；（３）パッシベーション膜としてのプラズマ窒化膜から
非単結晶シリコン半導体層に水素を拡散する第３の方
法。

【０００７】ところで、非単結晶シリコン膜中の水素が
約４００℃以上の熱処理によって膜外に放出されるの
で、水素化処理を行った後で４００℃以上の熱処理を行
うと、ＴＦＴの特性を劣化させることになり好ましくな
い。よって、上記のような水素化処理は、通常、ＴＦＴ
の完成後または完成直前に行われる。

【０００８】近年においては、質量分離を行わないイオ
ン注入法を用い、加速電圧およびドーズ量を制御して不
純物イオンとプロトンとを共に打ち込むことにより、イ
オン注入後に行う活性化のための熱アニールを省略する
技術（芳之内淳ら；シリコン材料デバイス ’９１）
が知られている。この技術によれば、水素化処理を行っ
た後で、基板が４００℃以上の高温に曝されることを防
ぐことができる。

【０００９】

【発明が解決しようとする課題】上述した第１〜第３の
水素化処理方法においては、以下に示すような問題点が
ある。

【００１０】（１）第１の方法による場合には、高価な
イオン注入装置を必要とし、また、数１００オングスト
ローム程度の非単結晶シリコン半導体層に制御性よく水
素を打ち込むことが困難である。

【００１１】（２）第２の方法による場合には、非単結
晶シリコン半導体層の特性を向上させるという点では優
れているが、プラズマダメージによるゲート絶縁膜の耐
圧不良、ＴＦＴの閾値電圧（Ｖｔｈ）のシフトなどの不
良が多発する。

【００１２】（３）第３の方法による場合には、プラズ
マダメージによる不良が生じにくいという点では優れて
いるが、水素の供給が不充分であるので、水素プラズマ
処理に比べて非単結晶シリコン半導体層の特性を充分向
上させることができない。

【００１３】上記の問題を解決するために、水素拡散用
の膜を別に形成して、非単結晶シリコン半導体層に水素
を拡散した後で除去する方法も考えられるが、この場合
には余分な工程を経ることになり、コストアップにつな
がり現実的ではない。

【００１４】本発明は、上記問題点を解決するためにな
されたものであり、非単結晶シリコン半導体層の水素化
による特性向上を工程数を増やすことなく効率よく行
い、高性能な半導体装置を得ることができる半導体装置
の製造方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体層と接して単層または２層以上の複数
層からなる絶縁膜が形成された半導体装置の製造方法で
あって、絶縁性基板上に非単結晶シリコンからなる半導
体層を形成する工程と、該半導体層の上に、該単層が、
または該複数層のうち少なくとも該半導体層と接する層
が、水素を含む窒化シリコンからなる絶縁膜を形成する
工程と、少なくとも半導体層および絶縁膜が形成された
基板に対して熱処理を施して、絶縁膜中に含まれる該水
素を半導体層中に拡散させる工程と、を含み、そのこと
により上記目的が達成される。

【００１６】半導体層および絶縁膜が形成された基板の
該絶縁膜の上に、さらに金属薄膜を形成し、その後、熱
処理を施して該水素を半導体層中に拡散させてもよい。

【００１７】熱処理を施した後、前記金属薄膜をパター
ニングしてもよい。

【００１８】前記基板に施す熱処理を３００℃〜５００
℃の温度で行うことが好ましい。

【００１９】熱処理を施して前記水素を半導体層中に拡
散させた後の全ての工程を４００℃以下の温度で行うこ
とが好ましい。

【００２０】

【作用】半導体層上にこれに接して水素を含む窒化シリ
コンからなる絶縁膜を形成し、これを熱処理して絶縁膜
中の水素を非単結晶シリコン半導体層中に拡散させる。
このことにより、非単結晶シリコン（非晶質シリコン、
微結晶シリコンまたは多結晶シリコン）半導体層に存在
するダングリングボンドが終端化される。

【００２１】絶縁膜上に金属薄膜を形成した状態で熱処
理を施すと、金属薄膜側には水素が拡散しにくく、半導
体層側に水素の拡散が優先的に行われる。この金属薄膜
は、パターン化すると半導体装置の電極として機能す
る。

【００２２】基板に施す熱処理を３００℃〜５００℃の
温度で行うと、水素を含む窒化シリコン膜中の水素が、
半導体層中のダングリングボンドを埋めるように効率よ
く拡散する。５００℃以上の温度では、ほとんどの水素
が膜外に逃げてしまう虞れがある。

【００２３】また、熱処理を施して水素を半導体層中に
拡散させた後の全ての工程を４００℃以下の温度で行う
と、半導体層中に拡散された水素が半導体層外に放出さ
れることがない。

【００２４】

【実施例】以下に図面を参照しながら本発明の実施例に
ついて説明する。

【００２５】（実施例１）図１（ｄ）に、本発明を用い
て作製したアクティブマトリクス基板のｐ−ＳｉＴＦＴ
部分の断面図を示す。このＴＦＴにおいては、絶縁性基
板１０１上に基板からの汚染を防止する為に、ベースコ
ート絶縁膜１０２が形成され、その上に、ソース領域１
０３ａ、ドレイン領域１０３ｂおよび活性領域１０３ｃ
を有するｐ−Ｓｉからなる半導体層１０３が形成され、
その上に基板全面を覆うように水素を含む窒化シリコン
からなるゲート絶縁膜１０４が形成されている。その上
に活性領域１０３ｃと対向するようにゲートバスライン
に接続されたゲート電極１０５が形成され、ゲート電極
１０５を覆って層間絶縁膜１０７が形成されている。さ
らに、層間絶縁膜１０７の上にはソースバスラインに接
続されたソース電極１０８が形成されて、ゲート絶縁膜
１０４および層間絶縁膜１０７に形成されたコンタクト
ホールを介してソース領域１０３ａと電気的に接続され
ている。また、層間絶縁膜１０７の上にはドレイン電極
１０９が形成されて、ゲート絶縁膜１０４および層間絶
縁膜１０７に形成されたコンタクトホールを介してドレ
イン領域１０３ｂと電気的に接続されている。最上層に
は窒化膜からなるパッシベーション膜１１０が形成され
た構成となっている。

【００２６】このような構成のアクティブマトリクス基
板は、図１（ａ）〜（ｄ）に示すような製造工程により
作製することができる。

【００２７】まず、図１（ａ）に示すように、予め洗浄
した透明ガラス基板１０１の上に、例えば、プラズマＣ
ＶＤ（化学気相成長）法などにより、基板温度３００℃
程度にして、膜厚１０００オングストローム程度の酸化
シリコン（ＳｉＯ₂）などからなるベースコート絶縁膜
１０２を形成する。この絶縁膜１０２が形成されている
ことにより、基板１０１からの汚染を防止することがで
きる。次に、この状態の基板全面に、例えば減圧ＣＶＤ
法などにより、基板温度５５０℃程度にして、膜厚１０
００オングストローム程度の非晶質シリコン（ａ−Ｓ
ｉ）膜を形成し、エッチングにより島状のパターンを形
成してａ−Ｓｉ膜１０３とする。そして、例えば、窒素
雰囲気中で基板温度６００℃程度にして、３６時間程度
の固相成長アニールを行うことにより、ａ−Ｓｉ膜１０
３を結晶化してｐ−Ｓｉ膜１０３とする。

【００２８】次に、図１（ｂ）に示すように、基板全面
に、例えば、プラズマＣＶＤ法などにより、基板温度３
００℃程度にして膜厚２０００オングストローム程度の
水素を含む窒化シリコン膜１０８をゲート絶縁膜として
形成する。この状態の基板に、例えば、水素雰囲気中、
基板温度３００〜５００℃、好ましくは３５０〜４００
℃にして３０分〜５時間程度の熱処理を行う。この熱処
理により、水素を含む窒化シリコン膜１０８中から原子
状水素が脱離してｐ−Ｓｉ膜１０３中に拡散し、ｐ−Ｓ
ｉの結晶粒界に存在するダングリングボンドを終端化す
る。

【００２９】次に、例えば、スパッタリング法によりＴ
ａ、Ｃｒ、Ａｌなどの金属薄膜を、２０００オングスト
ローム程度に積層し、エッチングにより所定の形状にパ
ターニングして、図１（ｃ）に示すようなゲート電極１
０５を形成する。金属薄膜の代わりに、不純物をドープ
したｐ−Ｓｉ膜などを用いてもよい。

【００３０】その後、ｐ−Ｓｉ膜１０３に達するよう
に、例えば、リン１０６を質量分離を行わないイオン注
入などにより、イオンドーピングされたｐ−Ｓｉからな
るソース領域１０３ａおよびドレイン領域１３ｂを形成
する。この時、ゲート電極１０５の遮へい効果によっ
て、ＴＦＴの活性領域１０３ｃには不純物はドーピング
されない。また、質量分離を行わないイオン注入の条件
を調節することにより、イオン注入後の活性化アニール
を省略することができ、例えば、加速電圧１００ｋｅ
Ｖ、不純物密度６×１０¹⁵ｃｍ^-2などの条件とすること
ができる。

【００３１】さらに、例えば、ＡＰ（常圧）ＣＶＤ法に
より、基板温度３００℃程度にして膜厚４０００オング
ストローム程度のＳｉＯ₂からなる層間絶縁膜１０７を
ゲート電極１０５を覆うようにして形成する。続いて、
ゲート絶縁膜１０４および層間絶縁膜１０７の所定部分
を除去して、ソース領域１０３ａおよびドレイン領域１
０３ｂに達するようにコンタクトホールを形成する。

【００３２】次に、スパッタリング法によりＡｌを蒸着
し、エッチングにより所定の形状にパターニングして、
ソース領域１０３ａに通じるソース電極１０８およびド
レイン領域１０３ｂに通じるドレイン電極１０９を形成
する。このＴＦＴを画素用スイッチング素子として形成
する場合には、ドレイン電極１０９をＩＴＯなどの透明
導電膜を用いて形成し、画素電極とする。

【００３３】その後、例えば、プラズマＣＶＤ法によ
り、基板温度２５０℃程度にして窒化膜を被着形成して
パッシベーション膜１１０とする。これをエッチングに
より所定の形状にパターニングして、画素電極１２１を
露出させる。このパッシベーション膜１１０により、外
部環境からの汚染を防ぐことができる。以上の工程によ
り、ｐ−ＳｉＴＦＴを備えたアクティブマトリクス基
板が得られる。

【００３４】この実施例においては、ｐ−Ｓｉ半導体層
の水素化を効率よく行うことができ、結晶の欠陥を減少
させることができた。また、水素を含む窒化シリコン膜
をそのままゲート絶縁膜として使用しているので、工程
数を増やすことなくＴＦＴの高性能化を実現することが
できた。

【００３５】（実施例２）図２（ｃ）に、本発明の他の
実施例を用いて作製したアクティブマトリックス基板の
ｐ−ＳｉＴＦＴ部分の断面図を示す。このＴＦＴにお
いては、ゲート絶縁膜として、水素を含む窒化シリコン
からなる第１のゲート絶縁膜２０４と二酸化シリコンか
らなる第２のゲート絶縁膜２０５が形成されている。

【００３６】このＴＦＴは、図２（ａ）〜（ｃ）に示す
ような製造工程により作製することができる。

【００３７】まず、図２（ａ）に示すように、ガラス基
板２０１に実施例１と同様にしてベースコート絶縁膜２
０２を形成する。次に、基板全面に実施例１と同様にし
て膜厚１０００オングストローム程度のａ−Ｓｉ膜を形
成し、エッチングにより島状のパターンを形成してａ−
Ｓｉ膜２０３とする。さらに、実施例１と同様にして固
相成長アニールを行い、ａ−Ｓｉ膜２０３をｐ−Ｓｉ膜
とする。

【００３８】次に、図２（ｂ）に示すように、ｐ−Ｓｉ
膜２０３を覆うように、例えば、プラズマＣＶＤ法など
により、基板温度３００℃程度にして膜厚５００オング
ストローム程度の水素を含む窒化シリコン膜２０４を第
１のゲート絶縁膜として形成する。続いて第１のゲート
絶縁膜２０４を覆うように、例えば、プラズマＣＶＤ法
などにより、基板温度３００℃程度にして膜厚５００オ
ングストローム程度の二酸化シリコン膜２０５を第２の
ゲート絶縁膜として形成する。この状態の基板に、例え
ば、水素雰囲気中、基板温度３００〜５００℃、好まし
くは３５０〜４００℃にして３０分〜５時間程度の熱処
理を行う。この熱処理により、水素を含む窒化シリコン
膜２０４中から原子状水素が脱離してｐ−Ｓｉ膜２０３
中に拡散し、ｐ−Ｓｉの結晶粒界に存在するダングリン
グボンドを終端化する。

【００３９】その後、実施例１と同様にして、図２
（ｃ）に示すようなｐ−ＳｉＴＦＴを備えたアクティ
ブマトリクス基板が得ることができる。

【００４０】この実施例においても、ｐ−Ｓｉ半導体層
の水素化を効率よく行うことができ、結晶の欠陥を減少
させることができた。また、水素を含む窒化シリコン膜
を第１のゲート絶縁膜として使用し、二酸化シリコン膜
を第２のゲート絶縁膜として形成しているので、水素を
含む窒化シリコン膜単層をゲート絶縁膜とした場合より
も耐圧が向上する。よって、ゲート絶縁膜を薄膜化する
ことができ、その結果、Ｖｔｈを低減し、ＴＦＴのＯＮ
電流を向上させることができる。

【００４１】（実施例３）図３（ｄ）に、本発明の他の
実施例を用いて作製したアクティブマトリクス基板のｐ
−ＳｉＴＦＴ部分の断面図を示す。このＴＦＴにおい
ては実施例２と同様に、ゲート絶縁膜として、水素を含
む窒化シリコンからなる第１のゲート絶縁膜３０４と二
酸化シリコンからなる第２のゲート絶縁膜３０５とが形
成されている。

【００４２】このＴＦＴは、図３（ａ）〜（ｄ）に示す
ような製造工程により作製することができる。

【００４３】まず、図３（ａ）に示すように、ガラス基
板３０１に実施例１と同様にしてベースコート絶縁膜３
０２を形成する。次に、基板全面に実施例１と同様にし
て膜厚１０００オングストローム程度のａ−Ｓｉ膜を形
成し、エッチングにより島状のパターンを形成してａ−
Ｓｉ膜３０３とする。さらに、実施例１と同様にして固
相成長アニールを行い、ａ−Ｓｉ膜３０３をｐ−Ｓｉ膜
とする。

【００４４】次に、図３（ｂ）に示すように、ｐ−Ｓｉ
膜３０３を覆うように、例えば、プラズマＣＶＤ法など
により、基板温度３００℃程度にして膜厚５００オング
ストローム程度の水素を含む窒化シリコン膜３０４を第
１のゲート絶縁膜として形成する。続いて第１のゲート
絶縁膜３０４を覆うように、例えば、プラズマＣＶＤ法
などにより、基板温度３００℃程度にして膜厚５００オ
ングストローム程度の二酸化シリコン膜３０５を第２の
ゲート絶縁膜として形成する。続いて、第２のゲート絶
縁膜３０５を覆うように、スパッタリング法により、Ｔ
ａ、Ｃｒ、Ａｌなどを厚み２０００オングストローム程
度に積層し、金属薄膜からなるキャップ層３０６とす
る。そして、この状態の基板に、例えば、水素雰囲気
中、基板温度３００〜５００℃、好ましくは３５０〜４
００℃にして３０分〜５時間程度の熱処理を行う。この
熱処理により、水素を含む窒化シリコン膜３０４中から
原子状水素が脱離してｐ−Ｓｉ膜３０３中に拡散し、ｐ
−Ｓｉの結晶粒界に存在するダングリングボンドを終端
化する。

【００４５】そして、図３（ｃ）に示すように、キャッ
プ層３０６をエッチングにより所定の形状にパターニン
グして、ゲート電極３０７を形成する。

【００４６】その後、実施例１と同様にして、図３
（ｄ）に示すようなｐ−ＳｉＴＦＴを備えたアクティ
ブマトリクス基板が得ることができる。

【００４７】この実施例においては、ゲート絶縁膜上に
金属薄膜からなるキャップ層が形成されているので水素
がキャップ層側に拡散されにくく、半導体層側に優先的
に拡散されるので、水素化をさらに効率よく行うことが
できた。また、このキャップ層をパターン化してゲート
電極としているので、工程数を増やすことなくＴＦＴの
高性能化を実現することができた。

【００４８】以上、本発明の実施例について、具体的に
説明したが、本発明は上記実施例に限定されるものでは
なく、各種の変形が可能である。

【００４９】例えば、チャネルとなる半導体層の少なく
とも一部が非単結晶シリコン半導体層であるトランジス
タであればｐ−ＳｉＴＦＴ以外でも適用することがで
き、微結晶シリコン半導体層、あるいはスパッタリング
法や蒸着法などで形成した水素化が不十分な非晶質シリ
コン半導体層を有するトランジスタに適用することもで
きる。また、非単結晶半導体層を有する絶縁ゲート電界
効果トランジスタであれば、薄膜トランジスタ以外であ
っても適用することができ、例えば、静電誘導トランジ
スタなどが挙げられる。

【００５０】また、液晶表示パネル用のアクティブマト
リクス基板以外に本発明を適用することもできる。例え
ば、密着型イメージセンザー、ドライバー内蔵型サーマ
ルヘッド、有機系ＥＬなどを発光素子としたドライバー
内蔵型の光書き込み素子や表示素子、三次元ＩＣなどの
半導体装置などが挙げられる。

【００５１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、工程数を増やすことなく非単結晶シリコン半
導体層中に存在するダングリングボンドなどの多数の欠
陥を効率よく減少させることができる。よって、高速
化、高解像度化などを実現させて高性能な半導体装置を
得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例１の製造工程を示す断面図であ
る。

【図２】本発明の実施例２の製造工程を示す断面図であ
る。

【図３】本発明の実施例３の製造工程を示す断面図であ
る。

【図４】従来のアクティブマトリクス基板を示す断面図
である。

【符号の説明】

１０１、２０１、３０１ガラス基板１０２、２０２、３０２ベースコート絶縁膜１０３、２０３、３０３半導体層１０３ａ、２０３ａ、３０３ａソース領域１０３ｂ、２０３ｂ、３０３ｂドレイン領域１０３ｃ、２０３ｃ、３０３ｃ活性領域１０４ゲート絶縁膜２０４、３０４第１のゲート絶縁膜２０５、３０５第２のゲート絶縁膜３０６キャップ層１０５、２０６、３０７ゲート電極１０６、３０８イオン注入１０７、２０８、３０９層間絶縁膜１０８、２０９、３１０ソース電極１０９、２１０、３１１ドレイン電極１１０、２１１、３１２パッシベーション膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者田仲広久大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体層と接して、単層または２層以上
の複数層からなる絶縁膜が形成された半導体装置の製造
方法であって、絶縁性基板上に非単結晶シリコンからなる半導体層を形
成する工程と、該半導体層の上に、該単層が、または該複数層のうち少
なくとも該半導体層と接する層が、水素を含む窒化シリ
コンからなる絶縁膜を形成する工程と、少なくとも半導体層および絶縁膜が形成された基板に対
して熱処理を施して、絶縁膜中に含まれる該水素を半導
体層中に拡散させる工程と、を含む半導体装置の製造方法。
【請求項２】半導体層および絶縁膜が形成された基板
の該絶縁膜の上に、さらに金属薄膜を形成し、その後、
熱処理を施して該水素を半導体層中に拡散させる請求項
１に記載の半導体装置の製造方法。
【請求項３】熱処理を施した後、前記金属薄膜をパタ
ーニングする請求項１または２に記載の半導体装置の製
造方法。
【請求項４】前記基板に施す熱処理を３００℃〜５０
０℃の温度で行う請求項１、２または３に記載の半導体
装置の製造方法。
【請求項５】熱処理を施して前記水素を半導体層中に
拡散させた後の全ての工程を４００℃以下の温度で行う
請求項１、２、３または４に記載の半導体装置の製造方
法。