JPH07235678A

JPH07235678A - 薄膜半導体装置及びその製造方法

Info

Publication number: JPH07235678A
Application number: JP2397494A
Authority: JP
Inventors: Takashi Suzuki; 隆鈴木; Kikuo Ono; 記久雄小野; Kazuhiro Ogawa; 和宏小川; Koichi Abu; 恒一阿武; Hiroki Sakuta; 弘樹作田; Nobutake Konishi; 信武小西
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-02-22
Filing date: 1994-02-22
Publication date: 1995-09-05

Abstract

(57)【要約】【構成】絶縁性基板上１にゲート電極２，ゲート絶縁膜
３、及び半導体膜４を、順次、積層し、ソース電極５と
ドレイン電極６に半導体用不純物を含有した画素電極と
なる透明導電膜で形成する。【効果】画素電極となる透明導電膜と半導体層をオーミ
ックコンタクトとするとともにエッチングの選択性を持
たせることにより、エッチングの際の格別なストッパ層
を不要とし、フォトプロセス工程を簡略化させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜半導体装置に係り、
特に、製造工程を簡略化した薄膜半導体に関する。

【０００２】

【従来の技術】従来、アクティブマトリックス型液晶表
示装置などに用いられている逆スタガ型薄膜半導体装置
には、ソース電極とドレイン電極とを分離する際に、半
導体膜をオーバーエッチングし分離するタイプのものと
半導体膜上に半導体膜のオーバーエッチングならびにエ
ッチング時のダメージ等を防止するためにチャンネル保
護膜を設けたタイプのものとがあるが、それぞれの薄膜
半導体装置を図３及び図４に示す。

【０００３】図３は、ソース電極とドレイン電極とを分
離する際に、半導体膜をオーバーエッチングし分離する
タイプの薄膜半導体装置である。図３において、１はガ
ラスなどから成る絶縁基板、２は導電性金属などから成
るゲート電極、３は窒化シリコンなどから成るゲート絶
縁膜、４はアモルファスシリコンなどから成る半導体
膜、５，６は透明導電膜などから成るソース電極とドレ
イン電極である。半導体膜４とソース電極５，ドレイン
電極６との間には、半導体膜４とソース電極５及びドレ
イン電極６とがオーミックコンタクトするように、ｎ型
のドーパントを高濃度に含有するオーミックコンタクト
層８，バリアメタル（高融点金属）層９が設けられてい
る。なお、図３中、６は、ドレイン電極６となる透明導
電膜などから画素電極である。

【０００４】また、図４は、半導体膜上に半導体膜のオ
ーバーエッチングならびにエッチング時のダメージ等を
防止するためにチャネル保護膜を設けたタイプの薄膜半
導体装置である。図４において、１はガラスなどから成
る絶縁基板、２は導電性金属などから成るゲート電極、
３は窒化シリコンなどから成るゲート絶縁膜、４はアモ
ルファスシリコンなどから成る半導体膜、５，６は透明
導電膜などから成るソース電極とドレイン電極である。
半導体膜４とソース電極５，ドレイン電極６との間に
は、半導体膜４とソース電極５及びドレイン電極６とが
オーミックコンタクトするように、ｎ型のドーパントを
高濃度に含有するオーミックコンタクト層８，バリアメ
タル（高融点金属）層９が設けられている。また、ソー
ス電極とドレイン電極とを分離する際に、エッチング時
の半導体膜の薄膜化ならびにダメージ等を防止するため
に半導体膜４上にチャネル保護膜１０が設けられてい
る。なお、図４中、６は、ドレイン電極６となる透明導
電膜などから画素電極である。このような薄膜半導体
は、半導体膜４上の全面にソース電極５及びドレイン電
極６となる透明導電膜，バリアメタル（高融点金属）層
９及びオーミックコンタクト層８の中央部分をウエット
エッチング法やドライエッチング法などでエッチング除
去することにより、ソース電極５，ドレイン電極６を分
離するが、このソース電極５，ドレイン電極６を分離す
る際に、半導体膜４がオーバーエッチングによって消失
しないようにするとともに、半導体膜４とソース電極５
及びドレイン電極６とのオーミックコンタクト層８ある
いはバリアメタル（高融点金属）層９の一部が残って半
導体装置のオフ抵抗が低下するのを防止するために、半
導体膜４上に例えば窒化シリコンなどから成るチャネル
保護膜１０を形成してソース電極５及びドレイン電極
６，バリアメタル（高融点金属）層９，オーミックコン
タクト層８の所定部分が完全にエッチングされるように
していた。

【０００５】なお、この種の装置として関連するものに
は、例えば、特開平5−46106号，特開平5−47981号公報
等が挙げられる。

【０００６】

【発明が解決しようとする課題】従来の薄膜半導体装置
では、半導体装置の機能上は不要なチャネル保護膜１０
の形成が必要であるという問題があった。特に、このよ
うな薄膜半導体装置を多数形成するデバイスでは、製造
工程の煩雑化によって歩留まりが著しく低下するため、
製造工程はできるだけ簡略化することがのぞまれてい
る。

【０００７】また、上述のような半導体膜４をオーバー
エッチングし分離する薄膜半導体装置では、半導体膜４
をオーバーエッチング分だけ厚く形成する必要があり、
成膜時間が長くなり、生産背を低くする問題があった。
また、厚膜形成及びオーバーエッチングによる半導体膜
４の膜厚ばらつきが大きくなり均質な半導体装置を形成
できない等の問題があった。

【０００８】なお、上述のようなチャネル保護膜１０を
設けずに、エッチング液やエッチング時間などのエッチ
ング条件だけで、オーミックコンタクト層８をエッチン
グし、半導体膜４はエッチングしないようにすることも
報告されているが、量産性及び再現性の点で問題があ
り、均質な薄膜半導体装置を得ることはできない。

【０００９】

【課題を解決するための手段】本発明の特徴は、絶縁性
基板上にゲート電極，ゲート絶縁膜、及び半導体膜を順
次積層するとともに、この半導体膜上にオーミックコン
タクト層を介さずにソース電極とドレイン電極を形成し
た薄膜半導体において、前記ソース電極とドレイン電極
にドーパント（半導体用不純物）を含有した画素電極と
なる透明導電膜で形成した点にある。

【００１０】

【作用】上記のように構成することにより、ドーパント
（半導体用不純物）を含有した透明導電膜と半導体層と
は、オーミックコンタクト層を介さずにオーミックコン
タクトを形成でき、さらにエッチングの選択性があるこ
とから、ソース電極とドレイン電極との分離に、従来の
ようなチャネル保護膜を設ける必要はなく、製造工程を
簡略化することができる。

【００１１】

【実施例】以下、本発明を添付図面に基づき詳細に説明
する。図２は本発明の逆スタガ型構造の薄膜半導体装置
を示す平面図であり、図１は本発明の薄膜半導体装置図
２のＡ−Ａ部の断面図であり、１はガラスなどから成る
絶縁基板である。

【００１２】絶縁基板１上には、アルミニウム，クロ
ム，タンタルなどから成るゲート電極２が形成されてお
り、ゲート電極２上には窒化シリコン膜（ＳｉＮ）など
から成るゲート絶縁膜３、およびトランジスタのチャネ
ル領域となる半導体膜４が順次積層されている。半導体
膜４は、通常、ノンドープ半導体膜が用いられる。半導
体膜４上には、ソース電極５およびドレイン電極６とな
るドーパント（半導体用不純物）を含む透明導電膜が設
けられている。さらに、ソース電極５およびドレイン電
極６上に、パシベーション膜７が設けられている。

【００１３】次に、上述の薄膜半導体装置の製造方法を
図１に基づいて説明する。

【００１４】まず、図１(ａ)に示すように、ガラスなど
から成る絶縁基盤１上に、金属膜などから成るゲート電
極２を真空蒸着法やスパッタリング法で厚み１００〜４
００ｎｍ程度に形成して、エッチング法などによりパタ
ーニングする。この金属膜２は、アルミニウム（Ａ
ｌ），クロム（Ｃｒ），タンタル（Ｔａ）などが好適に
用いられるが、そのエッチング液は、アルミニウムをエ
ッチングする場合は燐酸が、クロムをエッチングする場
合は硝酸第二セリウムアンモニウム水溶液が好適に用い
られ、タンタルをエッチングする場合はケミカルドライ
エッチングなどで行われる。

【００１５】次に、図１(ｂ)に示すように、ゲート絶縁
膜３となる窒化シリコン膜，チャネル領域となるノンド
ープ半導体層４を順次積層する。窒化シリコン膜３は例
えばプラズマＣＶＤなどで厚み１００〜４００ｎｍ程度
に、ノンドープ半導体層４は例えばプラズマＣＶＤなど
で厚み５〜４００ｎｍ程度にそれぞれ形成される。

【００１６】次に、図１(ｃ)に示すように、ゲート電極
２上部周辺のノンドープ半導体層４および窒化シリコン
膜３をそれぞれ一つのパターニングで一括エッチング除
去する。この場合、導入ガスとして６フッ化イオウ(Ｓ
Ｆ₆）を含むガスによりドライエッチング法などを用
い、ノンドープ半導体層４および窒化シリコン膜３を一
括でパターンニングする方法が用いられる。６フッ化イ
オウ(ＳＦ₆）を含むガスに対するエッチング速度は、ノ
ンドープ半導体層が窒化シリコン膜より大きい。従っ
て、ノンドープ半導体層がエッチング完了し、窒化シリ
コン膜がエッチングされ始めると上部のノンドープ半導
体層がサイドエッチングされ結果的にノンドープ半導体
層が約５０度，窒化シリコン膜が約２０度にテーパ加工
される。テーパ形状のためその上部にソース電極５およ
びドレイン電極６が形成された場合も断線の確立は著し
く低減される。

【００１７】次に、図１(ｄ)に示すように、ドーパント
（半導体用不純物）を含む酸化錫，酸化インジウム，酸
化インジウム錫などから成るソース電極及びドレイン電
極となる透明導電膜５及び６をスパッタリング法などで
厚み１００〜４００ｎｍ程度に形成する。透明導電膜５
及び６の形成にはリン（Ｐ），アンチモン（Ｓｂ），砒
素（Ａｓ）等のｎ型ドーパントを含む酸化錫，酸化イン
ジウム，酸化インジウム錫等の透明導電膜によるスパッ
タリングターゲットでスパッタリング法により形成する
方法、または、酸化錫，酸化インジウム，酸化インジウ
ム錫等の透明導電膜をスパッタ法により薄膜を形成する
際アルゴン（Ａｒ）等の不活性ガスにリン（Ｐ），アン
チモン（Ｓｂ），砒素（Ａｓ）等のｎ型ドーパントを含
むガスを混合することにより透明導電膜を形成する方法
等が用いられる。

【００１８】次に、図１(ｅ)に示すように、ノンドープ
半導体層４上の透明導電膜５及び６をエッチング法など
によりソース電極５及びドレイン電極６となる透明導電
膜５及び６分離パターニングする。透明導電膜５及び６
をエッチングする場合は、例えば、臭化水素水溶液や亜
鉛を触媒とする塩硝酸系エッチング液が用いられる。ま
たは、ハロゲン化水素系ガスや有機系ガスなどによりド
ライエッチング法などを用い透明導電膜５及び６をパタ
ーンニングする方法が用いられる。

【００１９】最後に、図１(ｆ)に示す窒化シリコンなど
から成るパシベーション膜７を形成し、画素電極となる
ドレイン電極６上及び端子部上のパシベーション膜７を
エッチング法などによりパターニングして薄膜半導体が
完成する。この場合、６フッ化イオウ(ＳＦ₆）ガスなど
によりドライエッチング法などを用い、パシベーション
膜７をパターンニングする方法が用いられる。

【００２０】なお、実施例では、画素電極がｎ型ドーパ
ントを含む透明導電膜を用いたタイプについて述べた
が、画素電極となる透明導電膜を硼素（Ｂ），アルミニ
ウム（Ａｌ），ガリウム（Ｇａ）等のｐ型ドーパントを
含む酸化錫，酸化インジウム，酸化インジウム錫等の透
明導電膜で形成してもよい。

【００２１】次に、本発明の他の薄膜半導体装置の端子
部の断面構造を添付図面に基づき詳細に説明する。図６
は本発明の薄膜半導体装置のソース端子部の断面図であ
り、１はガラスなどから成る絶縁基板である。

【００２２】絶縁基盤１上には、アルミニウム，クロ
ム，タンタルなどから成るゲート電極２及びソース端子
２ａが形成されており、ゲート電極２上には窒化シリコ
ン膜（ＳｉＮ）などから成るゲート絶縁膜３、およびト
ランジスタのチャネル領域となる半導体膜４が、順次、
積層されている。この半導体膜４は、通常ノンドープ半
導体膜が用いられる。ソース端子２ａおよび半導体膜４
上には、ソース端子及びソース電極となるドーパント
（半導体用不純物）を含む透明導電膜５が設けられてい
る。さらに、ソース端子及びソース電極となるソース電
極５ドーパント（半導体用不純物）を含む透明導電膜５
上に、パシベーション膜７が設けられている。

【００２３】次に、本発明の他の薄膜半導体装置の端子
部の断面構造を添付図面に基づき詳細に説明する。図７
は本発明の薄膜半導体装置のゲート端子部の断面図であ
り、１はガラスなどから成る絶縁基板である。

【００２４】絶縁基盤１上には、アルミニウム，クロ
ム，タンタルなどから成るゲート電極２が形成されてお
り、ゲート電極２上には窒化シリコン膜（ＳｉＮ）など
から成るゲート絶縁膜３、およびトランジスタのチャネ
ル領域となる半導体膜４が順次積層されている。この半
導体膜４は、通常ノンドープ半導体膜が用いられる。ゲ
ート端子２上には、ゲート端子となるドーパント（半導
体用不純物）を含む透明導電膜５ａが設けられている。
さらに、ゲート端子５ａ及び薄膜半導体装置上に、パシ
ベーション膜７が設けられている。

【００２５】次に、本発明の他の薄膜半導体装置の製造
方法の断面構造を添付図面に基づき詳細に説明する。図
５は本発明の正スタガ型構造の薄膜半導体装置の断面図
であり、１はガラスなどから成る絶縁基板である。

【００２６】絶縁基板１上には、図５(ａ)に示すよう
に、ドーパント（半導体用不純物）を含む酸化錫，酸化
インジウム，酸化インジウム錫などから成るソース電極
及びドレイン電極となる透明導電膜５及び６をスパッタ
リング法などで厚み１００〜４００ｎｍ程度に形成す
る。透明導電膜５及び６の形成にはリン（Ｐ），アンチ
モン（Ｓｂ），砒素（Ａｓ）等のｎ型ドーパントを含む
酸化錫，酸化インジウム，酸化インジウム錫等の透明導
電膜によるスパッタリングターゲットでスパッタリング
法により形成する方法、または、酸化錫，酸化インジウ
ム，酸化インジウム錫等の透明導電膜をスパッタ法によ
り薄膜を形成する際アルゴン（Ａｒ）等の不活性ガスに
リン（Ｐ），アンチモン（Ｓｂ），砒素（Ａｓ）等のｎ
型ドーパントを含むガスを混合することにより透明導電
膜を形成する方法等が用いられる。次に、絶縁基板１上
の透明導電膜５及び６をエッチング法などによりソース
電極５及びドレイン電極６となる透明導電膜５及び６分
離パターニングする。透明導電膜５及び６をエッチング
する場合は、例えば臭化水素水溶液や亜鉛を触媒とする
塩硝酸系エッチング液が用いられる。または、ハロゲン
化水素系ガスや有機系ガスなどによりドライエッチング
法などを用い透明導電膜５及び６をパターンニングする
方法が用いられる。

【００２７】次に、図５(ｂ)に示すように、チャネル領
域となるノンドープ半導体層４，ゲート絶縁膜３となる
窒化シリコン膜を順次積層し、さらに、ゲート絶縁膜３
上に金属などから成るゲート電極２を順次積層する。こ
の金属膜２は、アルミニウム（Ａｌ），クロム（Ｃ
ｒ），タンタル（Ｔａ）などが好適に用いられる。ノン
ドープ半導体層４は、例えば、プラズマＣＶＤなどで厚
み５〜４００ｎｍ程度に、窒化シリコン膜３は、例え
ば、プラズマＣＶＤなどで厚み１００〜４００ｎｍ程度
に、それぞれ形成される。金属膜などから成るゲート電
極２は真空蒸着法やスパッタリング法で厚み１００〜４
００ｎｍ程度に形成する。

【００２８】次に、図５(ｃ)に示すように、エッチング
法などによりゲート電極となる金属膜をパターニングす
る。そのエッチング液は、アルミニウムをエッチングす
る場合は燐酸が、クロムをエッチングする場合は硝酸第
二セリウムアンモニウム水溶液が好適に用いられ、タン
タルをエッチングする場合はケミカルドライエッチング
などで行われる。

【００２９】次に、図５(ｄ)に示すように、ゲート電極
２下部周辺の窒化シリコン膜３およびノンドープ半導体
層４をそれぞれゲート電極形成用のレジスト１１を用い
て一つのパターニングで一括エッチング除去する。この
場合、４フッ化炭素(ＣＦ₄）ガスなどによりドライエッ
チング法などを用い、窒化シリコン膜３およびノンドー
プ半導体層４を一括でパターンニングする方法が用いら
れる。４フッ化炭素（ＣＦ₄)を含むガスに対するエッチ
ング速度は、窒化シリコン膜がノンドープ半導体層より
大きい。従って、窒化シリコン膜がエッチング完了し、
ノンドープ半導体層がエッチングされ始めると上部の窒
化シリコン膜がサイドエッチングされ結果的に窒化シリ
コン膜が約５０度，ノンドープ半導体層が約２０度にテ
ーパ加工される。テーパ形状のためその上部のゲート電
極２とソース電極５およびドレイン電極６の短絡の確立
は著しく低減される。

【００３０】最後に、図５(ｅ)に示す窒化シリコンなど
から成るパシベーション膜７を形成し、画素電極となる
ドレイン電極６上及び端子部上のパシベーション膜７を
エッチング法などによりパターニングして薄膜半導体が
完成する。この場合、６フッ化イオウ（ＳＦ₆）ガスな
どによりドライエッチング法などを用い、パシベーショ
ン膜７をパターンニングする方法が用いられる。

【００３１】なお、実施例では、画素電極がｎ型ドーパ
ントを含む透明導電膜を用いたタイプについて述べた
が、画素電極となる透明導電膜を硼素（Ｂ），アルミニ
ウム（Ａｌ），ガリウム（Ｇａ）等のｐ型ドーパントを
含む酸化錫，酸化インジウム，酸化インジウム錫等の透
明導電膜で形成してもよい。

【００３２】次に、本発明の他の薄膜半導体装置のソー
ス配線部に配線抵抗低減のための補助配線を設けた薄膜
半導体装置の断面構造を添付図面に基づき詳細に説明す
る。図８は本発明の薄膜半導体装置の断面図であり、１
はガラスなどから成る絶縁基板である。

【００３３】絶縁基盤１上には、アルミニウム，クロ
ム，タンタルなどから成るゲート電極２が形成されてお
り、ゲート電極２上には窒化シリコン膜（ＳｉＮ）など
から成るゲート絶縁膜３、およびトランジスタのチャネ
ル領域となる半導体膜４が順次積層されている。半導体
膜４は、通常ノンドープ半導体膜が用いられる。ソース
配線５下には、ゲート電極配線と同層のアルミニウム，
クロム，タンタルなどから成るソース配線補助配線２ｂ
が形成されており、ソース配線補助配線２ｂ上にドーパ
ント（半導体用不純物）を含む透明導電膜５が設けられ
ている。さらに、ゲート端子５ａ及び薄膜半導体装置上
に、パシベーション膜７が設けられている。

【００３４】次に、本発明の他の薄膜半導体装置のオフ
電流を保証するために薄膜半導体装置の隣のゲート配線
と画素電極となるドレイン電極とにより付加容量を設け
た薄膜半導体装置の断面構造を添付図面に基づき詳細に
説明する。図９は本発明の薄膜半導体装置の断面図であ
り、１はガラスなどから成る絶縁基板である。

【００３５】絶縁基盤１上には、アルミニウム，クロ
ム，タンタルなどから成る付加容量電極配線２ｃが形成
されており、付加容量電極配線２ｃ上には窒化シリコン
膜（ＳｉＮ）などから成るゲート絶縁膜３、およびトラ
ンジスタのチャネル領域となる半導体膜４が順次積層さ
れている。この半導体膜４は、通常ノンドープ半導体膜
が用いられる。この上にドーパント（半導体用不純物）
を含む透明導電膜６が設け、薄膜半導体装置のオフ電流
を保証するための付加容量を形成する。さらに、ゲート
端子５ａ及び薄膜半導体装置上に、パシベーション膜７
が設けられている。

【００３６】次に、本発明の他の薄膜半導体装置の製造
方法の断面構造を添付図面に基づき詳細に説明する。図
１０は本発明のコプレーナ型構造の薄膜半導体装置の断
面図であり、１はガラスなどから成る絶縁基板である。

【００３７】絶縁基板１上には、トランジスタのチャネ
ル領域となる半導体膜４が形成されており、半導体膜４
は、通常ノンドープ半導体膜が用いられる。半導体膜４
上には、ソース電極５およびドレイン電極６となるドー
パント（半導体用不純物）を含む透明導電膜が設けられ
ている。この上に、窒化シリコン膜（ＳｉＮ）などから
成るゲート絶縁膜３、およびアルミニウム，クロム，タ
ンタルなどから成るゲート電極２が順次積層されてい
る。さらに、薄膜半導体装置上に、パシベーション膜７
が設けられている。

【００３８】次に、本発明の他の薄膜半導体装置の製造
方法の断面構造を添付図面に基づき詳細に説明する。図
１１は本発明の逆コプレーナ型構造の薄膜半導体装置の
断面図であり、１はガラスなどから成る絶縁基板であ
る。

【００３９】絶縁基板１上には、アルミニウム，クロ
ム，タンタルなどから成るゲート電極２、およびゲート
電極２上には窒化シリコン膜（ＳｉＮ）などから成るゲ
ート絶縁膜３が順次積層されている。ゲート絶縁膜３に
は、ソース電極５およびドレイン電極６となるドーパン
ト（半導体用不純物）を含む透明導電膜が設けられてい
る。このドーパント（半導体用不純物）を含む透明導電
膜５および６上には、トランジスタのチャネル領域とな
る半導体膜４が形成されておりこの半導体膜４は、通常
ノンドープ半導体膜が用いられる。さらに、半導体膜４
に、パシベーション膜７が設けられている。

【００４０】なお、薄膜半導体装置のみの構造および製
造方法について述べたが、発明の薄膜半導体装置を用い
た液晶テレビ，パーソナルコンピュータ，ワークステー
ション等の平面ディスプレイ装置も本発明に含まれる。

【００４１】

【発明の効果】本発明によれば、絶縁性基板上に、ゲー
ト電極，ゲート絶縁膜、及び半導体膜を順次積層し、こ
の半導体層上に、オーミックコンタクト層を介さずに画
素電極となる透明導電膜形成した薄膜半導体装置におい
て、画素電極となる透明導電膜をドーパントを含有した
透明導電膜で形成したため、半導体膜と画素電極となる
透明導電膜とをオーミックコンタクトとし、また半導体
膜と画素電極となる透明導電膜との間でエッチングレー
トを異ならしめることができ、もってエッチングの際の
ストッパ層を格別に設ける必要がなく、製造工程が簡略
化する薄膜半導体装置の提供が可能となる。

【図面の簡単な説明】

【図１】本発明の薄膜半導体装置の製造方法の断面構造
の説明図。

【図２】本発明の薄膜半導体装置の平面構造の説明図。

【図３】従来の薄膜半導体装置の構造を示す説明図。

【図４】従来の他の薄膜半導体装置の構造を示す説明
図。

【図５】本発明の他の薄膜半導体装置の製造方法の断面
構造の説明図。

【図６】本発明の薄膜半導体装置のドレイン端子の断面
構造の説明図。

【図７】本発明の薄膜半導体装置のゲート端子の断面構
造の説明図。

【図８】本発明の薄膜半導体装置の補助配線の断面構造
の説明図。

【図９】本発明の薄膜半導体装置の付加容量の断面構造
の説明図。

【図１０】本発明の他の薄膜半導体装置の断面構造の説
明図。

【図１１】本発明の他の薄膜半導体装置の断面構造の説
明図。

【符号の説明】

１…絶縁基板、２…ゲート電極、３…ゲート絶縁膜、４
…半導体膜、５…ソース電極、６…ドレイン電極、７…
パシベーション膜、８…オーミックコンタクト層、９…
バリアメタル（高融点金属）層、１０…チャネル保護
膜、１１…レジスト。

───────────────────────────────────────────────────── フロントページの続き (72)発明者阿武恒一茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者作田弘樹茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者小西信武茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】絶縁基板上にゲート電極，ゲート絶縁膜、
および半導体膜を順次積層するとともに、前記半導体膜
上にソース電極とドレイン電極を形成した薄膜半導体装
置において、前記ソース電極および前記ドレイン電極を
ドーパントを含む透明導電膜で形成したことを特徴とす
る薄膜半導体装置。
【請求項２】絶縁基板上にソース電極とドレイン電極を
形成後、半導体膜，ゲート絶縁膜、およびゲート電極を
順次積層し製造する薄膜半導体装置において、前記ソー
ス電極および前記ドレイン電極をドーパントを含む透明
導電膜で形成したことを特徴とする薄膜半導体装置。
【請求項３】絶縁基板上にゲート電極となる導電性金属
層を形成して所定部分をエッチング除去し、前記導電性
金属層上にゲート絶縁膜となる絶縁層、チャネルとなる
半導体層を順次積層して所定部分をエッチング除去し、
前記絶縁層および前記半導体層上にソース電極およびド
レイン電極となるドーパントを含む透明導電膜で形成し
て所定部分をエッチング除去し、パシベーション層を形
成して所定部分をエッチング除去する工程を含んでなる
薄膜半導体装置の製造方法。
【請求項４】絶縁基板上にソース電極およびドレイン電
極となるドーパントを含む透明導電膜で形成して所定部
分をエッチング除去し、前記透明導電膜上にチャネルと
なる半導体層，ゲート絶縁膜となる絶縁層およびゲート
電極となる導電性金属層を、順次、積層して所定部分を
エッチング除去し、パシベーション層を形成して所定部
分をエッチング除去する工程を含んで成る薄膜半導体装
置の製造方法。
【請求項５】請求項１，２，３または４において、前記
ソース電極および前記ドレイン電極をｎ型ドーパントを
含む透明導電膜で形成した薄膜半導体装置。
【請求項６】請求項１，２，３または４において、前記
ソース電極および前記ドレイン電極をｐ型ドーパントを
含む透明導電膜で形成した薄膜半導体装置。
【請求項７】透明導電膜にｎ型ドーパントを含むことを
特徴とするスパッタリングターゲット。
【請求項８】透明導電膜にｐ型ドーパントを含むことを
特徴とするスパッタリングターゲット。
【請求項９】透明導電膜をスパッタリング法により薄膜
を形成する際、不活性ガスにｎ型ドーパントを含むガス
を混合することを特徴とする透明導電膜をスパッタ方
法。
【請求項１０】透明導電膜をスパッタリング法により薄
膜を形成する際、不活性ガスにｐ型ドーパントを含むガ
スを混合することを特徴とする透明導電膜をスパッタリ
ング方法。
【請求項１１】請求項１，２，３，４，５または６にお
いて、前記半導体膜として非晶質シリコン，前記ゲート
絶縁膜としてシリコンナイトライド膜を用いた薄膜半導
体装置。
【請求項１２】請求項１，３，５または６において、前
記透明絶縁基板上に前記絶縁膜，前記半導体膜が積層さ
れ、この２層膜を同一レジストパターンで加工したエッ
チング端面における基板面との角度が前記半導体膜より
前記絶縁膜が小さくなる構造である薄膜半導体装置。
【請求項１３】請求項２，４，５または６において、前
記透明絶縁基板上に前記半導体膜，前記絶縁膜が積層さ
れ、この２層膜を同一レジストパターンで加工したエッ
チング端面における基板面との角度が前記絶縁膜より前
記半導体膜が小さくなる構造である薄膜半導体装置。
【請求項１４】請求項３または１２において、前記半導
体層および前記絶縁層のエッチングをドライエッチング
方法を用いて行い、導入ガスとして６フッ化イオウ(Ｓ
Ｆ₆）を含む薄膜半導体装置。
【請求項１５】請求項４または１３において、前記絶縁
層および前記半導体層のエッチングをドライエッチング
方法を用いて行い、導入ガスとして４フッ化炭素(Ｃ
Ｆ₄）を含む薄膜半導体装置。
【請求項１６】請求項１，２，３，４，５，６，１１，
１２，１３，１４または１５において、前記薄膜半導体
装置を用いた平面ディスプレイ装置。