JPH0621248A - 電子部品用パッケージ - Google Patents
電子部品用パッケージInfo
- Publication number
- JPH0621248A JPH0621248A JP4196272A JP19627292A JPH0621248A JP H0621248 A JPH0621248 A JP H0621248A JP 4196272 A JP4196272 A JP 4196272A JP 19627292 A JP19627292 A JP 19627292A JP H0621248 A JPH0621248 A JP H0621248A
- Authority
- JP
- Japan
- Prior art keywords
- eyelet
- package
- pad
- external circuit
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 アイレットに外部回路接続用の線路を狭ピッ
チで多数本並べて備えた、高集積化した電子部品や複数
の電子部品を搭載可能な小型のパッケージであって、キ
ャップを容易に接合可能なパッケージを得る。 【構成】 アイレット１０をセラミックで形成して、そ
のアイレット１０の上下方向にビア２０を多数本狭ピッ
チで並べて備える。アイレット１０上下面には、ビア２
０に接続された電子部品の電極接続用のパッド２２と外
部回路接続用のパッド２４とをそれぞれ備える。アイレ
ット１０上面周囲には、キャップ７０溶接用のシールリ
ング４０を、その外周縁をアイレット１０側縁外方に突
出させて備える。
チで多数本並べて備えた、高集積化した電子部品や複数
の電子部品を搭載可能な小型のパッケージであって、キ
ャップを容易に接合可能なパッケージを得る。 【構成】 アイレット１０をセラミックで形成して、そ
のアイレット１０の上下方向にビア２０を多数本狭ピッ
チで並べて備える。アイレット１０上下面には、ビア２
０に接続された電子部品の電極接続用のパッド２２と外
部回路接続用のパッド２４とをそれぞれ備える。アイレ
ット１０上面周囲には、キャップ７０溶接用のシールリ
ング４０を、その外周縁をアイレット１０側縁外方に突
出させて備える。
Description
【０００１】
【産業上の利用分野】本発明は、光素子、半導体チップ
等の電子部品を収容する電子部品用パッケージに関す
る。
等の電子部品を収容する電子部品用パッケージに関す
る。
【０００２】
【従来の技術】従来より、図４に示したように、円板状
等をした金属製のアイレット１００の表面に上下に貫通
して開口した穴１２０に、リード２００をガラス部材３
００を用いて気密に封着してなる電子部品用パッケージ
がある。
等をした金属製のアイレット１００の表面に上下に貫通
して開口した穴１２０に、リード２００をガラス部材３
００を用いて気密に封着してなる電子部品用パッケージ
がある。
【０００３】このパッケージの使用に際しては、そのア
イレット１００上面に電子部品６００を搭載等して、そ
の電子部品６００の電極をアイレット１００上方に突出
したリード２００先端にワイヤ（図示せず）等を用いて
接続している。それと共に、電子部品６００の上方周囲
をキャップ（図示せず）で覆って、そのキャップ下端周
縁をアイレット１００上面にシーム溶接により気密に接
合している。そして、アイレット１００とキャップとで
囲まれた密閉空間内に電子部品６００を封入していると
共に、電子部品６００の電極を、それを接続した上記リ
ード２００を介して、パッケージ実装用の基板等に設け
た外部回路に接続している。
イレット１００上面に電子部品６００を搭載等して、そ
の電子部品６００の電極をアイレット１００上方に突出
したリード２００先端にワイヤ（図示せず）等を用いて
接続している。それと共に、電子部品６００の上方周囲
をキャップ（図示せず）で覆って、そのキャップ下端周
縁をアイレット１００上面にシーム溶接により気密に接
合している。そして、アイレット１００とキャップとで
囲まれた密閉空間内に電子部品６００を封入していると
共に、電子部品６００の電極を、それを接続した上記リ
ード２００を介して、パッケージ実装用の基板等に設け
た外部回路に接続している。
【０００４】近時は、電子機器の小型化の要求に伴っ
て、上記パッケージのアイレット１００に高集積化した
半導体チップ等の電子部品や半導体チップと光素子等の
複数の電子部品を搭載等することが行われている。
て、上記パッケージのアイレット１００に高集積化した
半導体チップ等の電子部品や半導体チップと光素子等の
複数の電子部品を搭載等することが行われている。
【０００５】このような高集積化した電子部品や複数の
電子部品を搭載等するアイレット１００には、その搭載
等する電子部品の電極数に応じて、多数本の外部回路接
続用のリード２００を高密度に備える必要がある。
電子部品を搭載等するアイレット１００には、その搭載
等する電子部品の電極数に応じて、多数本の外部回路接
続用のリード２００を高密度に備える必要がある。
【０００６】従来、アイレット１００に多数本のリード
２００を備える場合には、アイレット１００表面に多数
の穴１２０を開口して、それらの穴１２０にリード２０
０をガラス部材３００を用いてそれぞれ封着している。
２００を備える場合には、アイレット１００表面に多数
の穴１２０を開口して、それらの穴１２０にリード２０
０をガラス部材３００を用いてそれぞれ封着している。
【０００７】
【発明が解決しようとする課題】しかしながら、アイレ
ット１００表面に開口する穴１２０の径は、それに封着
するリード２００のアイレット１００に対しての絶縁性
を確実に保つために、一定値以上に大きくしなければな
らず、上記のように、アイレット１００表面にリード２
００封着用の多数の穴１２０を開口しようとすると、ア
イレット１００の外径を大きくする必要があって、上記
パッケージでは、近時のパッケージの小型化の要求に応
ずることができなかった。
ット１００表面に開口する穴１２０の径は、それに封着
するリード２００のアイレット１００に対しての絶縁性
を確実に保つために、一定値以上に大きくしなければな
らず、上記のように、アイレット１００表面にリード２
００封着用の多数の穴１２０を開口しようとすると、ア
イレット１００の外径を大きくする必要があって、上記
パッケージでは、近時のパッケージの小型化の要求に応
ずることができなかった。
【０００８】本発明は、このような課題に鑑みてなされ
たもので、上記のように、アイレットの外径を大きく形
成せずとも、アイレットにリードに代わる多数本の外部
回路接続用の線路を備えて、その外部回路接続用の線路
を介して、アイレットに搭載等した電子部品の多数の電
極を外部回路に接続できる電子部品用パッケージ（以
下、パッケージという）を提供することを目的としてい
る。
たもので、上記のように、アイレットの外径を大きく形
成せずとも、アイレットにリードに代わる多数本の外部
回路接続用の線路を備えて、その外部回路接続用の線路
を介して、アイレットに搭載等した電子部品の多数の電
極を外部回路に接続できる電子部品用パッケージ（以
下、パッケージという）を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のパッケージは、アイレットをセラミックで
形成して、そのアイレットにビアを上下方向に備え、前
記アイレット上面に前記ビアに接続された電子部品の電
極接続用のパッドを備えると共に、前記アイレット下面
又はその側面に前記ビアに接続された外部回路接続用の
パッドを備え、さらに、前記アイレット上面周囲にキャ
ップ溶接用のシールリングを、その外周縁をアイレット
側縁外方に突出させて備えたことを特徴としている。
に、本発明のパッケージは、アイレットをセラミックで
形成して、そのアイレットにビアを上下方向に備え、前
記アイレット上面に前記ビアに接続された電子部品の電
極接続用のパッドを備えると共に、前記アイレット下面
又はその側面に前記ビアに接続された外部回路接続用の
パッドを備え、さらに、前記アイレット上面周囲にキャ
ップ溶接用のシールリングを、その外周縁をアイレット
側縁外方に突出させて備えたことを特徴としている。
【００１０】本発明のパッケージにおいては、外部回路
接続用のパッドにリードを接続したり、外部回路接続用
のパッドにはんだバンプを備えたり、又は、アイレット
側面中途部からその下端にかけて切欠きを設けて、その
切欠き内側面からアイレット下面にかけてビアに接続さ
れた外部回路接続用のパッドを備えたりすることを好適
としている。
接続用のパッドにリードを接続したり、外部回路接続用
のパッドにはんだバンプを備えたり、又は、アイレット
側面中途部からその下端にかけて切欠きを設けて、その
切欠き内側面からアイレット下面にかけてビアに接続さ
れた外部回路接続用のパッドを備えたりすることを好適
としている。
【００１１】
【作用】上記構成のパッケージにおいては、アイレット
を絶縁性のセラミックで形成していて、アイレットにビ
アを上下方向に多数本備えた際に、それらのビアが絶縁
性のセラミックを介してそれぞれ隣合うことになり、ビ
アのピッチを狭めても、ビア間が短絡することがない。
を絶縁性のセラミックで形成していて、アイレットにビ
アを上下方向に多数本備えた際に、それらのビアが絶縁
性のセラミックを介してそれぞれ隣合うことになり、ビ
アのピッチを狭めても、ビア間が短絡することがない。
【００１２】そのため、アイレットに多数本のビアを狭
ピッチで並べて備えて、アイレットの外径を小さく形成
できる。
ピッチで並べて備えて、アイレットの外径を小さく形成
できる。
【００１３】また、アイレット上面周囲に備えたシール
リングを、その外周縁をアイレット側縁外方に突出させ
ている。
リングを、その外周縁をアイレット側縁外方に突出させ
ている。
【００１４】そのため、アイレット側縁外方に突出させ
たシールリング外周縁上にキャップの下端周囲の鍔部を
位置合わせして、その鍔部とシールリング外周縁とを抵
抗溶接機の電極間に挟持し、キャップの鍔部の全周をシ
ールリングに抵抗溶接により容易に一度に気密に接合で
きる。
たシールリング外周縁上にキャップの下端周囲の鍔部を
位置合わせして、その鍔部とシールリング外周縁とを抵
抗溶接機の電極間に挟持し、キャップの鍔部の全周をシ
ールリングに抵抗溶接により容易に一度に気密に接合で
きる。
【００１５】また、外部回路接続用のパッドにリードを
接続したパッケージにあっては、外部回路接続用のパッ
ドを、リードを介して、パッケージ実装用の基板等に設
けた外部回路に接続できる。
接続したパッケージにあっては、外部回路接続用のパッ
ドを、リードを介して、パッケージ実装用の基板等に設
けた外部回路に接続できる。
【００１６】また、外部回路接続用のパッドにはんだバ
ンプを備えたパッケージにあっては、外部回路接続用の
パッドをはんだバンプを用いて基板表面の外部回路には
んだ付け接続して、パッケージを基板に表面実装でき
る。
ンプを備えたパッケージにあっては、外部回路接続用の
パッドをはんだバンプを用いて基板表面の外部回路には
んだ付け接続して、パッケージを基板に表面実装でき
る。
【００１７】また、アイレット側面中途部からその下端
にかけて切欠きを設けて、その切欠き内側面からアイレ
ット下面にかけてビアに接続された外部回路接続用のパ
ッドを備えたパッケージにあっては、切欠き内側面から
アイレット下面にかけて備えたパッドを基板表面の外部
回路にはんだ付け接続して、パッケージを基板に表面実
装できる。
にかけて切欠きを設けて、その切欠き内側面からアイレ
ット下面にかけてビアに接続された外部回路接続用のパ
ッドを備えたパッケージにあっては、切欠き内側面から
アイレット下面にかけて備えたパッドを基板表面の外部
回路にはんだ付け接続して、パッケージを基板に表面実
装できる。
【００１８】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１は本発明のパッケージの好適な実施例を示し、
詳しくはその正面断面図を示している。以下に、このパ
ッケージを説明する。
る。図１は本発明のパッケージの好適な実施例を示し、
詳しくはその正面断面図を示している。以下に、このパ
ッケージを説明する。
【００１９】図において、１０は、Ａｌ2 Ｏ3 等のセラ
ミックからなるアイレットであって、円板状をしてい
る。
ミックからなるアイレットであって、円板状をしてい
る。
【００２０】アイレット１０には、その上下方向にメタ
ライズ等の導体ポールからなるビア（以下、ビアとい
う）２０をアイレット１０を上下に貫通して同心円状、
格子状等に多数本狭ピッチで並べて備えている。
ライズ等の導体ポールからなるビア（以下、ビアとい
う）２０をアイレット１０を上下に貫通して同心円状、
格子状等に多数本狭ピッチで並べて備えている。
【００２１】アイレット１０上面に露出したビア２０上
端には、電子部品の電極接続用のパッド２２をビア２０
に連続して備えている。
端には、電子部品の電極接続用のパッド２２をビア２０
に連続して備えている。
【００２２】アイレット１０下面に露出したビア２０下
端には、外部回路接続用のパッド２４をビア２０に連続
して備えている。
端には、外部回路接続用のパッド２４をビア２０に連続
して備えている。
【００２３】外部回路接続用のパッド２４には、金属製
のリード５０の一端をろう付け等により接続して、リー
ド５０の他端をアイレット１０下方に延出している。
のリード５０の一端をろう付け等により接続して、リー
ド５０の他端をアイレット１０下方に延出している。
【００２４】アイレット１０表面中央には、キャビティ
１２をアイレット１０を上下に貫通して備えている。
１２をアイレット１０を上下に貫通して備えている。
【００２５】キャビティ１２底面は、Ｃｕ、Ｃｕ―Ｗ合
金等からなる高熱伝導率のヒートシンク３０で封じてい
る。具体的には、キャビティ１２底面を覆うヒートシン
ク３０周囲を、アイレット１０下面のキャビティ１２周
囲に帯状に備えたメタライズ層１４にろう付けしてい
る。
金等からなる高熱伝導率のヒートシンク３０で封じてい
る。具体的には、キャビティ１２底面を覆うヒートシン
ク３０周囲を、アイレット１０下面のキャビティ１２周
囲に帯状に備えたメタライズ層１４にろう付けしてい
る。
【００２６】アイレット１０上面周囲には、帯状をした
コバール（鉄―コバルト―ニッケル合金）等からなる金
属製のシールリング４０を備えている。具体的には、シ
ールリング４０をアイレット１０上面周囲に帯状に備え
たメタライズ層１６にろう付けしている。
コバール（鉄―コバルト―ニッケル合金）等からなる金
属製のシールリング４０を備えている。具体的には、シ
ールリング４０をアイレット１０上面周囲に帯状に備え
たメタライズ層１６にろう付けしている。
【００２７】アイレット１０上面周囲にろう付けしたシ
ールリング４０外周縁は、アイレット１０側縁外方に突
出させている。
ールリング４０外周縁は、アイレット１０側縁外方に突
出させている。
【００２８】図１に示したパッケージは、以上のように
構成していて、このパッケージは、次のようにして使用
している。
構成していて、このパッケージは、次のようにして使用
している。
【００２９】上述パッケージに電子部品の例えば光素子
６０を収納する場合には、図１に２点鎖線で示したよう
に、キャビティ１２底部のヒートシンク３０上に光素子
６０取着用のＣｕ、Ｃｕ―Ｗ合金等からなる高熱伝導性
の柱状のヒートブロック３２を起立させて備えて、その
キャビティ１２上方に突出したヒートブロック３２上端
側面に光素子６０を取着している。
６０を収納する場合には、図１に２点鎖線で示したよう
に、キャビティ１２底部のヒートシンク３０上に光素子
６０取着用のＣｕ、Ｃｕ―Ｗ合金等からなる高熱伝導性
の柱状のヒートブロック３２を起立させて備えて、その
キャビティ１２上方に突出したヒートブロック３２上端
側面に光素子６０を取着している。
【００３０】光素子６０の電極は、ワイヤ６４等を介し
て、アイレット１０上面の電子部品の電極接続用のパッ
ド２２に接続している。
て、アイレット１０上面の電子部品の電極接続用のパッ
ド２２に接続している。
【００３１】光素子６０上方周囲は、キャップ７０で覆
っている。キャップ下端周囲の鍔部７２は、シールリン
グ４０外周縁上に位置合わせして、鍔部７２とシールリ
ング４０外周縁とを抵抗溶接機の電極間に挟持し、鍔部
７２をシールリング４０上面に抵抗溶接により気密に接
合している。そして、光素子６０をキャップ７０とアイ
レット１０とで囲まれた密閉空間７４内に気密に封入し
ている。
っている。キャップ下端周囲の鍔部７２は、シールリン
グ４０外周縁上に位置合わせして、鍔部７２とシールリ
ング４０外周縁とを抵抗溶接機の電極間に挟持し、鍔部
７２をシールリング４０上面に抵抗溶接により気密に接
合している。そして、光素子６０をキャップ７０とアイ
レット１０とで囲まれた密閉空間７４内に気密に封入し
ている。
【００３２】鍔部７２をシールリング４０上面に抵抗溶
接する際には、鍔部７２下面又はシールリング４０上面
にプロジェクション（小突起）を数箇所突出させて設け
て、鍔部７２下面をシールリング４０上面に確実かつ容
易に抵抗溶接している。
接する際には、鍔部７２下面又はシールリング４０上面
にプロジェクション（小突起）を数箇所突出させて設け
て、鍔部７２下面をシールリング４０上面に確実かつ容
易に抵抗溶接している。
【００３３】アイレット１０下方に延出したリード５０
は、パッケージ実装用の基板９０の外部回路９２にはん
だ付け等により接続している。そして、基板の外部回路
９２と光素子６０の電極との間を、リード５０、パッド
２４、ビア２０、パッド２２、ワイヤ６４を介して、高
速信号を伝えたり、電源電流を流したりして、光素子６
０から光信号を発生させる等している。
は、パッケージ実装用の基板９０の外部回路９２にはん
だ付け等により接続している。そして、基板の外部回路
９２と光素子６０の電極との間を、リード５０、パッド
２４、ビア２０、パッド２２、ワイヤ６４を介して、高
速信号を伝えたり、電源電流を流したりして、光素子６
０から光信号を発生させる等している。
【００３４】図２は、本発明のパッケージの他の好適な
実施例を示し、詳しくはその正面断面図を示している。
以下に、このパッケージを説明する。
実施例を示し、詳しくはその正面断面図を示している。
以下に、このパッケージを説明する。
【００３５】図のパッケージでは、アイレット１０表面
にキャビティ１２を開口せずに、アイレット１０上面に
電子部品の例えば半導体チップ６２を搭載できるように
している。そして、そのアイレット１０上面に搭載した
半導体チップ６２の電極をワイヤ６４等を介してアイレ
ット１０上面の電子部品の電極接続用のパッド２２に接
続できるようにしている。
にキャビティ１２を開口せずに、アイレット１０上面に
電子部品の例えば半導体チップ６２を搭載できるように
している。そして、そのアイレット１０上面に搭載した
半導体チップ６２の電極をワイヤ６４等を介してアイレ
ット１０上面の電子部品の電極接続用のパッド２２に接
続できるようにしている。
【００３６】外部回路接続用のパッド２４には、リード
を接続せずに、半球状をしたはんだバンプ８０を形成し
ている。
を接続せずに、半球状をしたはんだバンプ８０を形成し
ている。
【００３７】そして、図２に２点鎖線で示したように、
外部回路接続用のパッド２４を基板９０表面の外部回路
９２に上記はんだバンプ８０を用いてフリップチップボ
ンディング法等によりはんだ付け接続して、パッケージ
を基板９０に表面実装できるようにしている。
外部回路接続用のパッド２４を基板９０表面の外部回路
９２に上記はんだバンプ８０を用いてフリップチップボ
ンディング法等によりはんだ付け接続して、パッケージ
を基板９０に表面実装できるようにしている。
【００３８】その他は、前述図１に示したパッケージと
同様に構成していて、その使用例も前述図１に示したパ
ッケージと同様であり、その同一部材には同一符号を付
し、その説明を省略する。
同様に構成していて、その使用例も前述図１に示したパ
ッケージと同様であり、その同一部材には同一符号を付
し、その説明を省略する。
【００３９】図３は本発明のパッケージのもう一つの好
適な実施例を示し、詳しくはその正面断面図を示してい
る。以下に、このパッケージを説明する。
適な実施例を示し、詳しくはその正面断面図を示してい
る。以下に、このパッケージを説明する。
【００４０】図のパッケージでは、アイレット１０をセ
ラミック層１０ａ、１０ｂを２層積層して形成してい
る。
ラミック層１０ａ、１０ｂを２層積層して形成してい
る。
【００４１】下部のセラミック層１０ｂには、その周囲
側面に所定間隔ずつあけて断面半円状をした切欠き１８
をセラミック層１０ｂを上下に貫通して複数並べて備え
ている。切欠き１８内側面からアイレット１０下面にか
けての部分には、メタライズ等からなる外部回路接続用
のパッド２４を備えている。切欠き１８上端は上部のセ
ラミック層１０ａで覆っている。そして、アイレット１
０側面中途部からその下端にかけて切欠き１８を設け
て、その切欠き１８内側面からアイレット１０下面にか
けて外部回路接続用のパッド２４を備えている。
側面に所定間隔ずつあけて断面半円状をした切欠き１８
をセラミック層１０ｂを上下に貫通して複数並べて備え
ている。切欠き１８内側面からアイレット１０下面にか
けての部分には、メタライズ等からなる外部回路接続用
のパッド２４を備えている。切欠き１８上端は上部のセ
ラミック層１０ａで覆っている。そして、アイレット１
０側面中途部からその下端にかけて切欠き１８を設け
て、その切欠き１８内側面からアイレット１０下面にか
けて外部回路接続用のパッド２４を備えている。
【００４２】アイレット１０の上部のセラミック層１０
ａには、その上下方向にビア２０を上部のセラミック層
１０ａを上下に貫通して備えている。
ａには、その上下方向にビア２０を上部のセラミック層
１０ａを上下に貫通して備えている。
【００４３】ビア２０下端は、上部と下部とのセラミッ
ク層１０ａ、１０ｂ間に備えたメタライズ等からなる導
体線路２６を介して、切欠き１８内側面に備えたパッド
２４に接続している。そして、切欠き１８内側面からア
イレット１０下面にかけて備えた外部回路接続用のパッ
ド２４をビア２０に接続している。
ク層１０ａ、１０ｂ間に備えたメタライズ等からなる導
体線路２６を介して、切欠き１８内側面に備えたパッド
２４に接続している。そして、切欠き１８内側面からア
イレット１０下面にかけて備えた外部回路接続用のパッ
ド２４をビア２０に接続している。
【００４４】そして、図３に２点鎖線で示したように、
切欠き１８内側面からアイレット１０下面にかけて備え
たパッド２４を基板９０表面の外部回路９２にはんだ８
２を用いてはんだ付け接続して、パッケージを、基板９
０に表面実装できるようにしている。
切欠き１８内側面からアイレット１０下面にかけて備え
たパッド２４を基板９０表面の外部回路９２にはんだ８
２を用いてはんだ付け接続して、パッケージを、基板９
０に表面実装できるようにしている。
【００４５】その他は、前述図１に示したパッケージと
同様に構成していて、その使用例も前述図１に示したパ
ッケージと同様であり、その同一部材には同一符号を付
し、その説明を省略する。
同様に構成していて、その使用例も前述図１に示したパ
ッケージと同様であり、その同一部材には同一符号を付
し、その説明を省略する。
【００４６】
【発明の効果】以上説明したように、本発明のパッケー
ジによれば、アイレットの外径を大きく広げることな
く、アイレットに多数本の外部回路接続用のビアを多数
本狭ピッチで並べて備えた小型のパッケージであって、
高集積化した電子部品や複数の電子部品を搭載可能なパ
ッケージを提供できる。
ジによれば、アイレットの外径を大きく広げることな
く、アイレットに多数本の外部回路接続用のビアを多数
本狭ピッチで並べて備えた小型のパッケージであって、
高集積化した電子部品や複数の電子部品を搭載可能なパ
ッケージを提供できる。
【００４７】それと共に、電子部品の上方周囲を覆うキ
ャップ下端周囲の鍔部をアイレット上面周囲に備えたシ
ールリングに抵抗溶接により容易に一度に気密に接合可
能なパッケージを提供できる。
ャップ下端周囲の鍔部をアイレット上面周囲に備えたシ
ールリングに抵抗溶接により容易に一度に気密に接合可
能なパッケージを提供できる。
【図１】本発明のパッケージの正面断面図である。
【図２】本発明のパッケージの正面断面図である。
【図３】本発明のパッケージの正面断面図である。
【図４】従来のパッケージの斜視図である。
１０ アイレット １２ キャビティ １４、１６ メタライズ層 １８ 切欠き ２０ ビア ２２、２４ パッド ３０ ヒートシンク ３２ ヒートブロック ４０ シールリング ５０ リード ６０ 光素子 ６２ 半導体チップ ７０ キャップ ７２ 鍔部 ８０ はんだバンプ ８２ はんだ ９０ 基板 ９２ 外部回路
Claims (4)
- 【請求項１】 アイレットをセラミックで形成して、そ
のアイレットにビアを上下方向に備え、前記アイレット
上面に前記ビアに接続された電子部品の電極接続用のパ
ッドを備えると共に、前記アイレット下面又はその側面
に前記ビアに接続された外部回路接続用のパッドを備
え、さらに、前記アイレット上面周囲にキャップ溶接用
のシールリングを、その外周縁をアイレット側縁外方に
突出させて備えたことを特徴とする電子部品用パッケー
ジ。 - 【請求項２】 外部回路接続用のパッドにリードを接続
した請求項１記載の電子部品用パッケージ。 - 【請求項３】 外部回路接続用のパッドにはんだバンプ
を備えた請求項１記載の電子部品用パッケージ。 - 【請求項４】 アイレット側面中途部からその下端にか
けて切欠きを設けて、その切欠き内側面からアイレット
下面にかけてビアに接続された外部回路接続用のパッド
を備えた請求項１記載の電子部品用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196272A JPH0621248A (ja) | 1992-06-29 | 1992-06-29 | 電子部品用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196272A JPH0621248A (ja) | 1992-06-29 | 1992-06-29 | 電子部品用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621248A true JPH0621248A (ja) | 1994-01-28 |
Family
ID=16355048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4196272A Pending JPH0621248A (ja) | 1992-06-29 | 1992-06-29 | 電子部品用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621248A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043052A (ja) * | 2005-06-30 | 2007-02-15 | Nichia Chem Ind Ltd | 半導体装置およびその製造方法 |
| JP2020113695A (ja) * | 2019-01-16 | 2020-07-27 | 新光電気工業株式会社 | 半導体パッケージ用ステム、半導体パッケージ |
| JP2021068738A (ja) * | 2019-10-17 | 2021-04-30 | ウシオ電機株式会社 | 半導体発光装置 |
| WO2026048445A1 (ja) * | 2024-08-28 | 2026-03-05 | 京セラ株式会社 | 基板、素子収納用パッケージおよび電子装置 |
-
1992
- 1992-06-29 JP JP4196272A patent/JPH0621248A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043052A (ja) * | 2005-06-30 | 2007-02-15 | Nichia Chem Ind Ltd | 半導体装置およびその製造方法 |
| JP2020113695A (ja) * | 2019-01-16 | 2020-07-27 | 新光電気工業株式会社 | 半導体パッケージ用ステム、半導体パッケージ |
| JP2021068738A (ja) * | 2019-10-17 | 2021-04-30 | ウシオ電機株式会社 | 半導体発光装置 |
| JP2024028332A (ja) * | 2019-10-17 | 2024-03-04 | ウシオ電機株式会社 | 半導体発光装置 |
| WO2026048445A1 (ja) * | 2024-08-28 | 2026-03-05 | 京セラ株式会社 | 基板、素子収納用パッケージおよび電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165820A (en) | Package for electronic devices | |
| US5381039A (en) | Hermetic semiconductor device having jumper leads | |
| JPH0777247B2 (ja) | 半導体装置の製造方法 | |
| TW200845350A (en) | Dual or multiple row package | |
| CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
| JP2006041401A (ja) | 半導体装置及びその製造方法 | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| US4396971A (en) | LSI Chip package and method | |
| EP0517967A1 (en) | High current hermetic package | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JPS63229842A (ja) | 表面実装用パツケ−ジ | |
| JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH05121577A (ja) | 高電流用密封パツケージ | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPS6154656A (ja) | 半導体装置 |