JPH06214749A

JPH06214749A - 描画制御装置

Info

Publication number: JPH06214749A
Application number: JP563493A
Authority: JP
Inventors: Masayuki Nagaoka; 雅幸永岡; Jun Kitahara; 潤北原; Mariko Hara; 真理子原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-01-18
Filing date: 1993-01-18
Publication date: 1994-08-05

Abstract

(57)【要約】【目的】本発明の目的は、ビットブロック転送，文字描
画，線分描画等を行うための高速描画回路を遅滞なく動
作可能な描画制御装置を提供する事にある。【構成】ＣＰＵ１，主記憶２，ＶＲＡＭ４を備えた描画
制御装置３において、描画制御回路５、ハードウェアで
の自動初期化可能な描画制御回路制御レジスタ６、初期
値レジスタ７、描画処理ステイタス信号８、レジスタ制
御回路９を設けた。【効果】本発明によりビットブロック転送，文字描画，
線分描画等を行うための高速描画回路を遅滞なく動作さ
せることで、より快適なウィンドウシステムの操作環境
を提供する事ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置、特にパー
ソナルコンピュータ，ワークステーション等の描画制御
装置に関する。

【０００２】

【従来の技術】近年の半導体技術の進歩により、パーソ
ナルコンピュータやワークステーションなどの情報処理
装置の機能及び性能は年々著しく向上してきている。性
能向上の要素としては、中央処理装置（セントラルプ
ロセッシングユニット、以下ＣＰＵと略す）の高速
化、メモリや外部記憶手段の大容量化、そしてマンマシ
ンインターフェースの改善などをあげる事ができる。こ
のような背景のもと、ディスプレイの画面上にウィンド
ウと呼ぶ矩形の枠を一つ以上表示し、それらのウィンド
ウ一つ一つに応用プログラムを割り当てて動作させる、
いわゆるウィンドウシステムが実用化されるに至った。
このようなウィンドウシステムは画像や図形だけでなく
文字もグラフィックスによって表示するフルグラフィッ
クス描画処理を特徴とする。このウィンドウシステム全
体の性能は、特に次のような描画要素（描画プリミティ
ブ）の処理性能に大きく影響される事が知られている。

【０００３】（１）ビットブロック転送（２）文字描画（３）線分描画ビットブロック転送とは矩形で定義される領域のデータ
を他の矩形領域に転送する処理を一般化したもので、ウ
ィンドウシステム全体の処理の５０％以上を占める重要
な描画プリミティブである。文字の描画は一般のウィン
ドウシステムにおける処理の２０％から３０％を占め
る。ワードプロセッサなどの文字表示を主体とする応用
プログラムを実行する事を考慮すれば、その処理性能の
重要性は容易に理解されるであろう。線分の描画は一般
に処理の１０％から３０％を占める。これもＣＡＤ（コ
ンピュータ支援の設計）などの応用プログラムで複雑な
図面を表示する場合に処理の割合がさらに増加する事を
考えれば重要な描画プリミティブであることがわかる。

【０００４】さて、上記でＣＰＵの性能向上や記憶手段
の大容量化について述べたが、それらはウィンドウシス
テムを実用ベースに近づける下地の技術にすぎない。す
なわち、上記（１）から（３）のような処理は描画すべ
き座標計算などの前処理を終えた後、いかに高速に表示
用メモリ（ビデオランダムアクセスメモリ、以下
ＶＲＡＭと略す）に描画するかがポイントとなる。描画
処理自体の高速化のためには表示系に描画高速化の機構
を備える必要がある。このために従来から数多くの高速
描画の手段が発明されている。

【０００５】従来の技術としては、特開昭５９―１１９
３８５号公報に示される技術のように画素の座標を指定
しハードウェアでアドレスを計算してビットブロック転
送を行う方法がある。

【０００６】

【発明が解決しようとする課題】上記従来技術を用いた
描画制御装置ではハードウェアがアドレスの計算等を行
うため、レジスタに諸条件を設定する。基本的に設定が
必要な条件として、何色で描画するか、転送先に元々あ
った絵の上にオーバーライトするのかそれとも元々の色
と描画するデータの色をＸＯＲなどの論理演算をした後
に書き込むのか、論理演算をする場合の演算式の設定等
（以上をまとめて基本設定と呼ぶ）がある。さらに、例
えば斜めのラインを描画するには水平の線分を１ライン
ずつずらしてつなげれば良い為、ライン描画である事、
始点のアドレス、線分の長さ、線分の表示回数、線分の
長さの誤差補正値等を設定する。また、ビットブロック
転送の場合、基本設定のほかに、ビットブロック転送で
ある事、転送元矩形領域中の始点アドレスとその長さ、
転送を繰り返す回数（矩形の縦の長さを示す）及び転送
先矩形領域の始点アドレス、を描画装置のレジスタに書
き込む事でビットブロック転送を行う。この動作をソフ
トウェアで行う場合はＣＰＵが１ドット毎にデータを読
みだし、論理演算し、そして書き込む必要がある。この
ことからソフトウェアだけでビットブリット転送や直線
描画等を行ったときに比べ、従来の技術ではハードウェ
アでアドレス計算を行うため動作を非常に高速化する事
ができる。上記以外にもハードウェアを工夫する事でビ
ットブロック転送等を高速化する方法は存在するが、ハ
ードウェアが複雑な処理を行うほど設定が必要なレジス
タは増加してゆくという特徴がある。これらのレジスタ
を描画ごとに設定していては時間がかかりすぎるため、
レジスタに初期値を設定しておき、変更する必要の生じ
たレジスタだけを変更するといった方法が一般に知られ
ている。この方法では、ビットブロック転送などの処理
を行った後にまた初期値にレジスタを書き直す必要があ
る。そのためＣＰＵはビットブロック転送等の処理が終
了するのを待ちレジスタの値を書き直す処理を行う。レ
ジスタの数が増加すると書き直す必要の生じるレジスタ
の数も増加する。さらに、レジスタに書き込む時間はバ
スの速度に依存するが、バスの速度は現在ＣＰＵの動作
に対して高速とは言えない。これらの結果、従来はレジ
スタ値の初期化を行うために実際の描画処理とは直接関
係のない処理が必要であり、そのために速度の低下を招
くという問題点があった。

【０００７】

【課題を解決するための手段】前記問題点を解決するた
めに本発明はＣＰＵと、データを格納するＶＲＡＭ部
と、該ＶＲＡＭ部を制御する描画制御回路と、該描画制
御回路制御レジスタを備えた情報処理装置であって、該
描画制御回路制御レジスタを自動的に初期化する手段を
備えた描画制御装置を提供する。

【０００８】

【作用】描画制御回路制御レジスタを初期化する手段
は、描画制御回路がＶＲＡＭへのデータ転送を終了した
ときに出力する信号を監視し、描画が終了した時点で描
画制御回路制御レジスタを初期値に戻す。

【０００９】

【実施例】以下、本発明の描画制御装置の実施例を図
１，図２を用いて説明する。

【００１０】図１は、本発明の描画制御装置を用いた第
１の実施例のシステムの構成図である。１はＣＰＵ、２
は主記憶装置、３は本発明の描画制御装置、４はＶＲＡ
Ｍ、５はアドレス演算やＶＲＡＭへのリード／ライトを
行う描画回路、６は描画回路５が動作するための情報を
蓄えるレジスタ群、７は前記レジスタ群６の初期値を記
憶しておく初期値レジスタ、８は描画回路５が動作中か
否かを示す信号、９は信号８の情報を元にレジスタ群６
の値を制御するレジスタ制御回路、１０はシステムバス
である。次に本発明の描画制御装置がどのように動作す
るかを述べる。まず最初にＣＰＵ１は描画制御回路３の
初期値レジスタ７にレジスタ群６の初期値を書き込む。
このときレジスタ制御回路９は初期値レジスタ７に書き
込まれた値と同じ値をレジスタ群６に書き込む。以上で
描画制御装置３は初期化された事になる。その後、ＣＰ
Ｕ１は主記憶２からバス１０を通してプログラムを読み
込みどのような描画を行うか判断する。描画動作を決定
した後、ＣＰＵ１はレジスタ群６の中のどのレジスタを
書き換える必要があるかを判断する。そして、バス１０
を通してレジスタ群６のうちの変更が必要なレジスタに
変更値を書き込む。描画回路５はＣＰＵ１がレジスタ群
６に設定した値に従いＶＲＡＭ４に対してリード／ライ
トを行う。このとき信号８は描画回路５が動作を開始し
た事をレジスタ制御回路９に伝える。この状態でＣＰＵ
が描画制御装置３に対してステイタスをリードしてきた
場合、レジスタ制御回路９はＣＰＵ１のアクセスに対し
描画制御装置３が動作中であるという信号を返す。描画
回路５の動作が終了すると、信号８は描画終了をレジス
タ制御回路９に知らせる。レジスタ制御回路９は初期値
レジスタ７の値を元にレジスタ群６を初期化する。この
状態でＣＰＵが描画制御装置３に対してステイタスをリ
ードしてきた場合、レジスタ制御回路９はＣＰＵ１のア
クセスに対し描画制御装置３がレディ状態である事を返
す。

【００１１】本実施例では初期値レジスタ７の値に初期
化しているが、初期値は外部接続のＲＯＭでも描画制御
装置固有の値でも良い。

【００１２】図２（ａ）は従来例のタイムチャート、図
２（ｂ）は第１の実施例のタイムチャートである。１１
はレジスタライト用のＩ／Ｏ（アイオー）ライト信号、
１２は描画期間が終了したかをチェックするためのＩ／
Ｏリード信号、１３は描画期間中か否かを示すステイタ
ス信号、１４はＶＲＡＭアクセスを示すＲＡＳ（ロウア
ドレスストローブ）信号、２０は描画用のレジスタ設
定期間、２１は描画制御回路が実際にＶＲＡＭ等をアク
セスしている期間、２２は描画終了をＣＰＵが待ってい
る期間、２３は描画制御装置のレジスタ設定値を初期化
する期間、２４はＣＰＵが次の描画の前処理演算を行っ
ている期間、２５は次の描画用のレジスタ設定を行う期
間である。次に本タイムチャートでのＣＰＵの動作を説
明する。

【００１３】（ａ）従来の動作ＣＰＵはレジスタ設定期間２０に描画用のレジスタ設定
を行う。レジスタ設定が終了すると描画制御装置が動作
を開始し、ステイタス１３が動作中を示す。この間ＲＡ
Ｓ１４は頻繁に動作しＶＲＡＭ４にリード／ライトを行
っている。描画制御装置３が動作中、ＣＰＵはＩ／Ｏリ
ード１２を繰り返しステイタス１３が描画終了を示すま
で待つ。ステイタス１３が描画終了を示したところで、
ＣＰＵは前回の描画で変更したレジスタ値の初期化２３
を開始する。その後に次描画用の前処理演算２４を行
い、次描画用レジスタの設定２５に移る。

【００１４】（ｂ）本発明での動作ＣＰＵはレジスタ設定期間２０に描画用のレジスタ設定
を行う。レジスタ設定が終了すると描画制御装置が動作
を開始し、ステイタス１３が動作中を示す。この間ＲＡ
Ｓ１４は頻繁に動作しＶＲＡＭ４にリード／ライトを行
っている。描画制御装置３が動作中、ＣＰＵは次描画用
の前処理２４を行う。ステイタス１３が描画終了を示し
た時、本発明ではレジスタの値は瞬時に自動的に初期化
される。そしてＣＰＵは、描画用の前処理２４を済ませ
ステイタス１３が描画終了を示したところでレジスタ設
定２５を開始する。このときＣＰＵはレジスタ初期化用
の値を覚えておく必要がないため、次描画用の前処理演
算を従来に比べ早く開始する事ができ、また初期化を行
う必要がなくなるのでレジスタ設定にかかる時間も大き
く短縮される。

【００１５】

【発明の効果】本発明によれば、ウィンドウシステムに
おいて、描画制御装置を使用する際に従来ソフトウェア
が行う必要があったレジスタ設定をハードウェアが自動
的に行う事によって、ソフトウェアプログラムの作成時
の負担を軽減すると共に、冗長な処理を省き描画処理速
度を高速化する効果がある。つまり、ウィンドウシステ
ムにおけるウィンドウの移動、線描画，文字のスクロー
ル等のウィンドウシステム特有の処理にかかる時間を短
縮する事ができ、ウィンドウシステムの使用者に快適な
操作環境を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成図である。

【図２】本発明の第１の実施例の動作を示すタイムチャ
ートである。

【符号の説明】

１…ＣＰＵ、２…主記憶装置、３…描画制御装置、４…
ＶＲＡＭ、５…描画制御回路、６…描画制御回路制御レ
ジスタ、７…初期値記憶レジスタ、８…描画制御回路５
の動作中及び動作終了を示す信号、９…レジスタ制御回
路、１０…システムバス、１１…レジスタライト用のＩ
／Ｏ（アイオー）ライト信号、１２…ステイタスリード
用のＩ／Ｏ（アイオー）リード信号、１３…描画期間中
か否かを示すステイタス信号、１４…ＶＲＡＭアクセス
を示すＲＡＳ（ロウアドレスストローブ）信号、２０
…描画用のレジスタ設定期間、２１…描画制御回路のＶ
ＲＡＭアクセス期間、２２…描画動作終了待ち期間、２
３…描画制御装置のレジスタ初期化期間、２４…ＣＰＵ
の次描画前処理演算期間、２５…次描画用レジスタ設定
期間。

───────────────────────────────────────────────────── フロントページの続き (72)発明者原真理子横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内

Claims

【特許請求の範囲】

【請求項１】ＣＰＵと、データを格納するＶＲＡＭ部
と、該ＶＲＡＭ部を制御する描画制御回路と、該描画制
御回路制御レジスタを備えた情報処理装置であって、該
描画制御回路制御レジスタを自動的に初期化する手段を
備えたことを特徴とする描画制御装置。
【請求項２】請求項１記載の描画制御装置を使用したこ
とを特徴とする情報処理装置。