JPH0621681A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH0621681A JPH0621681A JP19456892A JP19456892A JPH0621681A JP H0621681 A JPH0621681 A JP H0621681A JP 19456892 A JP19456892 A JP 19456892A JP 19456892 A JP19456892 A JP 19456892A JP H0621681 A JPH0621681 A JP H0621681A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- electronic
- flexible substrate
- conductor pattern
- electromagnetic noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【構成】 電子回路を構成する電子素子４が取付けられ
たフレキシブル基板１を、アースされたパターンが形成
された一対のフレキシブル基板２，３によって包むよう
に挟み込む。 【効果】 電子回路部よりの電磁ノイズの漏洩を防止し
つつ、電子機器の小型化、形状の自由度の向上が図れ
る。
たフレキシブル基板１を、アースされたパターンが形成
された一対のフレキシブル基板２，３によって包むよう
に挟み込む。 【効果】 電子回路部よりの電磁ノイズの漏洩を防止し
つつ、電子機器の小型化、形状の自由度の向上が図れ
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路を構成する種
々の電子素子が基板上に配設されて構成された電子回路
装置に関する。
々の電子素子が基板上に配設されて構成された電子回路
装置に関する。
【０００２】
【従来の技術】従来、複数の電子素子により構成される
電子回路部を備えた種々の電子機器が提案されている。
このような電子機器においては、上記電子回路部が発す
る電磁ノイズ（ＥＭＩ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉ
ｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）が、この電子機器を構
成する筺体内や該筺体の外方側に漏洩することが問題と
なっている。このような電磁ノイズは、この電子機器や
他の電子機器の良好な作動を阻害する虞れがあるのみな
らず、人体に対しても少なからぬ影響を及ぼす虞れがあ
るからである。
電子回路部を備えた種々の電子機器が提案されている。
このような電子機器においては、上記電子回路部が発す
る電磁ノイズ（ＥＭＩ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉ
ｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）が、この電子機器を構
成する筺体内や該筺体の外方側に漏洩することが問題と
なっている。このような電磁ノイズは、この電子機器や
他の電子機器の良好な作動を阻害する虞れがあるのみな
らず、人体に対しても少なからぬ影響を及ぼす虞れがあ
るからである。
【０００３】そのため、従来より、上記電子機器には、
上記電磁ノイズの漏洩を防止する、いわゆるＥＭＩ対策
が施されている。このＥＭＩ対策としては、抵抗素子を
用いて上記電磁ノイズを上記電子回路部中を流れる信号
とともに低減させるもの、コンデンサを用いて該電磁ノ
イズを低減させるもの、インダクタを用いて該電磁ノイ
ズを低減させるもの、ＥＭＩ対策フィルタを用いて該電
磁ノイズを低減させるもの、あるいは、電磁ノイズ発生
源となる部分をシールドケース内に封止するもの等があ
る。
上記電磁ノイズの漏洩を防止する、いわゆるＥＭＩ対策
が施されている。このＥＭＩ対策としては、抵抗素子を
用いて上記電磁ノイズを上記電子回路部中を流れる信号
とともに低減させるもの、コンデンサを用いて該電磁ノ
イズを低減させるもの、インダクタを用いて該電磁ノイ
ズを低減させるもの、ＥＭＩ対策フィルタを用いて該電
磁ノイズを低減させるもの、あるいは、電磁ノイズ発生
源となる部分をシールドケース内に封止するもの等があ
る。
【０００４】
【発明が解決しようとする課題】ところで、上述のよう
な電子機器において、抵抗素子、コンデンサ、インダク
タ、または、ＥＭＩ対策フィルタを用いたＥＭＩ対策を
行うにあたっては、上記電子回路部のいずれの部分（ラ
イン）が電磁ノイズ発生源となっているかを調べる必要
がある。上記電子回路部のどのラインが電磁ノイズ発生
源であるかを調べるのは困難、かつ、煩雑な作業であ
り、ＥＭＩ対策そのものを困難なものとなしている。
な電子機器において、抵抗素子、コンデンサ、インダク
タ、または、ＥＭＩ対策フィルタを用いたＥＭＩ対策を
行うにあたっては、上記電子回路部のいずれの部分（ラ
イン）が電磁ノイズ発生源となっているかを調べる必要
がある。上記電子回路部のどのラインが電磁ノイズ発生
源であるかを調べるのは困難、かつ、煩雑な作業であ
り、ＥＭＩ対策そのものを困難なものとなしている。
【０００５】また、電磁ノイズ発生源となる部分をシー
ルドケース内に封止する場合には、上記電子機器の筺体
内にこのシールドケースを収納する空間を設ける必要が
生じ、該電子機器の構成の大型化、該筺体形状の自由度
の低下等が招来される。
ルドケース内に封止する場合には、上記電子機器の筺体
内にこのシールドケースを収納する空間を設ける必要が
生じ、該電子機器の構成の大型化、該筺体形状の自由度
の低下等が招来される。
【０００６】そこで、本発明は、上述の実情に鑑みて提
案されるものであって、電子機器の構成の大型化、筺体
形状の自由度の低下を招来することなく、また、煩雑な
作業を伴うことなしに、電磁ノイズの漏洩を良好に防止
できるようになされた電子回路装置を提供することを目
的とする。
案されるものであって、電子機器の構成の大型化、筺体
形状の自由度の低下を招来することなく、また、煩雑な
作業を伴うことなしに、電磁ノイズの漏洩を良好に防止
できるようになされた電子回路装置を提供することを目
的とする。
【０００７】
【課題を解決するための手段】上述の課題を解決し上記
目的を達成するため、本発明に係る電子回路装置は、電
子回路を構成する電子素子が取付けられた回路構成用フ
レキシブル基板と、この回路構成用フレキシブル基板を
両面側より挟み込むシールド用フレキシブル基板とを有
してなるものである。
目的を達成するため、本発明に係る電子回路装置は、電
子回路を構成する電子素子が取付けられた回路構成用フ
レキシブル基板と、この回路構成用フレキシブル基板を
両面側より挟み込むシールド用フレキシブル基板とを有
してなるものである。
【０００８】また、本発明は、上述の電子回路装置にお
いて、シールド用フレキシブル基板の略々全面に亘っ
て、接地された導体パターンを被着形成してなるもので
ある。
いて、シールド用フレキシブル基板の略々全面に亘っ
て、接地された導体パターンを被着形成してなるもので
ある。
【０００９】
【作用】本発明に係る電子回路装置においては、回路構
成用フレキシブル基板上に構成された電子回路の発する
電磁ノイズは、該回路構成用フレキシブル基板を両面側
より挟み込むシールド用フレキシブル基板によって遮蔽
され、外方に漏洩しない。
成用フレキシブル基板上に構成された電子回路の発する
電磁ノイズは、該回路構成用フレキシブル基板を両面側
より挟み込むシールド用フレキシブル基板によって遮蔽
され、外方に漏洩しない。
【００１０】また、上記電子回路装置において、シール
ド用フレキシブル基板の略々全面に亘って接地された導
体パターンを被着形成すると、上記電子回路の発する電
磁ノイズは、より一層確実に遮蔽される。
ド用フレキシブル基板の略々全面に亘って接地された導
体パターンを被着形成すると、上記電子回路の発する電
磁ノイズは、より一層確実に遮蔽される。
【００１１】
【実施例】以下、本発明の具体的な実施例を図面を参照
しながら説明する。本発明に係る電子回路装置は、図１
及び図２に示すように、電子回路を構成する複数の電子
素子４が取付けられた回路構成用フレキシブル基板１を
有して構成される。上記回路構成用フレキシブル基板１
は、ポリイミド樹脂（Ｐｏｌｙｉｍｉｄｅ）等の如き高
耐熱性の合成樹脂材料からなる基材（ベースフィルム）
と、この基材の主面部上にエッチング等の手段により所
定の形状を有して被着形成された導体パターンとを有し
て構成されている。
しながら説明する。本発明に係る電子回路装置は、図１
及び図２に示すように、電子回路を構成する複数の電子
素子４が取付けられた回路構成用フレキシブル基板１を
有して構成される。上記回路構成用フレキシブル基板１
は、ポリイミド樹脂（Ｐｏｌｙｉｍｉｄｅ）等の如き高
耐熱性の合成樹脂材料からなる基材（ベースフィルム）
と、この基材の主面部上にエッチング等の手段により所
定の形状を有して被着形成された導体パターンとを有し
て構成されている。
【００１２】上記各電子素子４は、いわゆる面実装タイ
プの電子素子であり、上記導体パターン上に載置される
ようにして該導体パターンに端子部４ａを半田付けされ
て、この導体パターンと共働して所定の電子回路を構成
している。
プの電子素子であり、上記導体パターン上に載置される
ようにして該導体パターンに端子部４ａを半田付けされ
て、この導体パターンと共働して所定の電子回路を構成
している。
【００１３】なお、上記導体パターンの表面部は、上記
各電子素子４の端子部４ａが半田付けされる部分以外の
部分が、絶縁層（カバーフィルム）によって被覆されて
いる。この絶縁層は、合成樹脂材料等により形成されて
いる。
各電子素子４の端子部４ａが半田付けされる部分以外の
部分が、絶縁層（カバーフィルム）によって被覆されて
いる。この絶縁層は、合成樹脂材料等により形成されて
いる。
【００１４】上記回路構成用フレキシブル基板１は、導
出部１ａを有している。この導出部１ａは、上記電子回
路を他の電子回路や電子機器に接続させるための導体パ
ターンが形成された幅狭の部分であり、上記フレキシブ
ル基板１の上記各電子素子４が取付けられた本体部分よ
り、半島状に突出形成されている。
出部１ａを有している。この導出部１ａは、上記電子回
路を他の電子回路や電子機器に接続させるための導体パ
ターンが形成された幅狭の部分であり、上記フレキシブ
ル基板１の上記各電子素子４が取付けられた本体部分よ
り、半島状に突出形成されている。
【００１５】そして、この電子回路装置においては、上
記回路構成用フレキシブル基板１は、第１及び第２のシ
ールド用フレキシブル基板２，３によって、両面側より
挟持されて封止されている。上記各シールド用フレキシ
ブル基板２，３は、図３に示すように、ポリイミド樹脂
等からなる基材と、この基材の一主面部上に被着形成さ
れた接地導体パターン５と、この接地導体パターン５上
にさらに被着形成された絶縁層６とを有して構成されて
いる。上記接地導体パターン５は、銅箔等より、上記各
シールド用フレキシブル基板２，３の略々全面を覆って
面状に形成され、グランド電位に接地されている。
記回路構成用フレキシブル基板１は、第１及び第２のシ
ールド用フレキシブル基板２，３によって、両面側より
挟持されて封止されている。上記各シールド用フレキシ
ブル基板２，３は、図３に示すように、ポリイミド樹脂
等からなる基材と、この基材の一主面部上に被着形成さ
れた接地導体パターン５と、この接地導体パターン５上
にさらに被着形成された絶縁層６とを有して構成されて
いる。上記接地導体パターン５は、銅箔等より、上記各
シールド用フレキシブル基板２，３の略々全面を覆って
面状に形成され、グランド電位に接地されている。
【００１６】そして、上記接地導体パターン５の周辺部
分には、半田鍍金部７が設けられている。上記各シール
ド用フレキシブル基板２，３は、互いに上記接地導体パ
ターン５が形成された側の主面部を対向させた状態で、
上記回路構成用フレキシブル基板１を挟持する。そし
て、上記各シールド用フレキシブル基板２，３は、図３
中矢印Ｄで示すように、互いの半田鍍金部７，７同士を
熔着されて、接合される。上記各シールド用フレキシブ
ル基板２，３の接地導体パターン５，５同士は、それぞ
れの半田鍍金部７，７を介して電気的に導通されて、袋
状のシールド体を構成する。
分には、半田鍍金部７が設けられている。上記各シール
ド用フレキシブル基板２，３は、互いに上記接地導体パ
ターン５が形成された側の主面部を対向させた状態で、
上記回路構成用フレキシブル基板１を挟持する。そし
て、上記各シールド用フレキシブル基板２，３は、図３
中矢印Ｄで示すように、互いの半田鍍金部７，７同士を
熔着されて、接合される。上記各シールド用フレキシブ
ル基板２，３の接地導体パターン５，５同士は、それぞ
れの半田鍍金部７，７を介して電気的に導通されて、袋
状のシールド体を構成する。
【００１７】なお、上記導出部１ａは、上記各シールド
用フレキシブル基板２，３間より外方側に引き出されて
いる。
用フレキシブル基板２，３間より外方側に引き出されて
いる。
【００１８】上述のように構成された本発明に係る電子
回路装置においては、上記各電子素子４により構成され
る電子回路の発する電磁ノイズは、上記各シールド用フ
レキシブル基板２，３の接地導体パターン５，５によっ
て遮蔽され、外方側に漏洩することがない。ただし、上
記導出部１ａにおいては、図２中矢印Ａで示すように、
上記電磁ノイズの僅かな漏洩が予想されるが、該電磁ノ
イズの漏洩部分が狭い範囲に限定されているため、この
電磁ノイズは、容易に遮断することができる。
回路装置においては、上記各電子素子４により構成され
る電子回路の発する電磁ノイズは、上記各シールド用フ
レキシブル基板２，３の接地導体パターン５，５によっ
て遮蔽され、外方側に漏洩することがない。ただし、上
記導出部１ａにおいては、図２中矢印Ａで示すように、
上記電磁ノイズの僅かな漏洩が予想されるが、該電磁ノ
イズの漏洩部分が狭い範囲に限定されているため、この
電磁ノイズは、容易に遮断することができる。
【００１９】この電子回路装置においては、上記各基板
１，２，３がフレキシブル基板であるため、上記回路構
成用フレキシブル基板１上に構成される電子回路部は、
上記電子機器の筺体内における設置位置についての自由
度が高く、また、占有体積が少なくて済む。また、この
電子回路装置においては、上記電子回路部の全体がシー
ルドされるため、いわゆるＥＭＩ対策用の電子素子を用
いる必要がなく、該電子回路部は、小型化が可能である
とともに、製作が容易化されている。
１，２，３がフレキシブル基板であるため、上記回路構
成用フレキシブル基板１上に構成される電子回路部は、
上記電子機器の筺体内における設置位置についての自由
度が高く、また、占有体積が少なくて済む。また、この
電子回路装置においては、上記電子回路部の全体がシー
ルドされるため、いわゆるＥＭＩ対策用の電子素子を用
いる必要がなく、該電子回路部は、小型化が可能である
とともに、製作が容易化されている。
【００２０】なお、上記接地導体パターン５は、上記各
シールド用フレキシブル基板２，３の略々全面を覆っ
て、網目状や格子状に形成されたものとしてもよい。
シールド用フレキシブル基板２，３の略々全面を覆っ
て、網目状や格子状に形成されたものとしてもよい。
【００２１】そして、本発明に係る電子回路装置は、図
４に示すように、上記回路構成用フレキシブル基板１に
一対の導出部１ａ，１ｂを設けて構成してもよい。これ
ら導出部１ａ，１ｂは、上記各シールド用フレキシブル
基板２，３間より外方側に引き出されている。この場合
には、図４中矢印Ｂ及び矢印Ｃで示すように、上記各導
出部１ａ，１ｂは、一方が上記電子回路部に対する信号
入力用となされ、他方が上記電子回路部よりの信号出力
用となされる。
４に示すように、上記回路構成用フレキシブル基板１に
一対の導出部１ａ，１ｂを設けて構成してもよい。これ
ら導出部１ａ，１ｂは、上記各シールド用フレキシブル
基板２，３間より外方側に引き出されている。この場合
には、図４中矢印Ｂ及び矢印Ｃで示すように、上記各導
出部１ａ，１ｂは、一方が上記電子回路部に対する信号
入力用となされ、他方が上記電子回路部よりの信号出力
用となされる。
【００２２】さらに、本発明に係る電子回路装置は、上
述した実施例中に示した如く第１及び第２のシールド用
フレキシブル基板２，３を有する構成に限定されず、図
５に示すように、１枚のシールド用フレキシブル基板２
を折曲させ、このシールド用フレキシブル基板２により
上記回路構成用フレキシブル基板１を包むようにして構
成してもよい。このシールド用フレキシブル基板２は、
上述の実施例中の第１のシールド用フレキシブル基板２
と同様に、基材、接地導体パターン５、絶縁槽６及び半
田鍍金部７を有して構成されている。そして、このシー
ルド用フレキシブル基板２は、上記接地導体パターン５
が内側側となるように、略々中央部より半分に折曲され
て、上記回路構成用フレキシブル基板１を包む。そし
て、上記接地導体パターン５は、上記半田鍍金部７の互
いに対向された部分が熔着されることにより、袋状のシ
ールド体を構成し、上記回路構成用フレキシブル基板１
上に構成された電子回路部が発生する電磁ノイズを遮蔽
する。
述した実施例中に示した如く第１及び第２のシールド用
フレキシブル基板２，３を有する構成に限定されず、図
５に示すように、１枚のシールド用フレキシブル基板２
を折曲させ、このシールド用フレキシブル基板２により
上記回路構成用フレキシブル基板１を包むようにして構
成してもよい。このシールド用フレキシブル基板２は、
上述の実施例中の第１のシールド用フレキシブル基板２
と同様に、基材、接地導体パターン５、絶縁槽６及び半
田鍍金部７を有して構成されている。そして、このシー
ルド用フレキシブル基板２は、上記接地導体パターン５
が内側側となるように、略々中央部より半分に折曲され
て、上記回路構成用フレキシブル基板１を包む。そし
て、上記接地導体パターン５は、上記半田鍍金部７の互
いに対向された部分が熔着されることにより、袋状のシ
ールド体を構成し、上記回路構成用フレキシブル基板１
上に構成された電子回路部が発生する電磁ノイズを遮蔽
する。
【００２３】なお、上述の各実施例中においては、上記
回路構成用フレキシブル基板１上の導体パターン及び端
子部４ａが絶縁層８により被覆され、また、上記接地導
体パターン５が上記絶縁層６により被覆されていること
により、これら導体パターン及び端子部４ａと接地導体
パターン５とは、互いに電気的に短絡されることが防止
されている。
回路構成用フレキシブル基板１上の導体パターン及び端
子部４ａが絶縁層８により被覆され、また、上記接地導
体パターン５が上記絶縁層６により被覆されていること
により、これら導体パターン及び端子部４ａと接地導体
パターン５とは、互いに電気的に短絡されることが防止
されている。
【００２４】
【発明の効果】上述のように、本発明に係る電子回路装
置は、回路構成用フレキシブル基板上に構成された電子
回路の発する電磁ノイズを、該回路構成用フレキシブル
基板を両面側より挟み込むシールド用フレキシブル基板
によって遮蔽し、外方に漏洩させないようにすることが
できる。
置は、回路構成用フレキシブル基板上に構成された電子
回路の発する電磁ノイズを、該回路構成用フレキシブル
基板を両面側より挟み込むシールド用フレキシブル基板
によって遮蔽し、外方に漏洩させないようにすることが
できる。
【００２５】また、上記電子回路装置において、シール
ド用フレキシブル基板の略々全面に亘って接地された導
体パターンを被着形成すると、上記電子回路の発する電
磁ノイズを、より一層確実に遮蔽することができる。
ド用フレキシブル基板の略々全面に亘って接地された導
体パターンを被着形成すると、上記電子回路の発する電
磁ノイズを、より一層確実に遮蔽することができる。
【００２６】そして、この電子回路装置においては、上
記各基板は、フレキシブル基板であることにより、小型
に構成でき、また、自由な形状となして構成することが
できる。
記各基板は、フレキシブル基板であることにより、小型
に構成でき、また、自由な形状となして構成することが
できる。
【００２７】さらに、この電子回路装置においては、い
わゆるＥＭＩ対策のための電子素子を必要とせず、上記
電子回路のどの部分が電磁ノイズ発生源であるかを調べ
る必要がない。
わゆるＥＭＩ対策のための電子素子を必要とせず、上記
電子回路のどの部分が電磁ノイズ発生源であるかを調べ
る必要がない。
【００２８】すなわち、本発明は、電子機器の構成の大
型化、筺体形状の自由度の低下を招来することなく、ま
た、煩雑な作業を伴うことなしに、電磁ノイズの漏洩を
良好に防止できるようになされた電子回路装置を提供す
ることができるものである。
型化、筺体形状の自由度の低下を招来することなく、ま
た、煩雑な作業を伴うことなしに、電磁ノイズの漏洩を
良好に防止できるようになされた電子回路装置を提供す
ることができるものである。
【図１】本発明に係る電子回路装置の構成を示す縦断面
図である。
図である。
【図２】上記電子回路装置の構成を示す平面図である。
【図３】上記電子回路装置の要部の構成を示す要部拡大
縦断面図である。
縦断面図である。
【図４】上記電子回路装置の構成の他の例を示す平面図
である。
である。
【図５】上記電子回路装置の構成のさらに他の例を示す
拡大縦断面図である。
拡大縦断面図である。
１・・・・・・・・・・・・・・・・・・・・・・・・回路構成用フレキシブル基
板 ２・・・・・・・・・・・・・・・・・・・・・・・・第１のシールド用フレキシ
ブル基板 ３・・・・・・・・・・・・・・・・・・・・・・・・第２のシールド用フレキシ
ブル基板 ４・・・・・・・・・・・・・・・・・・・・・・・・電子素子
板 ２・・・・・・・・・・・・・・・・・・・・・・・・第１のシールド用フレキシ
ブル基板 ３・・・・・・・・・・・・・・・・・・・・・・・・第２のシールド用フレキシ
ブル基板 ４・・・・・・・・・・・・・・・・・・・・・・・・電子素子
Claims (2)
- 【請求項１】 電子回路を構成する電子素子が取付けら
れた回路構成用フレキシブル基板と、 上記回路構成用フレキシブル基板を両面側より挟み込む
シールド用フレキシブル基板とを有してなる電子回路装
置。 - 【請求項２】 シールド用フレキシブル基板には、略々
全面に亘って、接地された導体パターンが被着形成され
てなる請求項１記載の電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19456892A JPH0621681A (ja) | 1992-06-30 | 1992-06-30 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19456892A JPH0621681A (ja) | 1992-06-30 | 1992-06-30 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621681A true JPH0621681A (ja) | 1994-01-28 |
Family
ID=16326700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19456892A Pending JPH0621681A (ja) | 1992-06-30 | 1992-06-30 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621681A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211033A (ja) * | 2007-02-27 | 2008-09-11 | Seiko Instruments Inc | 表示装置 |
| JP2009188083A (ja) * | 2008-02-05 | 2009-08-20 | Murata Mfg Co Ltd | 電磁遮蔽シート及び電磁遮蔽方法 |
| US9713247B2 (en) | 2014-10-24 | 2017-07-18 | Seiko Epson Corporation | Robot |
| US9801272B2 (en) | 2014-10-24 | 2017-10-24 | Seiko Epson Corporation | Robot |
| JPWO2020174941A1 (ja) * | 2019-02-28 | 2021-12-23 | ソニーグループ株式会社 | 電子機器及び基板 |
| US12501543B2 (en) | 2020-06-08 | 2025-12-16 | Olympus Corporation | Electronic module, manufacturing method for electronic module, and endoscope |
-
1992
- 1992-06-30 JP JP19456892A patent/JPH0621681A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211033A (ja) * | 2007-02-27 | 2008-09-11 | Seiko Instruments Inc | 表示装置 |
| JP2009188083A (ja) * | 2008-02-05 | 2009-08-20 | Murata Mfg Co Ltd | 電磁遮蔽シート及び電磁遮蔽方法 |
| US9713247B2 (en) | 2014-10-24 | 2017-07-18 | Seiko Epson Corporation | Robot |
| US9801272B2 (en) | 2014-10-24 | 2017-10-24 | Seiko Epson Corporation | Robot |
| JPWO2020174941A1 (ja) * | 2019-02-28 | 2021-12-23 | ソニーグループ株式会社 | 電子機器及び基板 |
| US12101886B2 (en) | 2019-02-28 | 2024-09-24 | Sony Group Corporation | Electronic apparatus and substrate |
| US12501543B2 (en) | 2020-06-08 | 2025-12-16 | Olympus Corporation | Electronic module, manufacturing method for electronic module, and endoscope |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150235966A1 (en) | Wiring board and semiconductor device using the same | |
| JP2010067989A (ja) | モジュール部品 | |
| JP5750528B1 (ja) | 部品内蔵回路基板 | |
| JP2000286587A (ja) | 外部ケーブル接続用コネクタ部の電磁シールド構造 | |
| CN107396621B (zh) | 用于电子装置的电磁屏蔽件 | |
| KR930004248B1 (ko) | 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판 | |
| KR0175000B1 (ko) | 전자파 억제구조를 갖는 반도체 소자 | |
| JPH0621681A (ja) | 電子回路装置 | |
| JPWO2020071493A1 (ja) | モジュール | |
| KR100851683B1 (ko) | 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐 | |
| CN107799489A (zh) | 电子装置 | |
| JPWO2020174941A1 (ja) | 電子機器及び基板 | |
| CN101286500B (zh) | 半导体模块及便携设备 | |
| JP4494714B2 (ja) | プリント配線板 | |
| JP3082579B2 (ja) | シールドケース | |
| JP2002164479A (ja) | 半導体装置およびその製造方法 | |
| JP2001024375A (ja) | シールド構造 | |
| CN112740845B (zh) | 模块 | |
| JPH088573A (ja) | シールドケース構造 | |
| JP2001007589A (ja) | プリント基板電源装置用シールド構造 | |
| JPH03276799A (ja) | 電子機器用回路装置 | |
| CN109121293B (zh) | 印刷电路板组件及电子设备 | |
| JP2878188B2 (ja) | 高周波回路用多層基板 | |
| JP2785502B2 (ja) | プリント基板 | |
| JP5347880B2 (ja) | 電磁シールド、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010130 |