JPH0621983A - Ｆｓｋ復調回路 - Google Patents
Ｆｓｋ復調回路Info
- Publication number
- JPH0621983A JPH0621983A JP17392092A JP17392092A JPH0621983A JP H0621983 A JPH0621983 A JP H0621983A JP 17392092 A JP17392092 A JP 17392092A JP 17392092 A JP17392092 A JP 17392092A JP H0621983 A JPH0621983 A JP H0621983A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- multiplication
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 238000005070 sampling Methods 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】検波波形の歪を低減するとともに処理量を削減
する。 【構成】ディレイ回路１，２と乗算回路３〜５と加算回
路７と係数８〜１０で構成されるＦＩＲフィルタから成
る遅延回路を備える。ＦＳＫの中心周波数ｆ０において
復調出力ＯＤを０にする。中心周波数ｆ０より低い周波
数ｆ１と高い周波数ｆ２とにおいて復調出力ＯＤを相互
に符号が異なり絶対値が同一となるようにフィルタ係数
８〜１０を設定する。利得を中心周波数ｆ０において１
となるように設定する。
する。 【構成】ディレイ回路１，２と乗算回路３〜５と加算回
路７と係数８〜１０で構成されるＦＩＲフィルタから成
る遅延回路を備える。ＦＳＫの中心周波数ｆ０において
復調出力ＯＤを０にする。中心周波数ｆ０より低い周波
数ｆ１と高い周波数ｆ２とにおいて復調出力ＯＤを相互
に符号が異なり絶対値が同一となるようにフィルタ係数
８〜１０を設定する。利得を中心周波数ｆ０において１
となるように設定する。
Description
【０００１】
【産業上の利用分野】本発明はＦＳＫ復調回路に関し、
特にアナログ回線用モデムのディジタル信号処理を用い
たＦＳＫ復調回路に関する。
特にアナログ回線用モデムのディジタル信号処理を用い
たＦＳＫ復調回路に関する。
【０００２】
【従来の技術】従来から、ＦＳＫの復調回路として遅延
検波方式が広く用いられている。遅延検波方式は、入力
信号とこの入力信号を一定時間遅延させた遅延信号とを
乗算し、ローパスフィルタにより上記遅延信号の倍の周
波数成分を除去ることによりＦＦＳＫの復調を行なうも
のである。
検波方式が広く用いられている。遅延検波方式は、入力
信号とこの入力信号を一定時間遅延させた遅延信号とを
乗算し、ローパスフィルタにより上記遅延信号の倍の周
波数成分を除去ることによりＦＦＳＫの復調を行なうも
のである。
【０００３】ここで、入力信号をＡ・ｓｉｎ２πｆｔと
し、遅延時間をＴとすると、上記乗算の結果は次式のよ
うに、時間的に変化しない成分と上記入力信号の２倍の
信号成分とになる。
し、遅延時間をＴとすると、上記乗算の結果は次式のよ
うに、時間的に変化しない成分と上記入力信号の２倍の
信号成分とになる。
【０００４】
【０００５】このうち、第２項はローパスフィルタによ
り除去されるために、最終的に出力は次式のようにな
る。
り除去されるために、最終的に出力は次式のようにな
る。
【０００６】
【０００７】ここで、遅延時間ＴをＦＳＫの中心周波数
ｆ０の１／４周期分に設定し、周波数をｆ０とこのｆ０
からの差分ｆδで置換えると、次式のとおり入力周波数
がｆ０未満の場合は出力が正となり、また、ｆ０を越え
る場合は出力が負となるので出力信号の正負を反てする
ことによりＦＳＫの復調が可能となる。
ｆ０の１／４周期分に設定し、周波数をｆ０とこのｆ０
からの差分ｆδで置換えると、次式のとおり入力周波数
がｆ０未満の場合は出力が正となり、また、ｆ０を越え
る場合は出力が負となるので出力信号の正負を反てする
ことによりＦＳＫの復調が可能となる。
【０００８】
【０００９】従来、ディジタル信号処理を用いた遅延検
波方式によるＦＳＫ復調回路は、上記ディジタル信号処
理により実現可能な遅延時間がサンプリング周期の整数
倍に制限されることのため、次のような方法で遅延検波
を行なっていた。まず、入力信号と適切な周波数の正弦
波とを乗算し、バンドパスフィルタにより不要な周波数
成分を除去することにより上記入力信号の周波数をシフ
トし、次に、上記入力にＦＳＫの中心周波数が入力され
た場合に、シフト後の上記周波数の１／４周期が上記サ
ンプリング周期の整数倍に対応するようにしていた。
波方式によるＦＳＫ復調回路は、上記ディジタル信号処
理により実現可能な遅延時間がサンプリング周期の整数
倍に制限されることのため、次のような方法で遅延検波
を行なっていた。まず、入力信号と適切な周波数の正弦
波とを乗算し、バンドパスフィルタにより不要な周波数
成分を除去することにより上記入力信号の周波数をシフ
トし、次に、上記入力にＦＳＫの中心周波数が入力され
た場合に、シフト後の上記周波数の１／４周期が上記サ
ンプリング周期の整数倍に対応するようにしていた。
【００１０】上記のような遅延検波を行なう従来のＦＳ
Ｋ復調回路は、図２に示すように、乗算回路３と、正弦
波発生器１４と、バンドパスフィルタ１５と、１サンプ
リング分の遅延を与えるディレイ回路１と、乗算回路６
と、ローパスフィルタ１１とを備えて構成されていた。
Ｋ復調回路は、図２に示すように、乗算回路３と、正弦
波発生器１４と、バンドパスフィルタ１５と、１サンプ
リング分の遅延を与えるディレイ回路１と、乗算回路６
と、ローパスフィルタ１１とを備えて構成されていた。
【００１１】次に、従来のＦＳＫ復調回路の動作につい
て説明する。
て説明する。
【００１２】まず、入力ＦＳＫ信号Ｆは、乗算回路３に
より、正弦波発生器１４で発生した正弦波Ｓと乗算され
る。この乗算結果、乗算回路３の出力には、入力ＦＳＫ
信号Ｆの周波数と正弦波Ｓの周波数との差の周波数成分
ｆＤと和の周波数成分ｆＡとが出力される。正弦波発生
器１４では、入力ＦＳＫ信号ＦにＦＳＫの中心周波数ｆ
０が入力された場合に、周波数成分ｆＤと周波数成分ｆ
Ａのいずれか一方の周期の１／４がディレイ回路１の遅
延時間に一致する周波数の正弦波を発生する。次に、バ
ンドパスフィルタ１５により、必要な周波数成分のみ抽
出し、ディレイ回路１と、乗算回路６と、ローパスフィ
ルタ１１とにより上述の遅延検波を行なうというもので
あった。
より、正弦波発生器１４で発生した正弦波Ｓと乗算され
る。この乗算結果、乗算回路３の出力には、入力ＦＳＫ
信号Ｆの周波数と正弦波Ｓの周波数との差の周波数成分
ｆＤと和の周波数成分ｆＡとが出力される。正弦波発生
器１４では、入力ＦＳＫ信号ＦにＦＳＫの中心周波数ｆ
０が入力された場合に、周波数成分ｆＤと周波数成分ｆ
Ａのいずれか一方の周期の１／４がディレイ回路１の遅
延時間に一致する周波数の正弦波を発生する。次に、バ
ンドパスフィルタ１５により、必要な周波数成分のみ抽
出し、ディレイ回路１と、乗算回路６と、ローパスフィ
ルタ１１とにより上述の遅延検波を行なうというもので
あった。
【００１３】
【発明が解決しようとする課題】上述した従来のＦＳＫ
復調回路は、入力信号の周波数を遅延検波に適した周波
数にシフトするために、上記入力信号に正弦波を乗算し
バンドパスフィルタにより不要周波数成分を除去してい
たので、検波後の波形が上記バンドパスフィルタの特性
による歪を受けることや、処理量が増大するという欠点
があった。
復調回路は、入力信号の周波数を遅延検波に適した周波
数にシフトするために、上記入力信号に正弦波を乗算し
バンドパスフィルタにより不要周波数成分を除去してい
たので、検波後の波形が上記バンドパスフィルタの特性
による歪を受けることや、処理量が増大するという欠点
があった。
【００１４】
【課題を解決するための手段】本発明のＦＳＫ復調回路
は、フィルタ係数がＦＳＫの中心周波数において遅延検
波後の出力を０とし前記中心周波数より低い周波数と前
記中心周波数より高い周波数とにおいて前記出力を相互
に符号が異なり絶対値が同一となるように設定され、利
得が前記中心周波数において１となるように設定された
有限インパルス応答フィルタを有する遅延回路を備えて
構成されている。
は、フィルタ係数がＦＳＫの中心周波数において遅延検
波後の出力を０とし前記中心周波数より低い周波数と前
記中心周波数より高い周波数とにおいて前記出力を相互
に符号が異なり絶対値が同一となるように設定され、利
得が前記中心周波数において１となるように設定された
有限インパルス応答フィルタを有する遅延回路を備えて
構成されている。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明のＦＳＫ復調回路の一実施例
を示すブロック図である。
を示すブロック図である。
【００１７】本実施例のＦＳＫ復調回路は、図１に示す
ように、それぞれ入力信号に１サンプリング分の遅延を
与えるディレイ回路１，２と、乗算回路３〜６と、乗算
回路３〜６の出力を加算する加算回路７と、乗算回路３
〜６のそれぞれの係数８〜１０と、ローパスフィルタ１
１とを備えて構成されている。
ように、それぞれ入力信号に１サンプリング分の遅延を
与えるディレイ回路１，２と、乗算回路３〜６と、乗算
回路３〜６の出力を加算する加算回路７と、乗算回路３
〜６のそれぞれの係数８〜１０と、ローパスフィルタ１
１とを備えて構成されている。
【００１８】次に、本実施例の動作について説明する。
【００１９】まず、入力ＦＳＫ信号Ｆは、乗算回路３，
６およびディレイ回路１にそれぞれ入力される。また、
ディレイ回路１の出力は乗算回路４とディレイ回路２に
それぞれ入力される。さらに、ディレイ回路２の出力は
乗算回路５に入力される。乗算回路３〜５の他方の入力
はそれぞれの係数８〜１０が入力されており、それぞれ
の乗算結果を加算回路７に入力する。加算回路７は、乗
算回路３〜５の乗算結果を加算し、その加算結果である
加算信号Ａを乗算回路６の他方の入力に入力する。乗算
回路６は入力ＦＳＫ信号Ｆと加算信号Ａとの遅延検波の
ための乗算すなわち検波乗算を実行し検波出力Ｄを出力
する。ローパスフィルタ１１は、検波出力Ｄに含まれる
上記検波乗算による入力ＦＳＫ信号Ｆの２倍の周波数成
分を除去し、復調出力ＯＤとして出力する。
６およびディレイ回路１にそれぞれ入力される。また、
ディレイ回路１の出力は乗算回路４とディレイ回路２に
それぞれ入力される。さらに、ディレイ回路２の出力は
乗算回路５に入力される。乗算回路３〜５の他方の入力
はそれぞれの係数８〜１０が入力されており、それぞれ
の乗算結果を加算回路７に入力する。加算回路７は、乗
算回路３〜５の乗算結果を加算し、その加算結果である
加算信号Ａを乗算回路６の他方の入力に入力する。乗算
回路６は入力ＦＳＫ信号Ｆと加算信号Ａとの遅延検波の
ための乗算すなわち検波乗算を実行し検波出力Ｄを出力
する。ローパスフィルタ１１は、検波出力Ｄに含まれる
上記検波乗算による入力ＦＳＫ信号Ｆの２倍の周波数成
分を除去し、復調出力ＯＤとして出力する。
【００２０】ここで、ディレイ回路１，２と、乗算回路
３〜５と、加算回路７と、係数８〜１０は、周知の有限
インパルス応答（ＦＩＲ）フィルタを構成している。以
下に、係数８〜１０の決定方法を説明する。
３〜５と、加算回路７と、係数８〜１０は、周知の有限
インパルス応答（ＦＩＲ）フィルタを構成している。以
下に、係数８〜１０の決定方法を説明する。
【００２１】入力ＦＳＫ信号ＦをＡ・ｓｉｎ２πｆｔ、
サンプリング周期をＴ、係数８〜１０の値をそれぞれ
ａ，ｂ，ｃとすると、復調出力ＯＤは次式で与えられ
る。
サンプリング周期をＴ、係数８〜１０の値をそれぞれ
ａ，ｂ，ｃとすると、復調出力ＯＤは次式で与えられ
る。
【００２２】
【００２３】遅延検波の正常な動作が可能となる条件
は、ＦＳＫの中心周波数ｆ０において復調出力ＯＤが０
となり、中心周波数ｆ０より低い周波数ｆ１側と高周波
数ｆ１側とにおいて符号（極性）が異なり絶対値が同一
となることである。さらに、中心周波数ｆ０においてＦ
ＩＲフィルタのゲインを１にすることを上記条件に加え
ると、次式（４）に示す連立一次方程式が得られる。
は、ＦＳＫの中心周波数ｆ０において復調出力ＯＤが０
となり、中心周波数ｆ０より低い周波数ｆ１側と高周波
数ｆ１側とにおいて符号（極性）が異なり絶対値が同一
となることである。さらに、中心周波数ｆ０においてＦ
ＩＲフィルタのゲインを１にすることを上記条件に加え
ると、次式（４）に示す連立一次方程式が得られる。
【００２４】
【００２５】（４）式の連立方程式は容易に解くことが
可能であり、その解を係数８〜１０のそれぞれの値とす
ることにより、遅延検波を行なうことができる。
可能であり、その解を係数８〜１０のそれぞれの値とす
ることにより、遅延検波を行なうことができる。
【００２６】
【発明の効果】以上説明したように、本発明のＦＳＫ復
調回路は、入力ＦＳＫ信号の周波数シフトを行なうこと
なく遅延検波を実行できるので、バンドパスフィルタ等
による検波波形の歪を低減するとともに処理量を大幅に
削減できるという効果がある。
調回路は、入力ＦＳＫ信号の周波数シフトを行なうこと
なく遅延検波を実行できるので、バンドパスフィルタ等
による検波波形の歪を低減するとともに処理量を大幅に
削減できるという効果がある。
【図１】本発明のＦＳＫ復調回路の一実施例を示すブロ
ック図である。
ック図である。
【図２】従来のＦＳＫ復調回路の一例を示すブロック図
である。
である。
１，２ ディレイ回路 ３〜６ 乗算回路 ８〜１０ 係数 １１ ローパスフィルタ １４ 正弦波発生器 １５ バンドパスフィルタ
Claims (2)
- 【請求項１】 フィルタ係数がＦＳＫの中心周波数にお
いて遅延検波後の出力を０とし前記中心周波数より低い
周波数と前記中心周波数より高い周波数とにおいて前記
出力を相互に符号が異なり絶対値が同一となるように設
定され、利得が前記中心周波数において１となるように
設定された有限インパルス応答フィルタを有する遅延回
路を備えることを特徴とするＦＳＫ復調回路。 - 【請求項２】 前記有限インパルス応答フィルタが第一
の入力信号に１サンプリング分の遅延を与え第二の入力
信号を出力する第一のディレイ回路と、 前記第二の入力信号に１サンプリング分の遅延を与え第
三の入力信号を出力する第二のディレイ回路と、 前記第一の入力信号と前記フィルタ係数を構成する第一
の係数との乗算を行ない第一の乗算結果を出力する第一
の乗算器と、 前記第二の入力信号と前記フィルタ係数を構成する第二
の係数との乗算を行ない第二の乗算結果を出力する第二
の乗算器と、 前記第三の入力信号と前記フィルタ係数を構成する第三
の係数との乗算を行ない第三の乗算結果を出力する第三
の乗算器と、 前記第一〜第三の乗算結果を加算し加算結果を出力する
加算器とを備えることを特徴とする請求項１記載のＦＳ
Ｋ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17392092A JPH0621983A (ja) | 1992-07-01 | 1992-07-01 | Ｆｓｋ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17392092A JPH0621983A (ja) | 1992-07-01 | 1992-07-01 | Ｆｓｋ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621983A true JPH0621983A (ja) | 1994-01-28 |
Family
ID=15969531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17392092A Withdrawn JPH0621983A (ja) | 1992-07-01 | 1992-07-01 | Ｆｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621983A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111740931A (zh) * | 2020-06-02 | 2020-10-02 | 苏州云芯微电子科技有限公司 | 一种基于延时自采样的fsk解调方法及系统 |
-
1992
- 1992-07-01 JP JP17392092A patent/JPH0621983A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111740931A (zh) * | 2020-06-02 | 2020-10-02 | 苏州云芯微电子科技有限公司 | 一种基于延时自采样的fsk解调方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62190973A (ja) | ノイズリダクシヨン回路 | |
| JP4063563B2 (ja) | 直接検波回路 | |
| JPH0621983A (ja) | Ｆｓｋ復調回路 | |
| KR920001976A (ko) | 휘도/색신호 분리방식 및 회로 | |
| WO2006077795A1 (ja) | サンプリング周波数変換装置 | |
| JP2830882B2 (ja) | 位相同期装置 | |
| JP4588760B2 (ja) | 位相補正回路 | |
| JPH01255338A (ja) | サンプリング位相制御装置 | |
| JPS63253713A (ja) | サンプリング回路 | |
| JP2914979B2 (ja) | 周波数変換装置 | |
| JPH073705Y2 (ja) | 遅延検波回路 | |
| KR20000068083A (ko) | 독립 측파대 신호를 위한 수신기 | |
| JPH05145377A (ja) | 周波数帯域分割フイルタ演算方式 | |
| JPH02294120A (ja) | デジタル信号のｄｃオフセット除去回路 | |
| JPH07202572A (ja) | 放送受信機用の振幅復調器 | |
| JPH09131343A (ja) | 超音波診断装置 | |
| JP2558655B2 (ja) | ディジタルｆｍ復調器 | |
| JP2996801B2 (ja) | ステレオ復調回路 | |
| JPS6195628A (ja) | ノイズ除去処理回路 | |
| JPH0440175A (ja) | インパルスノイズ除去回路 | |
| JPS617714A (ja) | 内挿フイルタ | |
| JPH04137816A (ja) | 雑音除去回路 | |
| JPH0149225B2 (ja) | ||
| JPS63114375A (ja) | デジタルクリツパ回路 | |
| JPS62274911A (ja) | オ−バサンプリングデイジタルフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |