JPH06222940A - マスタ/スレーブ判定方式 - Google Patents

マスタ/スレーブ判定方式

Info

Publication number
JPH06222940A
JPH06222940A JP5008894A JP889493A JPH06222940A JP H06222940 A JPH06222940 A JP H06222940A JP 5008894 A JP5008894 A JP 5008894A JP 889493 A JP889493 A JP 889493A JP H06222940 A JPH06222940 A JP H06222940A
Authority
JP
Japan
Prior art keywords
master
slave
signal
circuit
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5008894A
Other languages
English (en)
Inventor
Teruaki Aoki
照明 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP5008894A priority Critical patent/JPH06222940A/ja
Publication of JPH06222940A publication Critical patent/JPH06222940A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】 装置間の信号線本数を少なくすると共に、装
置の故障等のためにマスタ/スレーブ判定が異常になら
ないようにするマスタ/スレーブ判定方式を提供する。 【構成】 各装置201に、マスタ/スレーブ判定信号
303のための入力端子1及び出力端子2と、この出力
端子2にスレーブ信号を供給する第1の回路3と、入力
端子1からのスレーブ信号を出力端子2に供給する第2
の回路4と、入力端子1に接続されて自装置がマスタ/
スレーブのいずれであるかを判定する判定回路5とを設
け、マスタとなる装置の出力端子2から順に、1つの装
置の出力端子2を次の装置の入力端子1へと接続した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、クロック動作を行う装
置を複数接続して互いに信号の授受を行うシステムのマ
スタ/スレーブ判定方式に係り、特に、装置間の信号線
本数を少なくすると共に、装置の故障等のためにマスタ
/スレーブ判定が異常にならないようにするマスタ/ス
レーブ判定方式に関するものである。
【0002】
【従来の技術】図2に、同様の電子回路を内蔵する装置
201を3台接続したシステムの構成例を示す。各装置
201間はインタフェースケーブル202を用いて接続
されている。即ち、装置#1から装置#2へ、装置#2
から装置#3へインタフェースケーブル202が設けら
れている。装置#1はマスタとして動作し、装置#2と
装置#3はスレーブとして動作する。マスタは、2台の
スレーブにこのシステム全体の動作に必要なクロックを
出力する。2台のスレーブは、このクロックを利用す
る。
【0003】図3に、各装置の電源及び装置間の信号の
授受のブロック図を示す。各装置201は、同様の電子
回路302を内蔵すると共にそれぞれ独立に電源301
を内蔵している。マスタ(装置#1)から2台のスレー
ブにクロック信号及び制御信号304が供給され、スレ
ーブ(装置#2)にマスタ/スレーブ判定信号303が
供給されている。また、スレーブ(装置#2)からスレ
ーブ(装置#3)にマスタ/スレーブ判定信号303が
供給されている。装置#1のマスタ/スレーブ判定信号
入力は開放状態にあり、装置#1のマスタ/スレーブ判
定信号出力は装置#2のマスタ/スレーブ判定信号入力
に接続されている。同様に装置#2のマスタ/スレーブ
判定信号出力は装置#3のマスタ/スレーブ判定信号入
力に接続されている。各装置において、マスタとスレー
ブの判定は、マスタ/スレーブ判定信号303により行
われる。即ち、マスタ/スレーブ判定信号入力が開放状
態であればその装置はマスタとして動作し、他の装置か
らマスタ/スレーブ判定信号303が入力されていれば
その装置はスレーブとして動作するようになっている。
従って、図3においては、装置#1がマスタということ
になる。
【0004】図4に、装置内部の電子回路302のブロ
ック図を示す。電子回路302は、マスタ/スレーブ判
定部401、クロック信号及び制御信号入出力部40
3、動作部405を有しており、マスタ/スレーブ判定
部401は、マスタ/スレーブ判定信号303に基づい
てその装置がマスタとして動作するかスレーブとして動
作するかを判別して、マスタの場合にはマスタ表示信号
402を出力する。マスタ表示信号402は、クロック
信号及び制御信号入出力部403に入力される。その装
置がマスタの場合には、クロック信号及び制御信号入出
力部403において、クロック信号及び制御信号304
が生成される。クロック信号及び制御信号304は、ス
レーブとなる他の装置に出力される。一方、その装置が
スレーブの場合には、クロック信号及び制御信号入出力
部403はクロック信号及び制御信号304を入力され
る状態になる。いずれの場合でも、動作部405はマス
タから供給されるクロック信号及び制御信号404によ
って動作する。
【0005】図5に、従来のマスタ/スレーブ判定部4
01の例を示す。マスタ/スレーブ判定部401は、2
つのマスタ/スレーブ判定信号303の入力端子と、2
つのマスタ/スレーブ判定信号303の出力端子とを有
しており、各入力端子は抵抗器501を介して+5V電
源ラインにプルアップされている。各入力は、図示のよ
うにインバータ502、エクスクルーシブOR503、
NAND504に入力され、これらの出力が、マスタ表
示信号402及び他の装置の2つのマスタ/スレーブ判
定信号303となっている。図5において、マスタにな
る装置では、マスタ/スレーブ判定信号303の入力端
子が開放状態になっており、その結果、マスタ表示信号
402が“L”レベルになり、その装置がマスタである
ことを示すことになる。このとき2つのマスタ/スレー
ブ判定信号303の出力は共に“L”レベルになってい
るため、隣に接続されている装置では、マスタ表示信号
402が“H”レベルとなる。また、更に隣に接続され
ている装置でも、マスタ表示信号402が“H”レベル
となる。
【0006】図2において、各装置201が図5のよう
なマスタ/スレーブ判定部401を有していることによ
り、装置#1がマスタとして動作し、他の装置#2、装
置#3はスレーブとして動作する。
【0007】
【発明が解決しようとする課題】従来のマスタ/スレー
ブ判定部401には、以下の問題点があった。
【0008】第1に、マスタ/スレーブ判定信号が複数
必要なことである。装置間の信号の授受はインタフェー
スケーブルを介して行われるが、このように装置間をや
り取りされる信号の本数は少ないほうがよい。しかる
に、従来の方式では、マスタ/スレーブ判定信号が複数
必要であり、装置の台数が増えるにしたがって、必要な
マスタ/スレーブ判定信号の本数が増えてしまう。そし
て、マスタ表示信号を生成するための回路も複雑化す
る。
【0009】第2に、1台の装置の故障がシステムを異
常にすることである。即ち、従来の方式では、スレーブ
として動作している装置が、その電源の故障により動作
しなくなった場合、その装置からマスタ/スレーブ判定
信号をもらっている隣の装置では、マスタ/スレーブ判
定信号303の入力端子が開放状態となるため、マスタ
表示信号402が“L”レベルになり、その装置がマス
タとして動作することになる。しかし、今までマスタと
して動作している装置は依然としてマスタとして動作し
ているので、1つのシステムの中で2台の装置がマスタ
として動作することになる。このため、クロック信号及
び制御信号が2台の装置から出力され、これらの信号は
正常でなくなる。その結果、システムの動作が停止、又
は異常となる。
【0010】そこで、本発明の目的は、上記課題を解決
し、装置間の信号線本数を少なくすると共に、装置の故
障等のためにマスタ/スレーブ判定が異常にならないよ
うにするマスタ/スレーブ判定方式を提供することにあ
る。
【0011】
【課題を解決するための手段】上記目的を達成するため
に本発明は、各装置に、マスタ/スレーブ判定信号のた
めの入力端子及び出力端子と、この出力端子にスレーブ
信号を供給する第1の回路と、上記入力端子からのスレ
ーブ信号を上記出力端子に供給する第2の回路と、上記
入力端子に接続されて自装置がマスタ/スレーブのいず
れであるかを判定する判定回路とを設け、マスタとなる
装置の出力端子から順に、1つの装置の出力端子を次の
装置の入力端子へと接続したものである。
【0012】また、上記マスタ/スレーブ判定信号が低
論理レベルならマスタを示し、高論理レベルならスレー
ブを示すものとし、上記第1の回路を、高論理レベル電
源ラインより上記出力端子に順方向に接続されたダイオ
ードで構成し、上記第2の回路を、入力端子にアノード
が接続され且つ出力端子にカソードが接続されたダイオ
ードで構成し、さらに、判定回路に上記入力端子と低論
理レベル電源ラインとを接続する抵抗器を設けてもよ
い。
【0013】
【作用】上記構成により、各装置の出力端子には、第1
の回路と第2の回路いずれか又は双方からスレーブ信号
が供給される。マスタとなる装置を除く全ての装置の入
力端子には、その上流にある装置の出力端子からスレー
ブ信号が供給される。上流側の装置の第1の回路と第2
の回路のどちらかが故障しても、下流側の装置にはスレ
ーブ信号が供給される。これらの装置の判定回路では、
常に自装置がスレーブであるとの判定がなされる。一
方、マスタとなる装置にはスレーブ信号が供給されない
ので、マスタであるとの判定がなされる。
【0014】マスタ/スレーブ判定信号が、低論理レベ
ルならマスタを示し、高論理レベルならスレーブを示す
ものとし、上記第1の回路を、高論理レベル電源ライン
より上記出力端子に順方向に接続されたダイオードで構
成し、上記第2の回路を、入力端子にアノードが接続さ
れ且つ出力端子にカソードが接続されたダイオードで構
成し、さらに、判定回路に上記入力端子と低論理レベル
電源ラインとを接続する抵抗器を設けたとき、マスタと
なる装置にあっては、そのマスタ/スレーブ判定回路の
入力端子が開放されているので、抵抗器によりこの入力
端子は低論理レベルとなる。当該装置は入力端子が低論
理レベルであることをもって、自装置がマスタであると
判定する。このとき、このマスタとなる装置の出力端子
は第1の回路のダイオードにより高論理レベルとなる。
【0015】マスタに接続される下流側の装置では、マ
スタ/スレーブ判定回路の入力端子に高論理レベルが入
力されるので、自装置がスレーブであると判定する。そ
して、この装置の出力端子も第1の回路により高論理レ
ベルとなる。従って、以下順に接続されている各装置に
あっても、入力端子に高論理レベルが入力され、スレー
ブであるとの判定が成される。
【0016】いずれかのスレーブの装置に電源の故障が
あって、その高論理レベル電源ラインが高論理レベルで
なくなった場合、第1の回路のダイオードは、その機能
を停止するが、第2の回路のダイオードの働きにより入
力端子の高論理レベルが出力端子に現れる。従って、故
障中の装置からマスタ/スレーブ判定信号をもらってい
る下流側の装置にあっては、入力端子が高論理レベルと
なるので、スレーブであるとの判定が成される。
【0017】
【実施例】以下本発明の一実施例を添付図面に基づいて
詳述する。
【0018】図1に、本発明の方式によるマスタ/スレ
ーブ判定回路の構成を示す。ただし、このマスタ/スレ
ーブ判定回路は、図2〜図4で説明した装置において、
図5のマスタ/スレーブ判定部に代えて用いられる。即
ち、各装置には入力端子1と出力端子2とが設けられ、
一端のマスタとなる装置の出力端子2から順に、1つの
装置の出力端子2を次の装置の入力端子1へと接続して
システムが構成されている。マスタにおいては入力端子
1が開放されている。
【0019】図1において、マスタ/スレーブ判定回路
の入力端子1は、マスタ/スレーブ判定信号303を入
力する端子であり、抵抗器102を介して低論理レベル
電源ライン(Vss=0v)に接続され、同時にダイオ
ードBのアノードに接続されている。そして、この入力
端子1の信号は、図4で示したマスタ表示信号402と
してマスタ/スレーブ判定に使用される。ダイオードB
のカソードは出力端子2に接続されている。この出力端
子2は、図3においてマスタ/スレーブ判定信号303
を出力する端子である。この出力端子2には、ダイオー
ドAのカソードも接続されている。ダイオードAのアノ
ードは、高論理レベル電源ライン(Vcc)に接続され
ている。各電源ラインは、図3に示した電源301によ
り低論理レベル(Vss)及び高論理レベル(Vcc)
が与えられる。このマスタ/スレーブ判定回路におい
て、マスタ/スレーブ判定信号303、マスタ表示信号
402は共に、低論理レベル(“L”レベル)ならマス
タを表し、逆に高論理レベル(“H”レベル)ならばス
レーブを表すようになっている。
【0020】ダイオードAは、出力端子2にスレーブ信
号を供給する第1の回路3を構成し、ダイオードBは、
入力端子1からのスレーブ信号を出力端子2に供給する
第2の回路4を構成し、抵抗器102は、自装置がマス
タ/スレーブのいずれであるかを判定する判定回路5の
一部を構成している。
【0021】図2〜図4に示したシステム及び回路にお
いて、各装置#1、#2、#3でのマスタ/スレーブ判
定回路の動作を説明する。
【0022】まず、装置#1においては、入力端子1が
開放されているものとする。入力端子1が開放されてい
るため抵抗器102により、この入力端子1は“L”レ
ベルとなる。従って、マスタ表示信号402は“L”レ
ベルになり、装置#1はマスタとして動作する。一方、
マスタ/スレーブ判定信号出力は、Vccに接続されて
いるダイオードAからの順電圧によって“H”レベルに
なる。ここで、ダイオードBは逆電圧となるのでマスタ
表示信号402が“H”レベルになることはない。
【0023】次に、装置#2においては、入力端子1に
装置#1の出力端子2からのマスタ/スレーブ判定信号
が入力されている。このマスタ/スレーブ判定信号は
“H”レベルであるから、マスタ表示信号402も
“H”レベルになり、装置#2はスレーブとして動作す
る。また、2つのダイオードA、Bには共に順電圧が印
加されるため、マスタ/スレーブ判定信号出力は“H”
レベルになる。
【0024】装置#3においても、同様にマスタ表示信
号402は“H”レベルになる。さらに装置#3以降
に、同様の装置が何台接続されていても、各装置のマス
タ表示信号402は“H”レベルになり、各装置はスレ
ーブとして動作する。
【0025】いずれかのスレーブの装置が電源の故障等
により動作停止した場合、その故障した装置のダイオー
ドAは出力端子2を“H”レベルにすることができな
い。けれども、その故障した入力端子1に隣の装置の出
力端子2からのマスタ/スレーブ判定信号が入力されて
いる。このマスタ/スレーブ判定信号は“H”レベルで
あるから、ダイオードBの働きにより出力端子2も
“H”レベルとなる。従って、故障した装置からマスタ
/スレーブ判定信号をもらっている隣の装置にあって
は、入力端子1が“H”レベルとなるので、スレーブで
あるとの判定が成される。
【0026】このように、スレーブとして動作している
装置が隣の装置の異常によってマスタとして動作するこ
とはない。ただし、隣の装置がマスタである場合のみ、
このスレーブの装置はマスタに切り替わることができ
る。
【0027】なお、本実施例にあっては、マスタ/スレ
ーブ判定信号が低論理レベルならマスタを示し、高論理
レベルならスレーブを示すものとしたが、この逆の論理
構成とし、第1・第2の回路、判定回路をその論理に応
じて構成してもよいことは勿論である。
【0028】
【発明の効果】本発明は次の如き優れた効果を発揮す
る。
【0029】(1)装置の台数が増えても必要なマスタ
/スレーブ判定信号は1つであり、インタフェースケー
ブルの本数を増やさなくてよい。また、マスタ表示信号
を生成するための回路も複雑化しない。
【0030】(2)スレーブとして動作している装置の
動作異常が起きても、システムの中に複数のマスタが発
生することがないので、システムの動作が正常に維持さ
れる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すマスタ/スレーブ判定
回路の回路構成図である。
【図2】同様の電子回路を内蔵する装置をインタフェー
スケーブルを介して3台接続したシステムの構成図であ
る。
【図3】各装置の電源及び装置間の信号の授受を示すブ
ロック図である。
【図4】装置内部の電子回路のブロック図である。
【図5】従来のマスタ/スレーブ判定部の回路構成図で
ある。
【符号の説明】
1 入力端子 2 出力端子 3 第1の回路 4 第2の回路 5 判定回路 102 抵抗器 201 装置(#1、#2、#3) A、B ダイオード

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数台の同一の装置を信号の授受を行う
    べく相互に接続し、これらの装置の両端のいずれかの装
    置をマスタ、他の装置をスレーブとし、マスタよりスレ
    ーブにクロック信号、制御信号、及びマスタ/スレーブ
    判定信号を供給し、スレーブは供給されるクロック信
    号、制御信号、及びマスタ/スレーブ判定信号に従って
    動作するシステムにおいて、各装置に、マスタ/スレー
    ブ判定信号のための入力端子及び出力端子と、この出力
    端子にスレーブ信号を供給する第1の回路と、上記入力
    端子からのスレーブ信号を上記出力端子に供給する第2
    の回路と、上記入力端子に接続されて自装置がマスタ/
    スレーブのいずれであるかを判定する判定回路とを設
    け、マスタとなる装置の出力端子から順に、1つの装置
    の出力端子を次の装置の入力端子へと接続したことを特
    徴とするマスタ/スレーブ判定方式。
  2. 【請求項2】 上記マスタ/スレーブ判定信号が低論理
    レベルならマスタを示し、高論理レベルならスレーブを
    示すものとし、上記第1の回路を、高論理レベル電源ラ
    インより上記出力端子に順方向に接続されたダイオード
    で構成し、上記第2の回路を、入力端子にアノードが接
    続され且つ出力端子にカソードが接続されたダイオード
    で構成し、さらに、判定回路に上記入力端子と低論理レ
    ベル電源ラインとを接続する抵抗器を設けたことを特徴
    とする請求項1記載のマスタ/スレーブ判定方式。
JP5008894A 1993-01-22 1993-01-22 マスタ/スレーブ判定方式 Pending JPH06222940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5008894A JPH06222940A (ja) 1993-01-22 1993-01-22 マスタ/スレーブ判定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5008894A JPH06222940A (ja) 1993-01-22 1993-01-22 マスタ/スレーブ判定方式

Publications (1)

Publication Number Publication Date
JPH06222940A true JPH06222940A (ja) 1994-08-12

Family

ID=11705390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5008894A Pending JPH06222940A (ja) 1993-01-22 1993-01-22 マスタ/スレーブ判定方式

Country Status (1)

Country Link
JP (1) JPH06222940A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6957082B2 (en) 2001-02-22 2005-10-18 Kabushiki Kaisha Toshiba Electronic device having power saving function and extension unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6957082B2 (en) 2001-02-22 2005-10-18 Kabushiki Kaisha Toshiba Electronic device having power saving function and extension unit

Similar Documents

Publication Publication Date Title
JP5231393B2 (ja) 多電圧チップのためのパワーokの伝達
JP4071675B2 (ja) 無停電電源装置の並列運転システム
EP0716379B1 (en) Interface voltage control apparatus and method
US11481280B2 (en) MCU-independent primary-secondary PMIC sequencing and centralized fault management
JPH0894695A (ja) 半導体パワースイッチシステム
US5357491A (en) Clock selection control device
US6107855A (en) Redundant clock signal generating circuitry
US20040217651A1 (en) Sequencing power supplies on daughter boards
CN114780476B (zh) 一种支持多主多从的spi分时复用电路
JPH0831856B2 (ja) 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法
JPS6047531A (ja) 多重信号伝送システムのフエイルセイフ回路
CN104679123A (zh) 主机板及其数据烧录方法
US5923186A (en) Two state bi-directional bus
SU1608667A1 (ru) Трехканальное резервированное устройство
JP6583321B2 (ja) 給電制御回路および給電制御方法
CN118092129A (zh) 一种冗余控制装置及方法
JP2834483B2 (ja) 二重化絶縁出力切換方法
JPS6227814A (ja) 故障検出回路
JPS58219626A (ja) 冗長化出力回路
JPH1079963A (ja) 伝送装置間インタフェースにおけるフェイルセーフ回路
JP3158413B2 (ja) アブソリュートエンコーダへの電源電圧供給装置
JP2564152Y2 (ja) 多分配装置
KR100397507B1 (ko) 동작/예비 유니트의 지정장치 및 그 방법
JP3009236B2 (ja) デバイスの活性保守方式
JPH0325229Y2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100914

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees