JPH06224198A - フリップチップデバイス用ボール接合 - Google Patents

フリップチップデバイス用ボール接合

Info

Publication number
JPH06224198A
JPH06224198A JP5289392A JP28939293A JPH06224198A JP H06224198 A JPH06224198 A JP H06224198A JP 5289392 A JP5289392 A JP 5289392A JP 28939293 A JP28939293 A JP 28939293A JP H06224198 A JPH06224198 A JP H06224198A
Authority
JP
Japan
Prior art keywords
ball
array
bonding
bond
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5289392A
Other languages
English (en)
Inventor
M Chiu Anthony
エム．チウ アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06224198A publication Critical patent/JPH06224198A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H10W72/0112—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/224—Bumps having multiple side-by-side cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/109—Embedding of laminae within face of additional laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 回路基板等とのコンタクト（接合）領域を大
きくする。 【構成】 半導体デバイス（１０）又は受動基板の接合
部（１１）は導電性ボール（１２）のアレイから成り、
接合部（１１）の各ボール（１２）は金属導電材料でコ
ーティングされた圧縮可能な材料である。ボールアレイ
（１２）は、圧縮され、接合領域にボンディングされ、
ボールとボンディングされる接合領域との間により大き
なボンディング領域を提供する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイス及び受動
（ｐａｓｓｉｖｅ）基板に対する接合（コンタクト）に
関連し、さらに詳細には一接合に用いられる複数のボー
ルに関連する。
【０００２】
【従来の技術及び課題】半導体デバイスの接合は、半導
体チップの表面上に被着したボンドパッド及びデバイス
上のボンドパッドにボンディングされた金線ボンディン
グとを含む。高性能電子機器は、高クロックレート及び
高電力によって特徴づけられる。この種のシステムのパ
ッケージには、フリップチップ組立てが望ましい組立て
工程である。現在、主なフリップチップ組立て工程が３
つあり、いずれも数種の接合を形成することを含み、そ
れは活性シリコンチップ（集積回路）のボンドパッドの
上に突出している。
【０００３】第１の方法は、従来のワイヤ・ボンディン
グ工程を用いる。ボンドワイヤは、リードフレーム又は
基板にボンディングせず、ボールの５から２０ミル（ｍ
ｉｌ）上で切断される。この工程は通常、チップがウエ
ハーから分離した後に行われる。
【０００４】第２の方法は、分離したチップ上でマスク
を通して押し込んだ溶解半田、又はウエハー上でフォト
リソグラフィ技術を用いる電気メッキ半田を用いる。
【０００５】第３の方法は、金メッキ金属ボール又は半
田ボールのような、導電粒子でロードされた付着物質を
用いる。隣接する導電粒子への短絡をさけるため、これ
らの粒子は１つのボールのみがボンドパッドに接するよ
うに制御された量に分散される。
【０００６】前記第３の方法に説明されたように、単一
ボール接合が用いられている。しかし、単一ボール接合
を用いると、ボール接合部と、デバイス又はデバイスが
接続される回路板のフラット接合表面との間の接合領域
は小さく、ボール接合部と、搭載（実装）する回路基板
のフラット接合表面との間の酸化物又は他の不純物がデ
バイスと回路板との間の適当な電子接合を妨げ得る。ボ
ールサイズが小さいため電流搬送容量が著しく減少す
る。
【０００７】
【課題を解決するための手段及び作用】本発明は接合配
列、接合を提供する装置、及び半導体デバイス又は受動
基板との接合を提供する方法に関連する。
【０００８】接合素子はボール上に導電コーティングを
持つエラストマー・ボールである。いかなる金属コーテ
ィングでも用いられ得るが、半導体チップ上のアルミニ
ウム接合部に接合する場合、金が特に有効である。複数
のボールが接合パッド上に配列され、パッドにボンディ
ングされる。複数のボールを用いて回路基板又は他の搭
載される面へデバイスを接合すると、デバイス上の各接
合の接合領域はより広くなる。
【０００９】金属コーティングされたボールは、積載装
置に配置され、ボールを一列又は積載列に配列するよう
に振動する。その後ボールは、アレイに配列されたボー
ルを保持するようバキュームを用いる器具によって引き
上げられる。引き上げ器は１つの接合に対して単一のボ
ールアレイ（配列）を保持し、又は複数の接合に対して
複数のボールアレイを引き上げ得る。引き上げ器は接合
ボールアレイを半導体チップ上の接合部に移動させ、接
合ボールアレイをボンド・パッド又は受動装置のランド
・パッド上に配置する。
【００１０】ボールは熱音波併用ボンディング又は熱圧
着ボンディングによってボンディングされる。ボンディ
ングの間、ボールに圧力がかけられて潰され、ボールと
接合搭載部との間の接合領域が広くなる。
【００１１】各接合部でのボールアレイが完了したデバ
イスはその後、基板上に搭載され、熱シンク、又はボー
ル接合部を部分的に圧着するのに十分な強さで搭載基板
に対してデバイスを保持する他のデバイスにより適所に
保持され得、アレイの各ボール接合と搭載基板との間に
拡張した領域を提供する。
【００１２】本発明によって表される技術的利点及びそ
の目的は、以下の本発明の好適実施例の記載を添付の図
面と共に考慮することにより、及び添付の請求の範囲に
記載された新規な特徴から明らかになろう。
【００１３】
【実施例】図１の接合アレイ１１をその上に有する半導
体チップ１０の平面図を示す。各接合部はチップの接合
面にボンディングされたボール接合部１２のアレイから
成る。各接合部は９つのボールアレイを有するが、ボー
ルの数は幾つでも用いられる。好ましくは、ｎ×ｎ個の
アレイで、ｎは１より大きい整数である。
【００１４】図２は、図１のＡ−Ａ部の断面図である。
半導体チップ１０はその上に酸化物層又は他の絶縁層１
５を有する。接合ボール１２は、層１５の下の開口部１
６内のチップ１０の接合部にボンディングされる。ボー
ルアレイ接合の詳細は図３に表わされた拡大図に示す。
【００１５】図４から８はボールアレイが半導体デバイ
ス上の接合部に接する工程を示す。図４はチップ表面上
に絶縁材料層２１を有する半導体チップ１０を示す。開
口部１１はチップ接合部を示し、絶縁層２１の下にあ
る。
【００１６】図５では、導電付着物質又は表面洗浄薬品
２３の層が開口部２２に配置される。ボール・アレイは
開口部２２に配置され、付着物質２３によって定位置に
保持される。（図６）
【００１７】図７ではボンディング・ツール１８がボー
ルアレイ上に下げられる。ボールアレイのボールはボー
ル上に導電コーティングを有するエラストマー・ボール
である。いかなる金属コーティングでも用いられ得る
が、半導体チップ上のアルミニウム接合部に接合すると
き、とくに有効なのは金である。ボンディング・ツール
はボール上に下向きの圧力をかけ、１６又は１７でそれ
らを平らにする。ボールは１６でチップ面に熱音波併用
熱圧着又は熱圧着ボンディングされる。図８に示すよう
に、１６のボール及びチップ面はボンディングされて平
らになり、ボールアレイ接合部とチップ接合部との間に
より広い接合領域を提供する。
【００１８】図９はボールアレイ接合用のボールアレイ
を提供するために用いられるボール積載装置を示す。装
置３０は中にボール３１が配置されるリザーバー２９を
有する。ボールはトラック３２を通り供給され、トラッ
ク３３上に一列に配置される。振動装置（図示されてい
ない）が、装置３０に装着され、ボールがトラック３２
からトラック３３へ移動するようボールを振動させる。
トラック３３上のボールは、開口部３４から落ちて傾斜
部３４ａへ転がり、図示したように３５でボールを一列
に配置する。シャッター型ドア３８が３つのボールの１
列を落とし、図示したように３６で一列のボールを積み
上げる。
【００１９】図１０は単一ボールアレイ用の引上げツー
ルを示す。ツール４０はチャネル４１を通り内部を真空
に引く。ツール４０の壁の１つに、単一ボールアレイを
保持するよう配置されかつ寸法付けられた開口部アレイ
４２がある。ボールは、そのアレイが接合部上に配置さ
れ、ボールアレイが半導体接合部上の付着物質に圧着さ
れるまで、定位置に保持される。真空状態は解除され、
ボンディング・エネルギーが引上げツールを通りボール
上へ印加され、ボールが図８に示したようにチップにボ
ンディングされるまでボールアレイは定位置に残る。
【００２０】図１１は複数のボールアレイを保持し得る
引上げ装置４５を示す。図１に示したような接合部列に
広げるに必要なだけの数の開口部アレイ４６がある。
【００２１】半導体チップは定位置に全てのボールアレ
イ接合部を有した後、例えば、図１２に示したようにフ
リップチップ方式に搭載され得る。半導体チップ５０が
接合面を下向きに搭載基板５２上に配置される。基板５
２は各ボールアレイ接合部５１が接合領域又は接続領域
と接触するような印刷回路基板、大型半導体デバイス又
は他の搭載面であり得る。熱シンク又は他のクランピン
グ・デバイス５３は半導体チップ５０上に配置され、そ
れを定位置に保持するチップ５０上に下向きの圧力を提
供する。下向きの圧力が各ボールアレイ接合部でボール
を平らにするのに役立ち、一つのボール又は他の圧縮不
可能な接合より大きな接合領域を提供する。半導体チッ
プ５０は基板に永久に装着されている必要はない。圧縮
可能なボール・アレイ接合は永久ボンディングなしに基
板との良好な接合を提供し、チップ５０は欠陥のばあ
い、取り替えられ得る。
【００２２】図１３は半導体チップ又は受動基板の表面
上のボール・アレイ接合の使用を示す。
【００２３】以上の説明に関して更に以下の項を開示す
る。 （１） 複数の導電ボールがｎ×ｎ個のアレイで各接合
部を形成し、前記導電ボールが半導体デバイス又は受動
基板の接合領域へ固定される各導電ボール上の平坦化領
域と、を含む事を特徴とする半導体デバイスの接合。
【００２４】（２） 第１項に記載の接合に関し、前記
接合部の導電ボールが導電性の高い材料でコーティング
された可撓性材料から成ることを特徴とする接合。
【００２５】（３） 第２項に記載の接合に関し、可撓
性材料がエラストマー材料であることを特徴とする接
合。
【００２６】（４） 第２項に記載の接合に関し、前記
導電材料が金であることを特徴とする接合。
【００２７】（５） 少なくともｎ×ｎ個のアレイの一
つが圧縮可能である導電ボール素子と、前記導電ボール
を半導体デバイス又は受動基板の接合領域へ固定するア
レイの各導電ボール上の平坦化領域と、を含むことを特
徴とする半導体デバイスの接合。
【００２８】（６） 第５項に記載の接合に関し、前記
導電ボール素子が金属材料でコーティングされた可撓性
材料から成ることを特徴とする接合。
【００２９】（７） 第６項に記載の接合に関し、可撓
性材料がエラストマー材料であることを特徴とする接
合。
【００３０】（８） 第６項に記載の接合に関し、前記
金属材料が金であることを特徴とする接合。
【００３１】（９） 半導体デバイスに接合を形成する
方法において、複数のボール接合素子をｎ×ｎ個のアレ
イに配置し、半導体デバイス上の接合領域上に接合素子
のｎ×ｎ個のアレイを一時的に搭載し、半導体デバイス
上の接合領域上に接合素子のｎ×ｎ個のアレイをボンデ
ィングすることを特徴とする方法。
【００３２】（１０） 第９項に記載の方法において、
素子のアレイを一時的に搭載する工程は、ペースト材料
で素子のアレイを固定することを含むことを特徴とする
方法。
【００３３】（１１） 第９項に記載の方法において、
前記可撓性材料の接合素子は素子の上に金属コーティン
グを有することを特徴とする方法。
【００３４】（１２） 第１１項に記載の方法に関し、
可撓性材料がエラストマー材料であることを特徴とする
方法。
【００３５】（１３） 第１１項に記載の方法に関し、
前記金属材料が金であることを特徴とする方法。
【００３６】（１４） 第９項に記載の方法において、
半導体デバイス上の接合領域にボール素子のアレイをボ
ンディングする前にボール素子のアレイに圧力をかけ、
圧縮させる工程を含むことを特徴とする方法。
【００３７】（１５） 半導体デバイスに接合を形成す
る方法において、複数のボール接合素子をｎ×ｎ個のア
レイに配置し、半導体デバイス上の接合領域上に付着材
料を提供し、半導体デバイス上の接合領域上に前記付着
材料でｎ×ｎ個のアレイの接合素子を一時的に搭載し、
半導体デバイス上の接合領域上にｎ×ｎ個のアレイの接
合素子をボンディングすることを特徴とする方法。
【００３８】（１６） 第１５項に記載の方法におい
て、前記可撓性材料の前記ボール接合素子が素子の上に
金属コーティングを有することを特徴とする方法。
【００３９】（１７） 第１６項に記載の方法に関し、
可撓性材料がエラストマー材料であることを特徴とする
方法。
【００４０】（１８） 第１６項に記載の方法に関し、
前記金属材料が金であることを特徴とする方法。
【００４１】（１９） 半導体デバイスに接合を形成す
る方法において、複数のボール接合素子をｎ×ｎ個のア
レイに配置し、半導体デバイス上の接合領域上に付着材
料を提供し、前記ボール素子が半導体デバイスの接合領
域と接合するよう半導体デバイス上の接合領域上に前記
付着材料でｎ×ｎ個のアレイの接合素子を一時的に搭載
し、ボール素子を圧縮するように圧力をかけ、半導体デ
バイス接合領域でのボール素子の接合領域を拡大し、半
導体デバイス上の接合領域上にｎ×ｎ個のアレイの接合
素子をボンディングすることを特徴とする方法。
【００４２】（２０） ｎ×ｎ個のボール接合素子のア
レイを引上げ、移動させる装置において、ヴァキューム
引上げ端部と、移動すべきボール接合素子のアレイに対
応する前記ヴァキューム引上げ端部の開口部のｎ×ｎ個
のアレイであって、ヴァキューム引上げ端部にボール接
合素子が入り込むことなく開口部のボール接合素子を保
持（ｎｅｓｔ）するサイズの前記開口部とを含むことを
特徴とする装置。
【００４３】（２１） 第２０項に記載の装置に関し、
半導体デバイス上の複数の接合部のスペーシングに対応
してスペーシングされた複数のｎ×ｍ個の開口部のアレ
イを含み、ｎ及びｍは１以上の整数であることを特徴と
する装置。
【００４４】（２２） 半導体デバイス又は受動基板の
接合部は導電性ボールのアレイから成り、接合部の各ボ
ールは金属導電材料でコーティングされた圧縮可能な材
料である。ボールアレイは、圧縮され、接合領域にボン
ディングされ、ボールとボンディングされる接合領域と
の間により大きなボンディング領域を提供する。
【図面の簡単な説明】
【図１】ボールアレイ接合を有する半導体デバイスの平
面図。
【図２】図１のデバイスをＡ−Ａ部で切り取った断面
図。
【図３】図２の断面図の部分拡大図。
【図４】半導体チップにボール接合を取り付ける工程を
示す図。
【図５】半導体チップにボール接合を取り付ける工程を
示す図。
【図６】半導体チップにボール接合を取り付ける工程を
示す図。
【図７】半導体チップにボール接合を取り付ける工程を
示す図。
【図８】半導体チップにボール接合を取り付ける工程を
示す図。
【図９】ボール積載装置を示す図。
【図１０】単一ボールアレイ引上げ器具を示す図。
【図１１】複数ボールアレイ引上げ器具を示す図。
【図１２】ボールアレイ接合を有する搭載装置を示す
図。
【図１３】ボールアレイ接合チップ又は受動基板を示す
図。
【符号の説明】
１０ 半導体デバイス １１ 接合部 １２ ボール接合部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数の導電ボールがｎ×ｎ個のアレイで
    各接合部を形成し、前記導電ボールが半導体デバイス又
    は受動基板の接合領域へ固定される各導電ボール上の平
    坦化領域と、を含むことを特徴とする半導体デバイスの
    接合。
  2. 【請求項２】 少なくともｎ×ｎ個のアレイの一つが圧
    縮可能である導電ボール素子と、前記導電ボールを半導
    体デバイス又は受動基板の接合領域へ固定するアレイの
    各導電ボール上の平坦化領域と、を含むことを特徴とす
    る半導体デバイスの接合。
  3. 【請求項３】 ｎ×ｎ個のボール接合素子のアレイを引
    上げ、移動させる装置において、ヴァキューム引上げ端
    部と、移動すべきボール接合素子のアレイに対応する前
    記ヴァキューム引上げ端部の開口部のｎ×ｎ個のアレイ
    であって、ヴァキューム引上げ端部にボール接合素子が
    入り込むことなく開口部のボール接合素子を保持（ｎｅ
    ｓｔ）するサイズの前記開口部とを含むことを特徴とす
    る装置。
JP5289392A 1992-09-15 1993-11-18 フリップチップデバイス用ボール接合 Pending JPH06224198A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94518592A 1992-09-15 1992-09-15
US945185 1992-11-19

Publications (1)

Publication Number Publication Date
JPH06224198A true JPH06224198A (ja) 1994-08-12

Family

ID=25482756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5289392A Pending JPH06224198A (ja) 1992-09-15 1993-11-18 フリップチップデバイス用ボール接合

Country Status (7)

Country Link
US (2) US5955784A (ja)
EP (1) EP0588609B1 (ja)
JP (1) JPH06224198A (ja)
KR (1) KR100317756B1 (ja)
DE (1) DE69312411T2 (ja)
SG (1) SG54297A1 (ja)
TW (1) TW239899B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996008338A1 (de) * 1994-09-13 1996-03-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur applikation von verbindungsmaterial auf einer substratanschlussfläche
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6131795A (en) * 1997-11-10 2000-10-17 Matsushita Electric Industrial Co., Ltd. Thermal compression bonding method of electronic part with solder bump
FR2785140B1 (fr) 1998-10-27 2007-04-20 Novatec Sa Soc Dispositif de mise a disposition de billes ou de preformes pour la fabrication de connexions a billes
DE60020090T2 (de) * 1999-03-17 2006-01-19 Novatec S.A. Verfahren und vorrichtung zum auftragen von kugeln in die öffnungen eines kugelbehälters
FR2791046B1 (fr) * 1999-03-17 2001-05-11 Novatec Sa Soc Procede et dispositif de distribution unitaire de billes solides et identiques sur un substrat par serigraphie
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置
US6802918B1 (en) * 2001-05-09 2004-10-12 Raytheon Company Fabrication method for adhesive pressure bonding two components together with closed-loop control
US6830463B2 (en) * 2002-01-29 2004-12-14 Fci Americas Technology, Inc. Ball grid array connection device
NL1024688C2 (nl) * 2003-11-03 2005-05-04 Meco Equip Eng Werkwijze en inrichting voor het met een elektronische component verbinden van tot elektrische contactorganen te vormen objecten.
JP4427411B2 (ja) * 2004-07-28 2010-03-10 日立ソフトウエアエンジニアリング株式会社 ビーズ配列装置及びビーズ配列方法
US7550846B2 (en) * 2005-12-21 2009-06-23 Palo Alto Research Center Conductive bump with a plurality of contact elements
CN101125406B (zh) * 2006-08-16 2010-09-29 比亚迪股份有限公司 球体固定块及其制造装置
US7910838B2 (en) * 2008-04-03 2011-03-22 Advanced Interconnections Corp. Solder ball interface
KR20150139190A (ko) * 2014-06-03 2015-12-11 삼성전기주식회사 소자 및 소자 패키지

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2842831A (en) * 1956-08-30 1958-07-15 Bell Telephone Labor Inc Manufacture of semiconductor devices
US2934685A (en) * 1957-01-09 1960-04-26 Texas Instruments Inc Transistors and method of fabricating same
NL255865A (ja) * 1960-09-13 1900-01-01
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
US3809625A (en) * 1972-08-15 1974-05-07 Gen Motors Corp Method of making contact bumps on flip-chips
US4369458A (en) * 1980-07-01 1983-01-18 Westinghouse Electric Corp. Self-aligned, flip-chip focal plane array configuration
DE3343362A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte
US4838347A (en) * 1987-07-02 1989-06-13 American Telephone And Telegraph Company At&T Bell Laboratories Thermal conductor assembly
JP2528910B2 (ja) * 1987-11-16 1996-08-28 富士通株式会社 ハンダバンプの形成方法
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH0740496B2 (ja) * 1989-03-01 1995-05-01 シャープ株式会社 電極上への導電性粒子の配置方法
JPH02246235A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 集積回路装置
US5135890A (en) * 1989-06-16 1992-08-04 General Electric Company Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5010038A (en) * 1989-06-29 1991-04-23 Digital Equipment Corp. Method of cooling and powering an integrated circuit chip using a compliant interposing pad
EP0447170B1 (en) * 1990-03-14 2002-01-09 Nippon Steel Corporation Method of bonding bumps to leads of tab tape and an apparatus for arranging bumps used for the same
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
JPH0563029A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 半導体素子

Also Published As

Publication number Publication date
KR940012484A (ko) 1994-06-23
TW239899B (ja) 1995-02-01
SG54297A1 (en) 1998-11-16
EP0588609B1 (en) 1997-07-23
US5955784A (en) 1999-09-21
EP0588609A1 (en) 1994-03-23
DE69312411D1 (de) 1997-09-04
US5849132A (en) 1998-12-15
DE69312411T2 (de) 1997-11-27
KR100317756B1 (ko) 2002-03-20

Similar Documents

Publication Publication Date Title
US7015070B2 (en) Electronic device and a method of manufacturing the same
US6977439B2 (en) Semiconductor chip stack structure
JP3142723B2 (ja) 半導体装置及びその製造方法
US6777788B1 (en) Method and structure for applying thick solder layer onto die attach pad
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
CA2402082A1 (en) Method of forming an integrated circuit package at a wafer level
CN1409872A (zh) 在晶片级上形成的集成电路封装
US5955784A (en) Ball contact for flip-chip device
EP1172851A2 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
US6396155B1 (en) Semiconductor device and method of producing the same
JP2000031309A (ja) チップスタックパッケ―ジ
JP2003197679A (ja) 半導体装置及びその実装方法並びに実装体
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JPH10335366A (ja) 半導体装置
JPH0870024A (ja) 半導体装置及びその製造方法
CN115023804B (zh) 电子器件和电子器件的制造方法
JP3942500B2 (ja) 半導体装置の製造方法
US20070080453A1 (en) Semiconductor chip having a bump with conductive particles and method of manufacturing the same
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP2000012621A (ja) 半導体装置およびその製造方法
JP3649064B2 (ja) 半導体装置の製造方法
JPH0855856A (ja) 半導体装置とその製造方法
JP2000174039A (ja) 半導体装置及びその製造方法
JP3439890B2 (ja) 半導体装置及びその製造方法
JPH10270449A (ja) バンプ構造及びその形成方法