JPH06224255A - 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 - Google Patents

半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Info

Publication number
JPH06224255A
JPH06224255A JP50A JP832193A JPH06224255A JP H06224255 A JPH06224255 A JP H06224255A JP 50 A JP50 A JP 50A JP 832193 A JP832193 A JP 832193A JP H06224255 A JPH06224255 A JP H06224255A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating film
wiring pattern
mounting
external substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Naoharu Morita
尚治 森田
Kazuo Ouchi
一男 大内
Atsushi Hino
敦司 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP50A priority Critical patent/JPH06224255A/ja
Publication of JPH06224255A publication Critical patent/JPH06224255A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 高密度配線を施した半導体素子を容易に搬送
でき、しかも外部基板上の配線パターンに容易にかつ精
確な位置合わせが可能な半導体素子実装用絶縁フィルム
および搬送体ならびに半導体素子の実装構造を提供す
る。 【構成】 半導体素子1のバンプ2を絶縁フィルム3上
の配線パターン5に接続し、配線パターン5は絶縁フィ
ルム3内の導通路4によって他面側に導通する。導通路
端にはバンプ12が形成されており、このバンプ12を
用いて外部基板6上の配線パターン15と接続、実装さ
れる。絶縁フィルム3の片面もしくは両面にはカバーコ
ート層7(17)を形成しておくことが好ましい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子実装用絶縁フ
ィルム、およびこれを用いてなる搬送体ならびに半導体
素子の実装構造に関する。
【0002】
【従来の技術】近年、電子機器の発達によって半導体装
置を多く用いるデバイスや機器は、小型薄型化や軽量化
の要求によって、半導体素子を一定面積の基板上に高密
度実装する必要が生じている。そこで、用いる半導体素
子は従来のような素子周縁部に電極パッドを有するもの
ではなく、素子内面にも電極パッドを形成した、所謂、
エリアチップが開発されている。このようなエリアチッ
プを実装するには、通常、半導体素子の金属パッドと外
部基板上の配線パターンとを正確に位置合わせしたの
ち、加熱もしくは加熱加圧して半田付け固定を行ってい
る。
【0003】しかしながら、フリップチップ方式での接
続では半導体素子の電極パッド面と外部基板上の配線パ
ターン形成面とが相対するように位置合わせして接続す
るので、透明基板を用いた場合を除いては接続部分を観
察できないのが実情である。また、一般にこのような位
置合わせには、半導体素子の外形状を用いたり、半導体
素子上のバンプ材料に半田を用いて、加熱溶融する半田
の表面張力を利用した半導体素子のセルフアライメント
に頼っているが、前者の場合は精確な位置合わせ技術が
必要であり、後者の場合も精密な半田バンプ形成技術が
必要となる。
【0004】半導体素子を実装するうえで上記位置合わ
せが確実に行われていない場合は、半導体素子の電極間
または外部基板上の導体間に短絡が生じたり、接続部分
から導体に沿った半田の流出、後の半導体素子の封止工
程での接続不良などを生じ、接続信頼性に悪影響を及ぼ
すようになる。さらに、上記方法ではいずれも位置合わ
せのために複雑な装置が必要であり、決して簡便な方法
とは云えない。
【0005】このような問題点を解決するために、半導
体素子の電極パッド上のバンプを装着するための貫通孔
を形成した半導体素子実装用絶縁フィルムおよびそれを
用いた搬送体、並びに実装構造について先に提案してい
る。
【0006】しかしながら、高密度配線を施した半導体
素子を用いても、この場合、外部基板上の配線パターン
のピッチは半導体素子の電極パッド上のバンプの径に依
存し、従って、バンプ径を大きくして接続信頼性を高め
ようとすると、貫通孔径も大きくなるので、搭載する外
部基板も自ずと大きくなり、半導体装置全体を小型軽量
化するには限界がある。
【0007】
【発明が解決しようとする課題】本発明は上記従来の半
導体素子の実装状況に鑑み、高密度配線された半導体素
子を外部基板上の配線パターンに接続、実装するに際し
て、接続部分の位置合わせが容易にでき、しかも短絡な
ども生じなくし、しかも得られる半導体装置の小型軽量
化も可能とすることを目的としてなされたものである。
【0008】
【課題を解決するための手段】そこで、本発明者らは上
記目的を達成するために鋭意検討を重ねた結果、半導体
素子を外部基板上の配線パターンに搭載するに際し、半
導体素子を特定の構造を有する半導体素子実装用絶縁フ
ィルムを介して外部基板上に搭載することによって、上
記目的が達成できることを見い出し、本発明を完成する
に至った。
【0009】即ち、本発明は半導体素子の電極パッドを
外部基板上の配線パターンに接続するための半導体素子
実装用絶縁フィルムであって、該絶縁フィルムの片面に
は半導体素子の電極パッド上のバンプを接続するための
配線パターンを有し、該配線パターンは絶縁フィルムを
貫通する導通路によって絶縁フィルムの他面側に導通
し、他面側の導通路端には外部基板上の配線パターンに
接続するためのバンプが形成されていることを特徴とす
る半導体素子実装用絶縁フィルムの提供、およびこの半
導体素子実装用絶縁フィルムに半導体素子を載置、接続
してなる半導体素子の搬送体の提供、ならびにこの搬送
体を外部基板上の配線パターンに接続してなる半導体素
子の実装構造の提供を行うものである。
【0010】
【実施例】以下に本発明の実施例を図面を用いて具体的
に説明する。
【0011】図1は本発明の半導体素子実装用絶縁フィ
ルムを用いて半導体素子を搬送、実装する工程を説明す
るための断面図であり、図2は絶縁フィルムに半導体素
子を載置して本発明の搬送体とし、この搬送体を外部基
板上の配線パターンに接続した状態を示す本発明の実装
構造の断面図である。
【0012】図1において半導体素子1の電極パッド
(図示省略)には半田、金、銀、銅、などの材料からな
り、好ましくは半田からなるバンプ2が、高さ10〜2
00μm程度、径(幅)10〜500μm程度の大きさ
にて形成されており、半導体素子1はこのバンプ2によ
って絶縁フィルム3と接続し、そしてガラス、セラミッ
ク、各種樹脂、半導体ウエハなどからなる外部基板6上
の配線パターン15に接続、固定される。本発明の半導
体素子実装用の絶縁フィルム3は通常、5〜100μm
程度の厚みを有し、図1に示すようにバンプ2と相対す
る位置に配線パターン5を有するものである。また、上
記絶縁フィルム3には片面に形成された配線パターン5
から他面側へ貫通する導通路4が形成されており、導通
路端には外部基板6上の配線パターン15へ接続するた
めのバンプ12が形成されている。このバンプ12も上
記バンプ2と同様、実装時の溶融しやすさの点から、半
田バンプが好ましく、大きさは導通路径に応じて任意に
設定できるが、前記バンプ2と同程度のものが採用され
る。
【0013】また、上記絶縁フィルム3には外部基板6
上の所定位置(配線パターン15)への位置合わせを精
確に行うために、導通路4(もしくはバンプ12)と相
関位置にある位置合わせ用のアライメントマーク8が公
知の手段にて設けられており、位置合わせ時にカメラな
どで確認しながら確実に載置、固定することができる。
さらに、位置合わせ用に治具孔9を穿孔加工などの手段
にて設けることもできる。
【0014】本発明の搬送体は図2に示すように、半導
体素子1を絶縁フィルム3に載置、接続してなるもので
あるが、絶縁フィルム3は長尺状にして複数個の半導体
素子を連続して搬送、実装することができる。このよう
に長尺状にすることによって、半導体装置の生産工程に
おいて連続的に半導体素子を供給することができ、生産
効率の向上が図れるものである。
【0015】本発明の搬送体は、外部基板6の配線パタ
ーン15上に位置合わせしたのち、加熱もしくは加熱加
圧することによって図2に示すように確実に接続され
る。接続後、絶縁フィルム3の半導体素子1載置面以外
の不要部分は裁断、除去される。
【0016】図2のように本発明の実装構造では、外部
基板6上の配線パターン15に接続された半導体素子1
は、絶縁フィルム3を間に介在させて実装されているの
で、半導体素子1と配線パターン5の間は一定の距離に
維持できて短絡を生じることがない。
【0017】また、図3に示すように、前記本発明の半
導体素子実装用絶縁フィルムの片面もしくは両面に、電
気絶縁性を有する合成樹脂からなるカバーコート層7
(17)を形成することによって、各配線パターン表面
や各バンプの間もカバーコート層によって確実に絶縁す
ることができて好ましいものである。さらに、カバーコ
ート層は壁材的に作用すると共に、半田などのバンプ金
属に対して疎性を示す合成樹脂からなるので、たとえバ
ンプ金属が加熱流動しても流出の防止ができるという効
果も発揮し、電気的な接続信頼性が極めて高いなり、狭
ピッチ化を図ることができる。
【0018】本発明において用いる絶縁フィルム3およ
びカバーコート層7(17)は、電気絶縁特性を有する
ものであればその材質に制限はなく、例えばポリエステ
ル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチ
レン系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、
ポリイミド系樹脂、ABS樹脂、ポリカーボネート樹
脂、シリコーン系樹脂、フッ素樹脂など熱硬化性樹脂や
熱可塑性樹脂を問わず用いることができる。これらの材
料のうち耐熱性や機械的強度の点からはポリイミド系の
樹脂を用いることが好ましい。
【0019】上記絶縁フィルム3内に形成される導通路
4は、配線パターン5上に接続された半導体素子1を外
部基板6上の配線パターン15に実装する上で重要であ
り、金属を貫通孔内にメッキ充填して形成することがで
きる。導通路4の形状は円柱状、角柱状など特に限定さ
れないが、好ましくは貫通孔を形成してメッキ充填して
導通路を形成する場合には円柱状が好ましく、この場
合、導通路径は5〜500μm程度、好ましくは10〜
300μm程度とする。導通路内の金属は電気導電性を
有するものであれば特に制限はなく、単一金属や各種合
金などを用いることができる。特に、金や銅、半田など
の金属は導電性や、半田バンプとの親和性の点から好ま
しく用いることができる。また、導通路を形成する金属
は一種に限定されず、二種以上の金属を柱状に積層、充
填したり、所謂スルーホールメッキを多段にて行って、
貫通孔内の壁面に対して複数の金属を積層、充填して形
成することができる。このようにすることによって、導
通路を形成する金属のインピーダンスのマッチングを行
ったり、絶縁フィルムとのマイグレーションを確実に防
止することができる。
【0020】また、導通路を形成するために前記絶縁フ
ィルム3に形成する貫通孔は、機械的加工やレーザー加
工、光加工、化学エッチング法などをによって形成する
ことができ、加工精度やエッチングファクター(小テー
パー角)などの点からは、穿孔加工や紫外線レーザーを
用いたエキシマレーザー照射によるレーザー加工が好ま
しい。
【0021】
【発明の効果】本発明では以上のように、予め他面に通
じる導通路を有する絶縁フィルム上の配線パターンに半
導体素子の電極パッド上のバンプを接続したのち、絶縁
フィルム上に予め形成したバンプを用いて外部基板上の
配線パターンと接続、実装するので、高密度配線を施し
た半導体素子の搬送、実装が簡単となると共に、接続部
分への位置合わせを容易に行うことができ、しかも小型
軽量化に適するものである。また、上記絶縁フィルムを
介して半導体素子を外部基板上に実装するので、半導体
素子と配線パターン間や各電極パッド間の絶縁を確実に
すると共に、金属突起材料の流出による短絡も防止し、
接続信頼性が極めて高い半導体素子の実装構造が得られ
るのである。このような効果は絶縁フィルムの片面もし
くは両面に半田などの金属に対して疎性を有するカバー
コート層を形成することによってさらに向上し、狭ピッ
チ化が図れるものである。
【図面の簡単な説明】
【図1】 本発明の半導体素子実装用絶縁フィルムを用
いて半導体素子を搬送、実装する工程を説明するための
断面図である。
【図2】 図1に示す絶縁フィルムにを用いて外部基板
上の配線パターンに半導体素子を実装した本発明の実装
構造の断面図である。
【図3】 両面にカバーコート層を形成した本発明の半
導体素子実装用絶縁フィルムを用いた実装構造を示す断
面図である。
【符号の説明】
1 半導体素子 2,12 バンプ 3 絶縁フィルム 4 導通路 5,15 配線パターン 6 外部基板 7,17 カバーコート層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の電極パッドを外部基板上の
    配線パターンに接続するための半導体素子実装用絶縁フ
    ィルムであって、該絶縁フィルムの片面には半導体素子
    の電極パッド上のバンプを接続するための配線パターン
    を有し、該配線パターンは絶縁フィルムを貫通する導通
    路によって絶縁フィルムの他面側に導通し、他面側の導
    通路端には外部基板上の配線パターンに接続するための
    バンプが形成されていることを特徴とする半導体素子実
    装用絶縁フィルム。
  2. 【請求項2】 半導体素子実装用絶縁フィルムの片面も
    しくは両面にカバーコート層が形成されている請求項1
    記載の半導体素子実装用絶縁フィルム。
  3. 【請求項3】 請求項1または2記載の半導体素子実装
    用絶縁フィルムに半導体素子を載置、接続してなる半導
    体素子の搬送体。
  4. 【請求項4】 請求項3記載の搬送体を外部基板上の配
    線パターンに接続してなる半導体素子の実装構造。
JP50A 1993-01-21 1993-01-21 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 Pending JPH06224255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224255A (ja) 1993-01-21 1993-01-21 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224255A (ja) 1993-01-21 1993-01-21 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Publications (1)

Publication Number Publication Date
JPH06224255A true JPH06224255A (ja) 1994-08-12

Family

ID=11689904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06224255A (ja) 1993-01-21 1993-01-21 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Country Status (1)

Country Link
JP (1) JPH06224255A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293751A (ja) * 1996-04-25 1997-11-11 Nec Corp テープキャリアパッケージ及び接続方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293751A (ja) * 1996-04-25 1997-11-11 Nec Corp テープキャリアパッケージ及び接続方法

Similar Documents

Publication Publication Date Title
KR100603799B1 (ko) 범프를 갖는 금속 호일, 금속 호일을 갖는 회로 기판 및회로 기판을 갖는 반도체 장치
US7800916B2 (en) Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
JP2899540B2 (ja) フィルムキャリアおよびこれを用いた半導体装置
JPH04355933A (ja) フリツプチツプの実装構造
US7348213B2 (en) Method for forming component mounting hole in semiconductor substrate
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
KR20000053243A (ko) 프린트배선판 및 그 제조방법
JPH09321408A (ja) 電子回路基板の高密度実装構造
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
US5637925A (en) Uses of uniaxially electrically conductive articles
JPH08316271A (ja) フィルムキャリアおよびこれを用いた半導体装置
EP0544305A2 (en) Method of forming a contact bump using a composite film
EP0327399A1 (en) Method of manufacturing an uniaxially electrically conductive article
JP3930222B2 (ja) 半導体装置の製造方法
JPH0410696A (ja) 多層配線基板の製造方法
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JPH04345041A (ja) 半導体素子の実装構造
JPH06224255A (ja) 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造
JP3455602B2 (ja) 半導体素子実装基板の製造方法
JP2001156121A (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP2785832B2 (ja) 半導体装置の実装構造
US9673063B2 (en) Terminations
JPH05160199A (ja) 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造
JPH04345040A (ja) 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造
JP2634672B2 (ja) 半導体装置