JPH06224437A - 電界効果トランジスタ及びその製造方法 - Google Patents

電界効果トランジスタ及びその製造方法

Info

Publication number
JPH06224437A
JPH06224437A JP5202595A JP20259593A JPH06224437A JP H06224437 A JPH06224437 A JP H06224437A JP 5202595 A JP5202595 A JP 5202595A JP 20259593 A JP20259593 A JP 20259593A JP H06224437 A JPH06224437 A JP H06224437A
Authority
JP
Japan
Prior art keywords
layer
epitaxial layer
groove
substrate
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5202595A
Other languages
English (en)
Other versions
JP3387563B2 (ja
Inventor
Mike F Chang
マイク・エフ・チャング
Fwu-Iuan Hshieh
フウ−イユァン・シィエ
Sze-Hon Kwan
ツェ−ホン・クワン
King Owyang
キング・オウヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of JPH06224437A publication Critical patent/JPH06224437A/ja
Application granted granted Critical
Publication of JP3387563B2 publication Critical patent/JP3387563B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 電力用ＭＯＳトランジスタに於いて、ソー
スドレイン間のオン抵抗を増加させずに、ブレイクダウ
ン電圧を高めることを目的とする。 【構成】 溝を画定する第１導電型の基板と、溝内に
形成された導電性のゲート電極と、溝の側壁に隣接し、
かつ基板内に形成された第１導電型のソース領域と、溝
の下方部分を除く側壁に隣接して基板内に形成された第
２導電型のボディ領域とを有し、基板が、基板の下側層
の不純物濃度よりも低い不純物濃度であって、かつ溝の
深さよりも深く延在する第１導電型の第１層と、第１層
の不純物濃度よりも高く、かつ基板の下側層の不純物濃
度よりも低い不純物濃度であって、かつ溝の底部よりも
深い基板の部分に延在する第１導電型の第２層とを有
し、下側層が、ドレイン領域である電界効果トランジス
タ。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
に関し、特に、基板の主面に低濃度に不純物をドープさ
れたエピタキシャル層を備え、その基板内の溝にトラン
ジスタのゲートが配置された電力用電界効果トランジス
タに関する。
【０００２】
【従来の技術】ＤＭＯＳトランジスタ（二重拡散型ＭＯ
Ｓトランジスタ）は、電界効果トランジスタの一種とし
て公知である。図１に示す典型的なＤＭＯＳトランジス
タは、Ｎ＋にドープされた基板１０、基板１０の上に形
成されたＮ−にドープされたエピタキシャル層１４、Ｐ
にドープされたボディ領域１６、及びＮ＋にドープされ
たソース領域を有する。ゲート電極２２は、Ｖ字型、Ｕ
字型、または図１に示すような截頭のＶ字型の溝２４に
形成された導電性の多結晶シリコンからなる。ソース電
極２６はボディ領域１６とソース領域２０とを接続し、
ドレイン電極３０は基板１０の裏側に形成されている。
Ｘで表されたチャネル長は、ゲート電極２２に隣接する
Ｐボディ領域１６の長さである。図１の構造は単なる例
示であって、よく知られた他の形のデバイスでは、溝２
４は完全にゲート電極２２によって満たされていて、従
って平らな表面が形成されていてもよい。
【０００３】そのような装置の性能に関しては、チャネ
ルを狭くすることが重要である。そのような装置のチャ
ネル領域は、Ｐボディ拡散領域であるので、低いチャネ
ル抵抗を得るためには、この領域が短くなければならな
い。また、溝がＰボディ領域の深さよりもわずかに深く
延在することも重要である。
【０００４】非常に強い電界が溝の底部に形成されるこ
とによって、ブレイクダウン電圧が低下するということ
が知られている。即ちこの装置が高い電圧で動作してい
るとき、エッチングされた溝の内側の鋭い隅に局部的な
電界が発生することによって、高電圧での信頼性が失わ
れる。
【０００５】即ち、そのような装置では、強い電界が、
溝（グローブとも呼ばれる）の底部の隅に発生すると、
装置が容易にブレイクダウンすることになる。このブレ
イクダウンによって、ゲート酸化膜が損傷を受け、装置
そのものにも修復不可能な損傷を与えることがある。こ
の点を改善し、ソースドレイン間のオン抵抗（ＲＤＳＯ
Ｎ）を増加させずに、ブレイクダウン電圧を高めること
が望まれる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、電力
用ＭＯＳトランジスタに於いて、ソースドレイン間のオ
ン抵抗を増加させずに、ブレイクダウン電圧を高めるこ
とである。
【０００７】
【課題を解決するための手段】上述の目的は、電界効果
トランジスタであって、その主面から延在する溝を画定
する第１導電型の基板と、前記溝内に形成された導電性
のゲート電極と、前記溝の側壁に隣接し、かつ前記主面
に延在する、前記基板内に形成された前記第１導電型の
ソース領域と、前記溝の下方部分を除く前記側壁に隣接
して前記基板内に形成された第２導電型のボディ領域と
を有し、前記基板が、前記基板の下側層の不純物濃度よ
りも低い不純物濃度であって、かつ前記主面から前記溝
の深さよりも深く延在する前記第１導電型の第１層と、
前記第１層の不純物濃度よりも高く、かつ前記基板の前
記下側層の不純物濃度よりも低い不純物濃度であると共
に、前記溝の底部よりも深い前記基板の部分に延在する
前記第１導電型の第２層とを有し、前記下側層が、前記
トランジスタのドレイン領域であることを特徴とする電
界効果トランジスタ、及び電界効果トランジスタの製造
方法であって、主面を有する第１導電型の基板を提供す
る過程と、前記主面の上に、前記基板よりも低い不純物
濃度を有する第１エピタキシャル層を成長させる過程
と、前記第１エピタキシャル層の上に、前記第１エピタ
キシャル層よりも低い不純物濃度の第２エピタキシャル
層を成長させる過程と、前記第２エピタキシャル層内
に、前記第２エピタキシャル層の主面まで延在し、かつ
前記第１エピタキシャル層内の少なくとも一部に延出す
る第２導電型のボディ領域を形成する過程と、前記ボデ
ィ領域内に前記ボディ領域の主面まで延在する前記第２
導電型のソース領域を形成する過程と、前記第２エピタ
キシャル層の前記主面から、前記ソース領域及び前記ボ
ディ領域を通って延在し、かつ前記第１エピタキシャル
層内には延出しない溝を形成する過程と、前記溝の少な
くとも一部を導電性のゲート電極材料で満たす過程とを
有することを特徴とする電界効果トランジスタの製造方
法とを提供することによって達成される。
【０００８】
【作用】本発明に基づけば、低濃度にドープされた第２
のエピタキシャル領域が、従来のエピタキシャル層の上
部部分に形成される。上側のエピタキシャル層は、溝の
底部より僅かに深く延在し、かつ下側のエピタキシャル
層よりも僅かに低濃度にドープされている。従って、低
濃度にドープされた上側のエピタキシャル層によって、
溝の底部の付近の電界が弱められ、そして装置が高い電
圧で動作している間に、溝のゲート酸化膜でブレイクダ
ウンが起きることを防ぐことができる。トランジスタが
ターンオンすると、電流はチャネルを通って溝の表面を
流れ、即ち、電流はＰボディ領域に隣接する溝の側面に
沿って、溝表面の下方部分に向かって流れ、そして溝の
底部の表面から広がり、ドリフト領域（第２のエピタキ
シャル層）及びドレイン領域（基板）へ向かって流れ
る。
【０００９】低濃度にドープされた上側のエピタキシャ
ル層の上方部分には、ソースドレイン間のオン抵抗を増
加させる効果はほとんどない。一方、溝の底部の下に延
在する上側エピタキシャル層の部分は、オン抵抗を増加
させる。しかしながら、上側エピタキシャル層のこの部
分は非常に薄いので、オン抵抗はそれほど増加しない。
従ってブレイクダウン電圧の増加とオン抵抗の増加との
トレードオフは好ましいものになっている。本発明に基
づく構造は、コストの増加または追加のマスキング工程
なしに改良されたエピタキシャル成長工程によって形成
され、かつ従来の半導体製造装置を用いることによって
十分に制御することができる。
【００１０】
【実施例】図２は、本発明に基づく単一のトランジスタ
を表している。図２の左側及び右側部分に表されている
ように、セル型の電力用トランジスタの構造と同様に、
同一の構造が繰り返し配置されているので、多数のトラ
ンジスタが大電力スイッチング用として並列に接続され
て提供される。ほとんどのＤＭＯＳトランジスタは、大
電力スイッチング用として用いられるが、本発明では、
その用途を大電力スイッチング用に限定しない。
【００１１】図２のトランジスタは、従来と同様に高濃
度にドープされたＮ＋基板４０と、Ｎ型にドープされた
エピタキシャル層４２とを有し、その不純物濃度は印加
される電圧の値によって決定される。Ｎ＋基板４０の不
純物（リンまたは砒素）濃度は、６×１０18から１×１
０20イオン／cm2である。Ｎ型エピタキシャル層４２の
不純物（リンまたは砒素）濃度は、エピタキシャル層４
２の面抵抗が約０．５から１．５Ω・cmとなるような値
になっている。（この実施例は、Ｎチャネルトランジス
タであるが、Ｐチャネルトランジスタの場合、各部分の
導電型は本実施例とは相異なる導電型となる。）エピタ
キシャル層４２の厚さは、用途によって異なり、約３か
ら８μｍである。
【００１２】エピタキシャル層４２の上には、より低濃
度にドープされた第２（上側）エピタキシャル層４６が
形成されていて、このエピタキシャル層４６は、その面
抵抗が約１．０から２．０Ω・cmとなるように、砒素が
ドープされたＮ型である。従って、上側エピタキシャル
層４６の面抵抗は、下側エピタキシャル層４２の面抵抗
の約２倍であり、一方、上側エピタキシャル層４６の不
純物濃度は、下側エピタキシャル層４２の約半分となっ
ている。エピタキシャル層４６の厚さは、約２から３μ
ｍである。上側エピタキシャル層４６内には、Ｐ型にド
ープされたボディ領域５０が形成されている。Ｐ型にド
ープされたボディ領域５０は、浅いＰチャネル領域５１
と深いＰ＋領域５３とを有する。浅いＰチャネル領域５
１は、およそ２×１０13から１×１０14イオン／cm2の
濃度に不純物をドープされており、一方深いＰ＋領域５
３は５×１０14から１×１０16イオン／cm2の濃度に不
純物をドープされている。エピタキシャル層の４６の中
には更に、再び砒素またはリンを用いて約６×１０14か
ら１×１０16イオン／cm2の濃度に不純物をドープされ
たＮ＋ソース領域５２が形成されいる。Ｎ＋ソース領域
５２の厚さは、約０．３から０．５μｍである。Ｐボデ
ィ領域５０は（図２に示すように）、下側エピタキシャ
ル層４２内に約０．５から１．５μｍ延出している。
【００１３】Ｕ字型の溝５４の内側面にはゲート酸化膜
５６が形成され、次にＵ字型の溝５４に、多結晶シリコ
ン６０が満たされる。不純物として塩化リンをドープさ
れた多結晶シリコン６０の面抵抗は、約２０から４０Ω
／cm2である。
【００１４】装置の主面の上には絶縁ゲート酸化層６４
が形成され、その上に、通常のアルミニウム金属層６８
が形成され、このアルミニウム金属層６８が、ソース領
域５２とボディ領域５０とに接触する。図２の右側部分
及び左側部分にそれぞれ示された、更なるゲート構造及
びソース領域７０、７２及び７８、８０は、隣接する同
様なトランジスタセルの一部である。基板４０はドレイ
ン領域として働き、かつ基板４０の裏側（図示されてい
ない）に形成された金属化処理によって接続される。
【００１５】従って、図１に示された構造とは異なり、
図２に示された構造では、Ｐボディ領域５０は、溝５４
よりも深く延在する。しかしながら、Ｐボディ領域は、
溝５４の底部に隣接する部分までは延在せず溝５４の底
部から隔てられて配置されている。図２では、溝は通常
Ｕ字型であり、ほぼ垂直な壁を備えている。
【００１６】本発明は、Ｖ字型または截頭Ｖ字型の溝を
有するトランジスタにも適用できる。
【００１７】図２の構造によって、溝５４の底部の隅の
不純物濃度の変化が減少し、従って、電界強度が局部的
に減少する。溝５４の底部に隣接する低濃度にドープさ
れた上側エピタキシャル層４６によって、電界強度が局
部的に減少する。ある実施例では、溝５４は約１．５μ
ｍの深さを有し、溝５４の底部と下側エピタキシャル層
４２の上側面との間は、約０．５μｍの距離“ｄ”だけ
離れている。この距離ｄによって、溝の隅での低電圧で
のブレイクダウンが防止される。深い位置にあるＰ＋ボ
ディ領域が、下側エピタキシャル層４２内に延出してい
るので、ＰＮ接合部でのブレークダウンによって、ウォ
ークアウト現象（walk-out phenomena）が回避される。
図２に示された構造は、６０Ｖよりも高い電圧で用いら
れるトランジスタを例示したものである。
【００１８】図２の構造の製造過程が、図３ａから図３
ｄ及び図４ａから図４ｃに示されている。図３ａには、
従来通りのＮ＋にドープされた基板４０が示されてい
る。次に、図３ｂに示すように約０．５から１．５Ω・
cmの面抵抗を有するようにドープされたＮ型の第１エピ
タキシャル層４２が従来通り成長させられる。次に図３
ｃに示すように、第２エピタキシャル層４６が第１エピ
タキシャル層４２の上に形成され、この第２エピタキシ
ャル層４６は、約１．０から２．０Ω・cmの面抵抗を有
するように、第１エピタキシャル層よりも低濃度にドー
プされている。３つの領域４０、４２、及び４６の全て
は、砒素またはリンをドープされているが、砒素をドー
プされるのがより好ましい。２つのエピタキシャル層４
２、及び４６は、約３から８μｍ、及び２から３μｍの
厚さを各々有する。
【００１９】次に図３ｄに示すように、従来のマスク工
程によって、６０ｋｅＶのエネルギーで、２×１０13か
ら１×１０14イオン／cm2のホウ素を注入することによ
って、領域５０内に浅いＰボディ領域が形成される。続
いてこの浅いＰボディ領域は、約１．０から２．０μｍ
の深さまで拡散（ドライブイン）される。次に、領域５
０内の深いＰボディ領域が、６０ｋｅＶのエネルギー
で、５×１０4から１×１０6イオン／cm2のホウ素を注
入することによって、トランジスタの中心部分に形成さ
れる。続いてこの深いＰボディ領域は、約２．０から
３．５μｍの深さまで拡散される。
【００２０】代わりに、窒化ホウ素プロセスを用いて、
領域５０内に深いＰボディ領域を形成することもでき
る。その結果、面抵抗は約２０から１００Ω／cm2とな
る。
【００２１】次に４ａ図に示すように、マスクを用て、
８０ｋｅＶのエネルギーで、６×１０15から１×１０16
イオン／cm2の砒素またはリンを注入することによっ
て、Ｎ＋領域５２が従来通りに形成される。続いてこの
Ｎ＋領域５２は、約０．３から０．５μｍの深さまで拡
散される。（隣接するトランジスタのＮ＋ソース領域７
２、及び８０もまた同様に形成される。）
【００２２】次に図４ｂに示すように、Ｕ字型の溝５４
が従来通り反応性イオンエッチングによって、ソース領
域５２の中心部分を通過し、ボディ領域５０内に深さ約
１．０から２．０μｍまで形成される。
【００２３】そして溝５４は従来通りに、熱成長によっ
て、厚さ約５００から１０００ÅのＳｉＯ2膜５６をそ
の内側面に形成される（図４ｃ）。その内側面にＳｉＯ
2膜５６が形成された溝５４は、次に従来通りに多結晶
シリコン６０を満たされ、その多結晶シリコン６０は、
次に塩化リンをドープされて、約２０から４０Ω／cm2
の面抵抗を有する。次に（図示されていない）絶縁層
（即ちＢＰＳＧ）が、従来通りに堆積されそしてパター
ン形成されて、ゲート電極を絶縁する。次に（図示され
ていない）アルミニウム金属層が、絶縁層の上に形成さ
れ、ボディ領域とソース領域とを電気的に接続する。
【００２４】二重拡散、即ちＰボディ領域５０を形成し
た後にＮ＋ソース領域５２を拡散することによって、チ
ャネル長に関しては、図２に示す装置の最終的な構成が
得られることが理解される。
【００２５】上側の層が下側の層よりも低い不純物濃度
である基板上の２つの上側層を形成するのであれば、こ
れまで説明されてきた以外の方法及び材料によって、図
２の構造が形成されてもよい。この構造は、これまで説
明された二重のエピタキシャル層を成長させることによ
って、もっとも容易に得られた構造であるが、しかしそ
のような構造を形成するための他の方法は、当業者には
明らかである。
【００２６】例えば、（１）Ｐチャネル領域が溝の形成
及び平面化の後に形成されてもよく、または、（２）上
側エピタキシャル層４６が、エピタキシャル層４２内に
ホウ素を注入することによって形成されてもよく、また
は、（３）例えばガリウム砒素のような他の半導体物質
がシリコン内に用いられてもよい。
【００２７】これまでの説明は単なる例示であって、制
限を意図するものではない。これまでの説明及び請求項
の技術的視点を逸脱することなしに、種々の変形、変更
が可能なことは、当業者には明らかである。
【００２８】
【発明の効果】上述したように本発明によれば、ソース
ドレイン間のオン抵抗を増加させずに、ブレイクダウン
電圧の高い電力用ＭＯＳトランジスタが得られる。
【図面の簡単な説明】
【図１】従来の溝を形成されたＤＭＯＳ電界効果トラン
ジスタを示す図である。
【図２】本発明に基づくトランジスタを示す図である。
【図３】図２のトランジスタを形成するプロセス過程を
示す図である。
【図４】図２のトランジスタを形成するためのプロセス
過程を示す図である。
【符号の説明】
１０ Ｎ＋基板 １４ Ｎ−エピタキシャル層 １６ ボディ領域 ２０ ソース領域 ２２ ゲート電極 ２４ 溝 ２６ ソース電極 ３０ ドレイン電極 ４０ Ｎ＋基板 ４２ 上側エピタキシャル層 ４６ 下側エピタキシャル層 ５０ ボディ領域 ５１ Ｐチャネル領域 ５２ ソース領域 ５３ Ｐ＋領域 ５４ 溝 ５６ ゲート酸化膜 ６０ 多結晶シリコン ６４ 絶縁ゲート酸化層 ６８ アルミニウム金属層 ７０ 多結晶シリコン ７２ ソース領域 ７８ 多結晶シリコン ８０ ソース領域
フロントページの続き (72)発明者 フウ−イユァン・シィエ アメリカ合衆国カリフォルニア州95129・ サンノゼ・メイフラワーコート 5983 (72)発明者 ツェ−ホン・クワン アメリカ合衆国カリフォルニア州94109・ サンフランシスコ・スッターストリート 875＃Ｂ (72)発明者 キング・オウヤング アメリカ合衆国カリフォルニア州94026・ アサートン・インシーナアベニュー 66

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 電界効果トランジスタであって、 その主面から延在する溝を画定する第１導電型の基板
    と、 前記溝内に形成された導電性のゲート電極と、 前記溝の側壁に隣接し、かつ前記主面に延在する、前記
    基板内に形成された前記第１導電型のソース領域と、 前記溝の下方部分を除く前記側壁に隣接して前記基板内
    に形成された第２導電型のボディ領域とを有し、 前記基板が、 前記基板の下側層の不純物濃度よりも低い不純物濃度で
    あって、かつ前記主面から前記溝の深さよりも深く延在
    する前記第１導電型の第１層と、 前記第１層の不純物濃度よりも高く、かつ前記基板の前
    記下側層の不純物濃度よりも低い不純物濃度であると共
    に、前記溝の底部よりも深い前記基板の部分に延在する
    前記第１導電型の第２層とを有し、 前記下側層が、前記トランジスタのドレイン領域である
    ことを特徴とする電界効果トランジスタ。
  2. 【請求項２】 前記溝が、Ｕ字型の断面を有すること
    を特徴とする請求項１に記載の電界効果トランジスタ。
  3. 【請求項３】 前記第１層が、前記溝の前記下方部分
    の約０．５μｍ下に延在することを特徴とする請求項１
    に記載の電界効果トランジスタ。
  4. 【請求項４】 前記第１層が、前記第２層の不純物濃
    度の約５０％の不純物濃度を有することを特徴とする請
    求項１に記載の電界効果トランジスタ。
  5. 【請求項５】 前記ボディ領域が、前記溝の前記側壁
    から隔てられて前記主面に延在することを特徴とする請
    求項１に記載の電界効果トランジスタ。
  6. 【請求項６】 前記第１層及び前記第２層がエピタキ
    シャル層からなることを特徴とする請求項１に記載の電
    界効果トランジスタ。
  7. 【請求項７】 電界効果トランジスタであって、 ドレイン領域である第１導電型の基板と、 前記基板上に形成され、かつ前記基板の不純物濃度より
    も低い不純物濃度を有する第１導電型の第１エピタキシ
    ャル層と、 前記第１エピタキシャル層の上に形成され、かつ前記第
    １エピタキシャル層の不純物濃度の約５０％の不純物濃
    度を有する前記第１導電型の第２エピタキシャル層と、 前記第２エピタキシャル層内のみに画定され、かつ前記
    第１エピタキシャル層から約０．５μｍ上方に延在する
    と共に、導電性のゲート電極によつて少なくとも部分的
    に満たされている溝と、 前記第２エピタキシャル層内に形成され、かつ前記溝の
    前記側壁に隣接して前記第２エピタキシャル層の主面に
    沿って延在する前記第１導電型のソース領域と、 前記第２エピタキシャル層の前記主面から下方に向かっ
    て、かつ少なくとも前記第１エピタキシャル層の上部部
    分に延出すると共に、前記溝の前記下方部分から隔てら
    れて配置された第２導電型のボディ領域とを有すること
    を特徴とする電界効果トランジスタ。
  8. 【請求項８】 電界効果トランジスタの製造方法であ
    って、 主面を有する第１導電型の基板を提供する過程と、 前記主面の上に、前記基板よりも低い不純物濃度を有す
    る第１エピタキシャル層を成長させる過程と、 前記第１エピタキシャル層の上に、前記第１エピタキシ
    ャル層よりも低い不純物濃度の第２エピタキシャル層を
    成長させる過程と、 前記第２エピタキシャル層内に、前記第２エピタキシャ
    ル層の主面まで延在し、かつ前記第１エピタキシャル層
    内の少なくとも一部に延出する第２導電型のボディ領域
    を形成する過程と、 前記ボディ領域内に前記ボディ領域の主面まで延在する
    前記第２導電型のソース領域を形成する過程と、 前記第２エピタキシャル層の前記主面から、前記ソース
    領域及び前記ボディ領域を通って延在し、かつ前記第１
    エピタキシャル層内には延出しない溝を形成する過程
    と、 前記溝の少なくとも一部を導電性のゲート電極材料で満
    たす過程とを有することを特徴とする電界効果トランジ
    スタの製造方法。
  9. 【請求項９】 前記溝が、前記第１エピタキシャル層
    内に０．５μｍ延出し、前記第２エピタキシャル層の不
    純物濃度が、前記第１エピタキシャル層の約５０％であ
    ることを特徴とする請求項８に記載の製造方法。
  10. 【請求項１０】 前記第１エピタキシャル層及び前記
    第２エピタキシャル層が各々約８μｍの厚さを有するこ
    とを特徴とする請求項１に記載の電界効果トランジス
    タ。
  11. 【請求項１１】 電界効果トランジスタであって、 ドレイン領域である第１導電型の基板と、 前記基板の上に形成され、かつ前記基板の不純物濃度よ
    りも低い不純物濃度を有する前記第１導電型の下側層
    と、 前記下側層の上に形成され、かつ前記下側層の不純物濃
    度よりも低い不純物濃度を有する前記第１導電型の上側
    層と、 前記上側層内に画定され、かつ前記下側層から予め決め
    られた距離内に延在すると共に、少なくとも一部が導電
    性のゲート電極で満たされる溝と、 前記上側層内に形成され、かつ前記溝の前記側壁に隣接
    して前記上側層の主面に延在する第１導電型のソース領
    域と、 前記上側層の主面から下方に延在し、かつ少なくとも前
    記下側層の上部部分に延出すると共に、前記溝の下方部
    分から間隔を置いて配置された第２導電型のボディ領域
    とを有することを特徴とする電界効果トランジスタ。
  12. 【請求項１２】 前記上側層及び前記下側層がエピタ
    キシャル層からなることを特徴とする請求項１１に記載
    の電界効果トランジスタ。
JP20259593A 1992-07-24 1993-07-23 電界効果トランジスタ及びその製造方法 Expired - Lifetime JP3387563B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/918,954 1992-07-24
US07/918,954 US5910669A (en) 1992-07-24 1992-07-24 Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof

Publications (2)

Publication Number Publication Date
JPH06224437A true JPH06224437A (ja) 1994-08-12
JP3387563B2 JP3387563B2 (ja) 2003-03-17

Family

ID=25441223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20259593A Expired - Lifetime JP3387563B2 (ja) 1992-07-24 1993-07-23 電界効果トランジスタ及びその製造方法

Country Status (5)

Country Link
US (2) US5910669A (ja)
EP (1) EP0580452B1 (ja)
JP (1) JP3387563B2 (ja)
KR (1) KR100305978B1 (ja)
DE (2) DE69309565T2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250731A (ja) * 1994-12-30 1996-09-27 Siliconix Inc 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
US6096608A (en) * 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
JP2001267570A (ja) * 2000-03-15 2001-09-28 Mitsubishi Electric Corp 半導体装置及び半導体装置製造方法
JP2008205497A (ja) * 1994-12-30 2008-09-04 Siliconix Inc デルタ層を有する低オン抵抗のトレンチ型ｍｏｓｆｅｔ
WO2009119735A1 (ja) * 2008-03-26 2009-10-01 ローム株式会社 半導体装置およびその製造方法
JP2011035410A (ja) * 1997-10-31 2011-02-17 Siliconix Inc 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ
JP2011243965A (ja) * 2010-05-20 2011-12-01 Internatl Rectifier Corp 浅く幅狭なトレンチ型のｆｅｔの製造方法及び関連構造体
WO2014207793A1 (ja) * 2013-06-24 2014-12-31 株式会社日立製作所 半導体装置およびその製造方法
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
US10153356B2 (en) 2016-03-24 2018-12-11 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device, and semiconductor device
US10256323B2 (en) 2016-03-24 2019-04-09 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer
US10490408B2 (en) 2017-03-28 2019-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor device
US10879349B2 (en) 2017-03-28 2020-12-29 Toyoda Goset Co., Ltd. Method for manufacturing semiconductor device and edge termination structure of semiconductor device

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
EP0675529A3 (en) * 1994-03-30 1998-06-03 Denso Corporation Process for manufacturing vertical MOS transistors
US5780324A (en) * 1994-03-30 1998-07-14 Denso Corporation Method of manufacturing a vertical semiconductor device
EP0735591B1 (en) * 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
AU6722396A (en) * 1995-08-21 1997-03-12 Siliconix Incorporated Low voltage short channel trench dmos transistor
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US6163051A (en) * 1995-08-24 2000-12-19 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JP3217690B2 (ja) * 1996-03-22 2001-10-09 株式会社東芝 半導体装置の製造方法
US5818084A (en) * 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
JP3342412B2 (ja) * 1997-08-08 2002-11-11 三洋電機株式会社 半導体装置およびその製造方法
US6103635A (en) * 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
GB9808234D0 (en) * 1998-04-17 1998-06-17 Koninkl Philips Electronics Nv Mnufacture of trench-gate semiconductor devices
US5937297A (en) * 1998-06-01 1999-08-10 Chartered Semiconductor Manufacturing, Ltd. Method for making sub-quarter-micron MOSFET
US6614074B2 (en) 1998-06-05 2003-09-02 International Business Machines Corporation Grooved planar DRAM transfer device using buried pocket
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6084264A (en) * 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
TW411553B (en) * 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
KR100327323B1 (ko) * 2000-05-30 2002-03-06 김덕중 래치 업이 억제된 트랜치 게이트 구조의 전력용반도체소자 및 그 제조방법
US6472678B1 (en) * 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
US6710441B2 (en) 2000-07-13 2004-03-23 Isothermal Research Systems, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
JP4073176B2 (ja) * 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US20030198672A1 (en) * 2001-08-14 2003-10-23 Franz G. Andrew Levothyroxine compositions having unique triidothyronine plasma AUC properties
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
GB0208833D0 (en) * 2002-04-18 2002-05-29 Koninkl Philips Electronics Nv Trench-gate semiconductor devices
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7282302B2 (en) * 2002-10-15 2007-10-16 Polyplus Battery Company Ionically conductive composites for protection of active metal anodes
TW583748B (en) * 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
TWI230456B (en) * 2003-05-14 2005-04-01 Promos Technologies Inc Shallow trench isolation and dynamic random access memory and fabricating methods thereof
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7075147B2 (en) * 2003-06-11 2006-07-11 International Rectifier Corporation Low on resistance power MOSFET with variably spaced trenches and offset contacts
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
DE10341793B4 (de) * 2003-09-10 2021-09-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
TWI222685B (en) * 2003-12-18 2004-10-21 Episil Technologies Inc Metal oxide semiconductor device and fabricating method thereof
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20090050958A1 (en) * 2004-05-21 2009-02-26 Qi Wang Semiconductor device having a spacer layer doped with slower diffusing atoms than substrate
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
JP5008046B2 (ja) * 2005-06-14 2012-08-22 ローム株式会社 半導体デバイス
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US8896093B2 (en) * 2012-12-19 2014-11-25 Alpha And Omega Semiconductor Incorporated Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
JP2008218711A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8067304B2 (en) * 2009-01-20 2011-11-29 Alpha And Omega Semiconductor, Inc. Method for forming a patterned thick metallization atop a power semiconductor chip
US10026835B2 (en) 2009-10-28 2018-07-17 Vishay-Siliconix Field boosted metal-oxide-semiconductor field effect transistor
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN103035645B (zh) * 2012-08-10 2015-08-19 上海华虹宏力半导体制造有限公司 一种沟槽栅型mos管及其制造方法
JP6613610B2 (ja) * 2015-05-14 2019-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102015221054A1 (de) 2015-10-28 2017-05-04 Robert Bosch Gmbh Leistungs-MOSFET und Verfahren zur Herstellung eines Leistungs-MOSFETs
JP6766512B2 (ja) * 2016-08-05 2020-10-14 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109273529A (zh) * 2017-07-18 2019-01-25 比亚迪股份有限公司 Mos型功率器件及其制备方法
US10438813B2 (en) 2017-11-13 2019-10-08 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device having one or more titanium interlayers and method of making the same
CN116469923B (zh) * 2023-04-25 2023-10-20 南京第三代半导体技术创新中心有限公司 高可靠性沟槽型碳化硅mosfet器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146976A (en) * 1979-05-02 1980-11-15 Nec Corp Insulating gate field effect transistor
JPS5658267A (en) * 1979-10-17 1981-05-21 Nippon Telegr & Teleph Corp <Ntt> Insulated gate type field-effect transistor
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
JPS5984474A (ja) * 1982-11-05 1984-05-16 Nec Corp 電力用縦型電界効果トランジスタ
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
JPS62176168A (ja) * 1986-01-30 1987-08-01 Nippon Denso Co Ltd 縦型ｍｏｓトランジスタ
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JPS6442177A (en) * 1987-08-10 1989-02-14 Hitachi Ltd Insulated gate transistor
US5138422A (en) * 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
JPH0783118B2 (ja) * 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
JPH06104445A (ja) * 1992-08-04 1994-04-15 Siliconix Inc 電力用ｍｏｓトランジスタ及びその製造方法
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205497A (ja) * 1994-12-30 2008-09-04 Siliconix Inc デルタ層を有する低オン抵抗のトレンチ型ｍｏｓｆｅｔ
JPH08250731A (ja) * 1994-12-30 1996-09-27 Siliconix Inc 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
US6096608A (en) * 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
JP2011035410A (ja) * 1997-10-31 2011-02-17 Siliconix Inc 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ
JP2001267570A (ja) * 2000-03-15 2001-09-28 Mitsubishi Electric Corp 半導体装置及び半導体装置製造方法
US9166038B2 (en) 2008-03-26 2015-10-20 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US10686067B2 (en) 2008-03-26 2020-06-16 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US12034073B2 (en) 2008-03-26 2024-07-09 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US8283721B2 (en) 2008-03-26 2012-10-09 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US12009420B2 (en) 2008-03-26 2024-06-11 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
WO2009119735A1 (ja) * 2008-03-26 2009-10-01 ローム株式会社 半導体装置およびその製造方法
US11127851B2 (en) 2008-03-26 2021-09-21 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US9496387B2 (en) 2008-03-26 2016-11-15 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
JP2009260253A (ja) * 2008-03-26 2009-11-05 Rohm Co Ltd 半導体装置およびその製造方法
US10290733B2 (en) 2008-03-26 2019-05-14 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US9653597B2 (en) 2010-05-20 2017-05-16 Infineon Technologies Americas Corp. Method for fabricating a shallow and narrow trench FET and related structures
JP2011243965A (ja) * 2010-05-20 2011-12-01 Internatl Rectifier Corp 浅く幅狭なトレンチ型のｆｅｔの製造方法及び関連構造体
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
WO2014207793A1 (ja) * 2013-06-24 2014-12-31 株式会社日立製作所 半導体装置およびその製造方法
US10256323B2 (en) 2016-03-24 2019-04-09 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer
US10153356B2 (en) 2016-03-24 2018-12-11 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device, and semiconductor device
US10490408B2 (en) 2017-03-28 2019-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor device
US10879349B2 (en) 2017-03-28 2020-12-29 Toyoda Goset Co., Ltd. Method for manufacturing semiconductor device and edge termination structure of semiconductor device

Also Published As

Publication number Publication date
KR100305978B1 (ko) 2001-12-15
KR940003092A (ko) 1994-02-19
US5910669A (en) 1999-06-08
JP3387563B2 (ja) 2003-03-17
DE69309565D1 (de) 1997-05-15
EP0580452A1 (en) 1994-01-26
DE69309565T2 (de) 1997-07-24
US5532179A (en) 1996-07-02
EP0580452B1 (en) 1997-04-09
DE580452T1 (de) 1994-10-06

Similar Documents

Publication Publication Date Title
JP3387563B2 (ja) 電界効果トランジスタ及びその製造方法
US6664163B2 (en) Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US7323386B2 (en) Method of fabricating semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US7019360B2 (en) High voltage power mosfet having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US6992350B2 (en) High voltage power MOSFET having low on-resistance
JP4088033B2 (ja) 半導体装置
JPH0750412A (ja) Ｄｍｏｓトランジスタ及びその製造方法
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
KR20040033313A (ko) 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
WO1996030947A1 (en) Punch-through field effect transistor
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
TWI803288B (zh) 集成的平面-溝道閘極功率mosfet
JP2003518748A (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
JP2003273354A (ja) 半導体装置およびその製造方法
TWI804303B (zh) 寄生接面場效電晶體阻抗的降低方法
JP2941405B2 (ja) 半導体装置
JP2686125B2 (ja) 静電誘導型スイッチング素子及びその製造方法
JP2000150867A (ja) 半導体装置およびその製造方法
JPH04354163A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

EXPY Cancellation because of completion of term