JPH06232002A - チップ形コンデンサ - Google Patents
チップ形コンデンサInfo
- Publication number
- JPH06232002A JPH06232002A JP1313793A JP1313793A JPH06232002A JP H06232002 A JPH06232002 A JP H06232002A JP 1313793 A JP1313793 A JP 1313793A JP 1313793 A JP1313793 A JP 1313793A JP H06232002 A JPH06232002 A JP H06232002A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- dielectric
- electrode
- type capacitor
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【構成】 誘電体11の両端部に電極12が形成された
チップ形コンデンサ10において、誘電体端部の片面あ
るいは両面に凹部13が形成され、凹部13に電極用金
属が充填されているチップ形コンデンサ10。 【効果】 チップの外形寸法を変えることなく、容量値
を広い範囲の中で微細にコントロールすることができ
る。このため、高周波領域における共振回路や発振回路
等に使用することができる。また、電極12が形成され
る直前に凹部13を形成することができ、外形寸法及び
誘電体材料の違いによる容量値のばらつきを補正するこ
とができ、歩留まりを高くしてコストダウンを図ること
もできる。そのうえ、電極12と誘電体11との固着力
を強くすることができ、高い信頼性を得ることもでき
る。さらに、チップサイズを統一することが可能なた
め、実装を容易なものにすることもできる。
チップ形コンデンサ10において、誘電体端部の片面あ
るいは両面に凹部13が形成され、凹部13に電極用金
属が充填されているチップ形コンデンサ10。 【効果】 チップの外形寸法を変えることなく、容量値
を広い範囲の中で微細にコントロールすることができ
る。このため、高周波領域における共振回路や発振回路
等に使用することができる。また、電極12が形成され
る直前に凹部13を形成することができ、外形寸法及び
誘電体材料の違いによる容量値のばらつきを補正するこ
とができ、歩留まりを高くしてコストダウンを図ること
もできる。そのうえ、電極12と誘電体11との固着力
を強くすることができ、高い信頼性を得ることもでき
る。さらに、チップサイズを統一することが可能なた
め、実装を容易なものにすることもできる。
Description
【0001】
【産業上の利用分野】本発明はチップ形コンデンサに関
し、より詳細には端部に電極が形成され、高周波電子回
路等に使用されるチップ形コンデンサに関する。
し、より詳細には端部に電極が形成され、高周波電子回
路等に使用されるチップ形コンデンサに関する。
【0002】
【従来の技術】従来、高周波電子回路に用いられるコン
デンサにおいては、一般に静電容量値(以下、容量値と
記す)の小さいことが要求されており、誘電体材料によ
っては誘電体両端部に形成された電極だけで必要な容量
値に達してしまい、内部電極は形成されない構造となっ
ているものがある。また、電子機器の小型軽量化、高密
度実装化を図るため、この種コンデンサとして小型チッ
プ化されたチップ形コンデンサが知られている。
デンサにおいては、一般に静電容量値(以下、容量値と
記す)の小さいことが要求されており、誘電体材料によ
っては誘電体両端部に形成された電極だけで必要な容量
値に達してしまい、内部電極は形成されない構造となっ
ているものがある。また、電子機器の小型軽量化、高密
度実装化を図るため、この種コンデンサとして小型チッ
プ化されたチップ形コンデンサが知られている。
【0003】図7及び図8は従来のチップ形コンデンサ
を示した模式的断面図及び模式的側面図であり、チップ
形コンデンサ30は誘電体11の両端部に電極12が形
成されて構成されている。また、このようなチップ形コ
ンデンサ30においては、その実装装置の統一化を図る
ため、EIAJ,RC−3402(電子機器用積層磁器
チップ形コンデンサ)等に見られるように、チップの長
さ(L)、幅(W)及び高さ(T)の各寸法が規格化さ
れている。この規格により、L及びWの寸法の変更でき
る範囲はチップサイズ2.0mm×1.25mmの場
合、公差は±0.2mmと決められ、T寸法は1.45
mm以下と決められている。
を示した模式的断面図及び模式的側面図であり、チップ
形コンデンサ30は誘電体11の両端部に電極12が形
成されて構成されている。また、このようなチップ形コ
ンデンサ30においては、その実装装置の統一化を図る
ため、EIAJ,RC−3402(電子機器用積層磁器
チップ形コンデンサ)等に見られるように、チップの長
さ(L)、幅(W)及び高さ(T)の各寸法が規格化さ
れている。この規格により、L及びWの寸法の変更でき
る範囲はチップサイズ2.0mm×1.25mmの場
合、公差は±0.2mmと決められ、T寸法は1.45
mm以下と決められている。
【0004】
【発明が解決しようとする課題】上記したチップ形コン
デンサ30における容量値Cは、C=εs ×εo ×s÷
d[F](εs :比誘電率、εo :8.854×10
-12 [F/m]、s:電極面積、d:電極間距離)よ
り、近似的に算出される。
デンサ30における容量値Cは、C=εs ×εo ×s÷
d[F](εs :比誘電率、εo :8.854×10
-12 [F/m]、s:電極面積、d:電極間距離)よ
り、近似的に算出される。
【0005】一般に、コンデンサを共振回路や発振回路
に用いる場合、容量値を細かく選択する必要がある。し
たがって、チップ形コンデンサ30を用いるには、電極
の面積(s)、電極間距離(d)及び誘電体材料の比誘
電率(εs )を変化させ、容量値を変化させる必要があ
る。しかし、電極間距離を変化させるにはL寸法を変え
る必要があり、L寸法は規格によって変更できる範囲が
狭いため、電極間距離を変化させることは困難であっ
た。
に用いる場合、容量値を細かく選択する必要がある。し
たがって、チップ形コンデンサ30を用いるには、電極
の面積(s)、電極間距離(d)及び誘電体材料の比誘
電率(εs )を変化させ、容量値を変化させる必要があ
る。しかし、電極間距離を変化させるにはL寸法を変え
る必要があり、L寸法は規格によって変更できる範囲が
狭いため、電極間距離を変化させることは困難であっ
た。
【0006】そこで、L寸法を変えずに容量値を変化さ
せる方法としては、比較的変更できる範囲が広いT寸法
を変えて電極面積を変化させる方法と、異なる誘電体材
料を用いて比誘電率を変化させる方法とがある。
せる方法としては、比較的変更できる範囲が広いT寸法
を変えて電極面積を変化させる方法と、異なる誘電体材
料を用いて比誘電率を変化させる方法とがある。
【0007】しかしながら、電極面積を変化させる方法
の場合、W寸法は規格によりほぼ一定であり、T寸法の
みで変化させる必要がある。このため、比誘電率が 100
000程度である粒界層形誘電体材料を用いたチップ形コ
ンデンサ30では、Tを0.5mmから1.45mmに
変化させることで300pF〜800pFの容量値を得
ていたが、容量可変の範囲が狭く限られているという課
題があった。
の場合、W寸法は規格によりほぼ一定であり、T寸法の
みで変化させる必要がある。このため、比誘電率が 100
000程度である粒界層形誘電体材料を用いたチップ形コ
ンデンサ30では、Tを0.5mmから1.45mmに
変化させることで300pF〜800pFの容量値を得
ていたが、容量可変の範囲が狭く限られているという課
題があった。
【0008】また、比誘電率を変化させる方法の場合
は、比誘電率の異なる材料を製造する技術がそれぞれ異
なるため、設備投資が増大するという課題があった。
は、比誘電率の異なる材料を製造する技術がそれぞれ異
なるため、設備投資が増大するという課題があった。
【0009】さらに、ロット間での比誘電率のばらつき
及び各寸法のばらつきによって歩留まりが低下するとい
う課題があった。
及び各寸法のばらつきによって歩留まりが低下するとい
う課題があった。
【0010】本発明はこのような課題に鑑みなされたも
のであって、実装が容易で、歩留まりが高くてコストが
低く、容量値の微細なコントロールが可能で高周波領域
の共振回路や発振回路等に使用できるチップ形コンデン
サを提供することを目的としている。
のであって、実装が容易で、歩留まりが高くてコストが
低く、容量値の微細なコントロールが可能で高周波領域
の共振回路や発振回路等に使用できるチップ形コンデン
サを提供することを目的としている。
【0011】
【課題を解決するための手段】上記目的を解決するため
に本発明に係るチップ形コンデンサは、誘電体の両端部
に電極が形成されたチップ形コンデンサにおいて、誘電
体端部の片面あるいは両面に凹部が形成され、該凹部に
電極用金属が充填されていることを特徴としている。
に本発明に係るチップ形コンデンサは、誘電体の両端部
に電極が形成されたチップ形コンデンサにおいて、誘電
体端部の片面あるいは両面に凹部が形成され、該凹部に
電極用金属が充填されていることを特徴としている。
【0012】
【作用】上記した構成によれば、前記誘電体端部の片面
あるいは両面に前記凹部が形成され、該凹部に前記電極
用金属が充填されているので、2個のコンデンサからな
る並列回路が形成された如くの回路構成となる。該回路
構成は前記凹部が片面に形成されている場合と両面に形
成されている場合とでは異なり、前記凹部が片面に形成
されている場合、前記1個のコンデンサにおける電極間
距離は前記凹部最奥面と対向する他面の電極との距離と
みなせ、前記もう1個のコンデンサにおける電極間距離
は前記凹部以外の残りの端部表面と対向する他面の電極
との距離とみなせる。前記凹部が両面に形成されている
場合には、前記1個のコンデンサにおける電極間距離は
前記凹部最奥面と対向するもう一方の前記凹部最奥面と
の距離とみなせ、前記もう1個のコンデンサにおける電
極間距離は前記凹部以外の残りの端部表面と対向する前
記凹部以外の残りの端部表面との距離とみなせるように
なる。このため、チップのL、M及びTの寸法を変えな
くても、前記凹部の深さ及び直径を変えることによっ
て、前記2個のコンデンサの見掛け上の電極間距離及び
見掛け上の電極面積を変化させることが可能となる。従
って、同一サイズのチップにおいて、前記凹部の直径お
よび深さを選択することにより、容量値を広い範囲の中
で微細にコントロールすることが可能となる。
あるいは両面に前記凹部が形成され、該凹部に前記電極
用金属が充填されているので、2個のコンデンサからな
る並列回路が形成された如くの回路構成となる。該回路
構成は前記凹部が片面に形成されている場合と両面に形
成されている場合とでは異なり、前記凹部が片面に形成
されている場合、前記1個のコンデンサにおける電極間
距離は前記凹部最奥面と対向する他面の電極との距離と
みなせ、前記もう1個のコンデンサにおける電極間距離
は前記凹部以外の残りの端部表面と対向する他面の電極
との距離とみなせる。前記凹部が両面に形成されている
場合には、前記1個のコンデンサにおける電極間距離は
前記凹部最奥面と対向するもう一方の前記凹部最奥面と
の距離とみなせ、前記もう1個のコンデンサにおける電
極間距離は前記凹部以外の残りの端部表面と対向する前
記凹部以外の残りの端部表面との距離とみなせるように
なる。このため、チップのL、M及びTの寸法を変えな
くても、前記凹部の深さ及び直径を変えることによっ
て、前記2個のコンデンサの見掛け上の電極間距離及び
見掛け上の電極面積を変化させることが可能となる。従
って、同一サイズのチップにおいて、前記凹部の直径お
よび深さを選択することにより、容量値を広い範囲の中
で微細にコントロールすることが可能となる。
【0013】また、前記凹部の形成によって電極の表面
積が大きくなるため、前記誘電体と前記電極とが強固に
固着されることとなり、該電極の剥離が防止されること
となる。したがって、高い信頼性を確保することが可能
となる。
積が大きくなるため、前記誘電体と前記電極とが強固に
固着されることとなり、該電極の剥離が防止されること
となる。したがって、高い信頼性を確保することが可能
となる。
【0014】
【実施例】以下、本発明に係るチップ形コンデンサの実
施例を図面に基づいて説明する。なお、従来例と同一機
能を有する構成部品には同一の符合を付すこととする。
施例を図面に基づいて説明する。なお、従来例と同一機
能を有する構成部品には同一の符合を付すこととする。
【0015】図1〜図3はそれぞれ本発明に係るチップ
形コンデンサの実施例を示しており、図1は模式的断面
図、図2は模式的側面図、図3は斜視図である。図中1
0はチップ形コンデンサを示しており、粒界絶縁された
誘電体基板11の一方の端部11aには凹部13が形成
され、この凹部13には電極用金属が充填され、凹部1
3を含んで電極12aが形成されている。もう一方の端
部11bには電極12bが形成され、このようにしてチ
ップ形コンデンサ10は構成されている。
形コンデンサの実施例を示しており、図1は模式的断面
図、図2は模式的側面図、図3は斜視図である。図中1
0はチップ形コンデンサを示しており、粒界絶縁された
誘電体基板11の一方の端部11aには凹部13が形成
され、この凹部13には電極用金属が充填され、凹部1
3を含んで電極12aが形成されている。もう一方の端
部11bには電極12bが形成され、このようにしてチ
ップ形コンデンサ10は構成されている。
【0016】このように構成された粒界層絶縁形のチッ
プ形コンデンサ10を製作する場合、まずSrTiO3
粉末に半導体化剤等を添加し、さらにバインダー等を添
加して混練した後、押出成形法によってシート状に成形
する。つぎに、このセラミック生シートをたとえば2.
0mm×1.25mm×1.45mmの焼き上がり寸法
になる大きさに切断し、還元性雰囲気中で焼成して半導
体化した磁器基板を形成する。さらに、絶縁化用の金属
酸化物ペーストを塗布した後、大気中、1000℃前後
の温度で焼成を行って粒界層を絶縁化し、SrTiO3
系の粒界層絶縁形半導体コンデンサ基板を得る。なお、
この基板の見かけの比誘電率は 100000程度になる。
プ形コンデンサ10を製作する場合、まずSrTiO3
粉末に半導体化剤等を添加し、さらにバインダー等を添
加して混練した後、押出成形法によってシート状に成形
する。つぎに、このセラミック生シートをたとえば2.
0mm×1.25mm×1.45mmの焼き上がり寸法
になる大きさに切断し、還元性雰囲気中で焼成して半導
体化した磁器基板を形成する。さらに、絶縁化用の金属
酸化物ペーストを塗布した後、大気中、1000℃前後
の温度で焼成を行って粒界層を絶縁化し、SrTiO3
系の粒界層絶縁形半導体コンデンサ基板を得る。なお、
この基板の見かけの比誘電率は 100000程度になる。
【0017】この基板を誘電体基板11とし、この誘電
体基板11の一方の端部11aにCO2 レーザを用いて
直径が1.0mm、深さが約0.5mmの凹部13を形
成する。つぎに、Agを主成分とする金属ペーストを凹
部13より連続的に端部11aの表面と、端部11bの
表面とに塗布し、この後焼き付け処理を施して電極12
a及び電極12bを形成する。
体基板11の一方の端部11aにCO2 レーザを用いて
直径が1.0mm、深さが約0.5mmの凹部13を形
成する。つぎに、Agを主成分とする金属ペーストを凹
部13より連続的に端部11aの表面と、端部11bの
表面とに塗布し、この後焼き付け処理を施して電極12
a及び電極12bを形成する。
【0018】このようにして製作されたチップ形コンデ
ンサ10において、容量値を測定した結果、最大で10
00pFの値を得ることができた。このように、凹部1
3の深さが小さい割りに理論値よりも高い容量値が得ら
れた。これは、図4(a)に示したように1方向の粒界
層を浅く破壊すると、見かけでは図4(b)に示したよ
うに平均粒径1個分の深さで凹部13が形成されたこと
と同じになるため、たとえば粒界層の平均粒径の大きさ
が50μm程度であり、また粒界絶縁層の厚みが数μm
である場合、数μmの深さの凹部13であっても、平均
粒径の大きさである50μm程度の深さの凹部13の場
合と同様の結果が得られるからである。
ンサ10において、容量値を測定した結果、最大で10
00pFの値を得ることができた。このように、凹部1
3の深さが小さい割りに理論値よりも高い容量値が得ら
れた。これは、図4(a)に示したように1方向の粒界
層を浅く破壊すると、見かけでは図4(b)に示したよ
うに平均粒径1個分の深さで凹部13が形成されたこと
と同じになるため、たとえば粒界層の平均粒径の大きさ
が50μm程度であり、また粒界絶縁層の厚みが数μm
である場合、数μmの深さの凹部13であっても、平均
粒径の大きさである50μm程度の深さの凹部13の場
合と同様の結果が得られるからである。
【0019】さらに、図5に示したような誘電体基板1
1の端部11a及び端部11bに、直径が1.0mm、
深さが両側で約1.2mmの凹部13が形成された別の
実施例に係るチップ形コンデンサ10においては、13
00pFの容量値を得ることができた。
1の端部11a及び端部11bに、直径が1.0mm、
深さが両側で約1.2mmの凹部13が形成された別の
実施例に係るチップ形コンデンサ10においては、13
00pFの容量値を得ることができた。
【0020】また、上記した別の実施例に係るチップ形
コンデンサ10において、誘電体基板11と電極12と
の固着力を測定した結果、40ニュートンの値を得るこ
とができ、従来のチップ形コンデンサ30における20
ニュートンの値を2倍にすることができた。このことか
ら、電極用金属を凹部13に充填することにより、電極
12の表面積を大きくすることができ、誘電体基板11
と電極12との固着力を増強することができることが分
かった。
コンデンサ10において、誘電体基板11と電極12と
の固着力を測定した結果、40ニュートンの値を得るこ
とができ、従来のチップ形コンデンサ30における20
ニュートンの値を2倍にすることができた。このことか
ら、電極用金属を凹部13に充填することにより、電極
12の表面積を大きくすることができ、誘電体基板11
と電極12との固着力を増強することができることが分
かった。
【0021】このように、凹部13は片面に形成された
ものでも両面に形成されたものでもよく、また1個だけ
でなく、数個の場合でも同様の効果を得ることができ
る。
ものでも両面に形成されたものでもよく、また1個だけ
でなく、数個の場合でも同様の効果を得ることができ
る。
【0022】また、誘電体としては粒界絶縁化された基
板に限らず、表層絶縁化された基板を用いることができ
る。導体磁器基板に熱処理が施され表面が絶縁されたさ
らに別の実施例に係るチップ形コンデンサ20の場合、
容量値を約2倍にまで高めることができた。このことか
ら、表層に絶縁層が形成されているチップ形コンデンサ
20においては、表面の絶縁層14の片側が浅く破壊さ
れた凹部13(図6(a))であっても、もう一方の絶
縁層14近傍まで破壊された凹部13(図6(b))と
同じ効果があり、見かけの電極間距離を大きく短縮する
ことができることが分かった。したがって、絶縁層14
の構造を利用すると、浅い凹部13を形成することによ
り、大きな容量値を得ることができる。
板に限らず、表層絶縁化された基板を用いることができ
る。導体磁器基板に熱処理が施され表面が絶縁されたさ
らに別の実施例に係るチップ形コンデンサ20の場合、
容量値を約2倍にまで高めることができた。このことか
ら、表層に絶縁層が形成されているチップ形コンデンサ
20においては、表面の絶縁層14の片側が浅く破壊さ
れた凹部13(図6(a))であっても、もう一方の絶
縁層14近傍まで破壊された凹部13(図6(b))と
同じ効果があり、見かけの電極間距離を大きく短縮する
ことができることが分かった。したがって、絶縁層14
の構造を利用すると、浅い凹部13を形成することによ
り、大きな容量値を得ることができる。
【0023】さらに、電極12が形成される直前に凹部
13を形成することができるため、外形寸法及び誘電体
材料の違いによる容量値のばらつきを補正することがで
きる。
13を形成することができるため、外形寸法及び誘電体
材料の違いによる容量値のばらつきを補正することがで
きる。
【0024】
【発明の効果】以上詳述したように本発明に係るチップ
形コンデンサにあっては、誘電体の両端部に電極が形成
されたチップ形コンデンサにおいて、誘電体端部の片面
及び両面に凹部が形成され、該凹部に電極用金属が充填
されているので、チップの外形寸法を変えることなく、
容量値を広い範囲の中で微細にコントロールすることが
できる。このため、高周波領域における共振回路や発振
回路等に使用することができる。
形コンデンサにあっては、誘電体の両端部に電極が形成
されたチップ形コンデンサにおいて、誘電体端部の片面
及び両面に凹部が形成され、該凹部に電極用金属が充填
されているので、チップの外形寸法を変えることなく、
容量値を広い範囲の中で微細にコントロールすることが
できる。このため、高周波領域における共振回路や発振
回路等に使用することができる。
【0025】また、電極が形成される直前に凹部を形成
することができ、外形寸法及び誘電体材料の違いによる
容量値のばらつきを補正することができ、歩留まりを高
くしてコストダウンを図ることもできる。
することができ、外形寸法及び誘電体材料の違いによる
容量値のばらつきを補正することができ、歩留まりを高
くしてコストダウンを図ることもできる。
【0026】そのうえ、端部電極と誘電体との固着力を
強くすることができ、高い信頼性を得ることもできる。
強くすることができ、高い信頼性を得ることもできる。
【0027】さらに、チップサイズを統一することが可
能なため、実装を容易なものにすることもできる。
能なため、実装を容易なものにすることもできる。
【図1】本発明に係るチップ形コンデンサの実施例を示
した模式的断面図である。
した模式的断面図である。
【図2】実施例に係るチップ形コンデンサを示した模式
的側面図である。
的側面図である。
【図3】実施例に係るチップ形コンデンサを示した斜視
図である。
図である。
【図4】(a)及び(b)は実施例に係るチップ形コン
デンサにおける凹部の効果を説明するために模式的に示
した構造図である。
デンサにおける凹部の効果を説明するために模式的に示
した構造図である。
【図5】誘電体の両端部に凹部が形成された別の実施例
に係るチップ形コンデンサを示した模式的断面図であ
る。
に係るチップ形コンデンサを示した模式的断面図であ
る。
【図6】(a)及び(b)は表層に絶縁層が形成された
別の実施例に係るチップ形コンデンサにおける凹部の効
果を説明するために模式的に示した断面図である。
別の実施例に係るチップ形コンデンサにおける凹部の効
果を説明するために模式的に示した断面図である。
【図7】従来のチップ形コンデンサを示した模式的断面
図である。
図である。
【図8】従来のチップ形コンデンサを示した模式的側面
図である。
図である。
10 チップ形コンデンサ 11 誘電体(誘電体基板) 12 電極 13 凹部
Claims (1)
- 【請求項1】 誘電体の両端部に電極が形成されたチッ
プ形コンデンサにおいて、誘電体端部の片面あるいは両
面に凹部が形成され、該凹部に電極用金属が充填されて
いることを特徴とするチップ形コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313793A JPH06232002A (ja) | 1993-01-29 | 1993-01-29 | チップ形コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313793A JPH06232002A (ja) | 1993-01-29 | 1993-01-29 | チップ形コンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232002A true JPH06232002A (ja) | 1994-08-19 |
Family
ID=11824780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313793A Pending JPH06232002A (ja) | 1993-01-29 | 1993-01-29 | チップ形コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232002A (ja) |
-
1993
- 1993-01-29 JP JP1313793A patent/JPH06232002A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4428852B2 (ja) | 積層型電子部品およびその製法 | |
| JP2002015939A (ja) | 積層型電子部品およびその製法 | |
| JPH053134A (ja) | 積層セラミツクコンデンサの外部電極の製造方法 | |
| JPH11340081A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3327045B2 (ja) | 誘電体ペースト及びそれを用いた厚膜コンデンサ | |
| JP3460669B2 (ja) | 積層セラミック電子部品 | |
| JPH025019B2 (ja) | ||
| KR20130027781A (ko) | 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품 | |
| JP2000216046A (ja) | 積層セラミック電子部品 | |
| JPH06232002A (ja) | チップ形コンデンサ | |
| JPS6129133B2 (ja) | ||
| JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2002110451A (ja) | 積層型電子部品およびその製法 | |
| JP2608289B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| JPWO2015030170A1 (ja) | 可変容量素子 | |
| JPS6225873Y2 (ja) | ||
| JPS58163102A (ja) | 磁器コンデンサの内部電極用導電性ペ−スト | |
| JPH0923066A (ja) | コンデンサ内蔵基板 | |
| JPH07169651A (ja) | 積層チップフィルタ | |
| JP3460667B2 (ja) | 積層セラミック電子部品 | |
| EP0390944B1 (en) | Manufacturing method for a multilayer ceramic substrate | |
| JPH05243819A (ja) | ストリップラインとその製造方法 | |
| JP2555639B2 (ja) | 多層セラミック基板の製造方法 | |
| KR20230095214A (ko) | 세라믹 커패시터 및 그 제조방법 | |
| JP3231350B2 (ja) | コンデンサネットワーク |