JPH06232099A - 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法 - Google Patents

半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法

Info

Publication number
JPH06232099A
JPH06232099A JP5044869A JP4486993A JPH06232099A JP H06232099 A JPH06232099 A JP H06232099A JP 5044869 A JP5044869 A JP 5044869A JP 4486993 A JP4486993 A JP 4486993A JP H06232099 A JPH06232099 A JP H06232099A
Authority
JP
Japan
Prior art keywords
gas
etching
layer
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5044869A
Other languages
English (en)
Inventor
Hirotaka Kinetsuki
弘隆 杵築
Akio Hayafuji
紀生 早藤
Tatsuya Kimura
達也 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5044869A priority Critical patent/JPH06232099A/ja
Priority to GB9610877A priority patent/GB2299894B/en
Priority to GB9318519A priority patent/GB2271466B/en
Priority to GB9610885A priority patent/GB2299709B/en
Priority to GB9610876A priority patent/GB2299893B/en
Priority to GB9610868A priority patent/GB2299707B/en
Publication of JPH06232099A publication Critical patent/JPH06232099A/ja
Priority to US08/513,036 priority patent/US6358316B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/3203—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth on non-planar substrates to create thickness or compositional variations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H01S5/4043—Edge-emitting structures with vertically stacked active layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ドライエッチングとＭＯＣＶＤ再成長を組み
合わせたプロセスにおいて、特にＡｌＧａＡｓのＧａＡ
ｓ再成長層の結晶品質向上を図る。 【構成】 ＡｌＧａＡｓ上にＧａＡｓキャップ層をあら
かじめ形成しておき、ドライエッチングは上記ＧａＡｓ
キャップ層より行うものとし、さらにエッチングに先立
って硫化アンモニウム溶液にてキャップＧａＡｓ表面の
クリーニングを行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法，半導体装置の製造装置，半導体レーザの製造方法，
量子細線構造の製造方法，及び結晶成長方法に関し、特
にドライエッチングとエピタキシャル成長とを組み合わ
せた複合プロセスに関するものである。
【０００２】
【従来の技術】近年、半導体レーザダイオードや量子細
線構造の製造工程において、エッチングと再成長を組み
合わせた微細構造作製技術の開発が活発化している。こ
れは結晶の一部を選択的にエッチングしそこに改めて周
りの結晶とは電気的，光学的に異なるエピタキシャル層
の成長を行うことで、所望の電子状態を実現しようとす
る技術である。このようなプロセスにおいては所望の形
状を制御性よく形成する技術とともに再成長界面の清浄
度を制御する技術の開発が重要な課題として注目されて
いる。特にＡｌＧａＡｓに関してはＡｌが非常に酸化し
やすい材料であるため、表面に形成される酸化膜によっ
てエッチングが阻害され所望の形状が得られず、あるい
は再成長界面が汚染されるために再成長層の結晶品質が
著しく低下するなどの問題点が生じ、デバイス応用に際
して解決すべき重要な課題となっている。
【０００３】例えば特公平３−５９５７６に従来のＡｌ
ＧａＡｓのエッチング方法の一例とし以下に示す方法が
開示されている。即ち反応性ドライエッチングの手法を
用いてＡｌＧａＡｓをエッチングする際にＡｌＧａＡｓ
の表面酸化を排除するため、ＡｌＧａＡｓに連続してＧ
ａＡｓ保護層をあらかじめ形成することでＡｌＧａＡｓ
表面の酸化膜の形成を未然に防止することができるとい
う方法である。反応性ドライエッチングを上記ＧａＡｓ
保護層から開始することで初めてＡｌＧａＡｓの良好な
エッチングができたと報告している。なお、ＡｌＧａＡ
ｓをＨＣｌガスを用いてガスエッチングする際に、Ｇａ
Ａｓキャップ層を採用することで、良好なエッチングが
可能である旨の記載は、上記公報の他、特開昭６１−１
８４８９２号公報にもなされている。
【０００４】図３４は例えば特公平３−５５４３９に開
示された、第２の従来例である化合物半導体の気相エッ
チング方法を説明するための図である。図において、２
４１は反応管、２４２は基板ホルダ、２４３は半導体基
板、２４４は抵抗加熱手段、２４５はバイパスパイプ、
２４６は低温領域、２４７は高温領域、２４８はエッチ
ングガス導入口をそれぞれ示している。
【０００５】このエッチング方法は半導体基板２４３を
低温領域２４６で保持し、ここでＨＣｌを半導体基板２
４３表面に充分に吸着させた後、半導体基板２４３を高
温領域２４７に移動させ、一定時間保持した後再び低温
領域２４６に移動させることを１サイクルとしてエッチ
ングを施す方法である。この方法によれば、温度４００
℃程度の低温領域２４６ではＨＣｌガスを供給してもエ
ッチングを生じることはなく、基板表面へのＣｌの吸着
のみが生じる。しかる後、半導体基板を６００℃以上の
高温領域２４７に移動させた際に吸着したＣｌがＧａＣ
ｌ3 として半導体表面から脱離し１分子層の単位でエッ
チングが行われるため、制御性よくエッチングを行うこ
とができる。
【０００６】図３５は例えばアプライドフィジックスレ
ターズ，１９８９年，５５巻，２７１５〜２７１７ペー
ジ（Applied Physicss Letters, 55(1989), pp2715-271
7)に開示された、第３の従来例である量子細線レーザの
構造を示す断面構造図である。図において、２５０はｎ
+ −ＧａＡｓ基板、２５１はｎ−Ａｌy Ｇａ1-y Ａｓ第
１クラッド層、２５２はＡｌx Ｇａ1-x Ａｓバリア層、
２５３はＧａＡｓ量子井戸層、２５４はＡｌx Ｇａ1-x
Ａｓバリア層、２５５はｐ−Ａｌy Ｇａ1-y Ａｓ第２ク
ラッド層、２５６はｐ+ −ＧａＡｓキャップ層、２５７
はＴｉ／Ａｕ電極、２５８はイオン注入による高抵抗化
領域である。また２５９は量子細線が形成された活性領
域を示している。
【０００７】この第３の従来例における半導体レーザ
は、Ｖ字型の溝を形成したｎ+ −ＧａＡｓ基板２５０上
にｎ−Ａｌy Ｇａ1-y Ａｓ第１クラッド層２５１、Ａｌ
x Ｇａ1-x Ａｓバリア層２５２，２５４とＧａＡｓウェ
ル層２５３からなる活性層、ｐ−Ａｌy Ｇａ1-y Ａｓ第
２クラッド層２５５、及びＰ+ −ＧａＡｓキャップ層２
５６を順次積層して形成されており、ｐ−Ａｌy Ｇａ1-
y Ａｓ第２クラッド層２５５の一部はイオン注入により
高抵抗化され電流狭窄層２５８を形成している。
【０００８】ここで活性層は通常の平面基板上では量子
井戸構造となるが、Ｖ字型の溝の底部付近では以下に示
す理由により量子細線構造が形成される。
【０００９】図において半導体主面は（１００）面であ
り、Ｖ字型の溝は［０／１１］方向に通常の写真製版工
程とウェットエッチングの手法を用いて形成されてい
る。従ってＶ字溝の側面は（１１１）Ａ面となる。典型
的なＭＯＣＶＤの成長条件では（１００）面上の成長速
度と、（１１１）Ａ面上の成長速度とはほぼ等しいた
め、図３５に示すようにＶ字溝に沿って各層が平行に成
長するような成長形態をとる。この時Ｖ字底部の先端部
は若干の丸みを帯びているため、部分的には（１００）
面が露呈しておりＶ字底部の先端部のごく狭い領域にお
いては（１００）面と垂直な方向に成長し、Ｖ字側面と
比較して膜厚が厚くなる。このようにしてＧａＡｓ量子
井戸層はＶ字底部において三日月型の量子細線２５９を
形成する。
【００１０】図３３は例えばジャパニーズジャーナルオ
ブアプライドフィジックス，１９９１年，３０巻，Ｌ９
０４〜Ｌ９０６ページ（Japanese Journal of Applied
Physics, Vol.30, (1991) ，pp.L904-L906) に開示され
た、第４の従来例であるレーザ発振端面に窓構造を有す
る高出力レーザの構造の一例を示す斜視図である。図に
おいて、２３１はｐ−ＧａＡｓ基板、２３２はｎ−Ｇａ
Ａｓ電流ブロック層、２３３はｐ−Ａｌ0.33Ｇａ0.67Ａ
ｓクラッド層、２４４はｐ−Ａｌ0.08Ｇａ0.92Ａｓ活性
層、２３５はｎ−Ａｌ0.33Ｇａ0.67Ａｓクラッド層、２
３６はｎ−ＧａＡｓコンタクト層である。また２３７は
劈開により形成された（１１０）端面、２３８は劈開端
面２３７上に形成されたアンドープＡｌ0.4 Ｇａ0.6 Ａ
ｓ窓層である。
【００１１】次に上記従来の高出力レーザに採用されて
いる窓構造について説明する。ＡｌＧａＡｓ系の高出力
レーザにおいては、レーザの発振端面において多くの表
面準位が形成されている。この表面準位の影響により端
面近傍はレーザ中央部と比較して、等価的にバンドギャ
ップの減少が生じている。従ってレーザ光の波長に対し
ては端面近傍領域は吸収領域となり、光出力増加に伴っ
て上記吸収領域での局所的発熱が大きくなる。バンドギ
ャップは温度の上昇に伴って縮小するため、レーザ光の
吸収はさらに増大し、温度上昇を引き起こすという正帰
還がかかり、ついには溶融破壊にいたる。この現象を光
学損傷といいＡｌＧａＡｓ系の高出力レーザにおいて深
刻な問題となっている。窓構造はレーザ発振端面近傍領
域にレーザの発振波長よりもバンドギャップの大きい領
域を設けることで、端面近傍での光吸収を減少させ上記
光学損傷を防止する目的で設けられている。
【００１２】上記従来の高出力レーザにおいては、窓構
造を形成するにあって以下に示す工程を施している。ま
ず通常のウェットエッチングとＬＰＥ成長を組み合わせ
てレーザ構造を作製する。即ち、ｐ−ＧａＡｓ基板２３
１上にｎ−ＧａＡｓ電流ブロック層２３２を結晶成長し
た後、素子中央部に電流ブロック層２３２を貫通し基板
２３１に達するストライプ状のＶ溝を形成する。この
後、ウエハ上にｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド層２
３３、ｐ−Ａｌ0.08Ｇａ0.92Ａｓ活性層２４４、ｎ−Ａ
ｌ0.33Ｇａ0.67Ａｓクラッド層２３５、及びｎ−ＧａＡ
ｓコンタクト層２３６を順次結晶成長する。次にウェハ
を所望の厚みまで研磨した後、共振器長に相当する幅の
バー状に劈開する。典型的な高出力レーザでは共振器長
は３００〜６００μｍである。次に劈開したウェハの共
振器端面に相当する部分に発振レーザ光のエネルギーバ
ンドギャップの大きい材料をＭＯＣＶＤ法により成長す
る。
【００１３】本従来例の場合、レーザ発振波長は８３０
ｎｍであり、エネルギーに換算して約１．４９ｅＶであ
るので、窓層として約１．９３ｅＶのバンドギャップを
有するアンドープＡｌ0.4 Ｇａ0.6 Ａｓ層２３８を用い
ている。次に電極形成を行い最後に窓層端面のコーティ
ングを行った後、チップ分離を行いレーザチップとして
完成する。上記ジャパニーズジャーナルオブアプライド
フィジックス，１９９１年，３０巻，Ｌ９０４〜Ｌ９０
６ページには窓構造を採用することにより光学損傷が抑
制され高出力化と長寿命化を図ることができたと報告さ
れている。
【００１４】また、図３６はＩＥＥＥ ジャーナルオブ
カンタムエレクトロニクス，１９８７年，２３巻，７２
０ページ（IEEE J. of Quantum Elections Vol.23(198
7), 720ページ）に示された方法を用いた、第５の従来
例である半導体レーザの製造方法を示す断面工程図であ
る。図において、３００はｎ−ＧａＡｓ基板、３０１は
ｎ−ＧａＡｓバッファ層、３０２はｎ−ＡｌＧａＡｓク
ラッド層、３０３はアンドープＧａＡｓ活性層、３０４
はｐ−ＡｌＧａＡｓクラッド層、３０５はｎ−ＧａＡｓ
電流ブロック層、３０６はＳｉＯ2 膜、３０７はｐ−Ａ
ｌＧａＡｓ埋め込み層、３０８はｐ−ＧａＡｓコンタク
ト層である。
【００１５】次に製造方法について説明する。まず、
（１００）面を主面とするｎ−ＧａＡｓ基板３００上に
ＭＯＣＶＤ法によりｎ−ＧａＡｓバッファ層３０１，ｎ
−ＡｌＧａＡｓクラッド層３０２，アンドープＧａＡｓ
活性層３０３，ｐ−ＡｌＧａＡｓクラッド層３０４，及
びｎ−ＧａＡｓ電流ブロック層３０５を順次結晶成長し
た後、スパッタによりＳｉＯ膜３０６を電流ブロック層
３０５表面に成膜し、これを通常の写真製版プロセス等
を用いてパターニングしストライプ状の開口部を形成す
る（図３６(a) ）。開口部のストライプ方向は［０／１
１］である。
【００１６】次に、酒石酸系のエッチング液を用いてｎ
−ＧａＡｓ電流ブロック層３０５をエッチングし、図３
６(b) のように溝を形成する。ここで、このウェットエ
ッチングでは溝の底部にｎ−ＧａＡｓ電流ブロック層３
０５をわずかに残す。これはＧａＡｓ電流ブロック層を
残さずエッチングした場合、露出したｐ−ＡｌＧａＡｓ
クラッド層３０４が空気中及び水溶液中で酸化し、その
上に成長する結晶に悪影響を与えるため、これを防止す
るためである。なおこの溝側面には（１１１）Ａ面が現
れる。
【００１７】次に、ウエハをＭＯＣＶＤ室の反応管内に
セットし、反応管内にＨＣｌとＡｓＨ3 を流して残りの
ｎ−ＧａＡｓ電流ブロック層３０５を気相エッチングし
て除去する（図３６(c) ）。
【００１８】次に、上記気相エッチング工程に連続し
て、ウエハを空気をふれさせることなく反応管内におい
て溝内に選択的にｐ−ＡｌＧａＡｓクラッド層３０７を
ＭＯＣＶＤにより結晶成長させる。この際図３６(d) の
ように、表面がフラットになるようには埋まらない。こ
れは、図３７に示すように、側面の（１１１）Ａ面と底
面の（１００）面の両面から成長が始まり、側面とＳｉ
Ｏ膜３０６が接したところから（１００）表面に対して
約５４°の角度をもつ（１１１）Ｂ面が形成され、この
図に示すようにウエハ上に凸の部分ができるからであ
る。
【００１９】最後にＳｉＯ膜３０６をＨＦ系エッチング
液で除去した後、再びＭＯＣＶＤ法でｐ−ＧａＡｓコン
タクト層３０８を成長する。図３６(e) に示すように、
ｐ−ＧａＡｓコンタクト層を厚く成長しても表面の凸部
は平坦にはならない。
【００２０】ところで、異種基板上の結晶成長技術は、
例えばＳｉ電子デバイスと化合物半導体発光デバイスの
融合化等、より高度な情報処理手段実現のためのキーテ
クノロジーであり、多くの研究機関で精力的な研究が行
われている。特にＳｉ基板上のＧａＡｓ成長技術は応用
範囲の広範さからその技術の確立が強く望まれている
が、ＧａＡｓとＳｉの熱膨張係数の違いに起因してＧａ
Ａｓ層に大きなストレスが残留し、その結果ＧａＡｓ層
にクラックが発生するといった問題点が未解決の問題と
して残されている。
【００２１】図３８は、例えば米国特許５１４５７９３
号に開示された、第６の従来例であるＳｉ基板上ＧａＡ
ｓ結晶成長方法におけるクラック発生の抑制方法を説明
するための断面構造図である。図において、５０１はＳ
ｉ基板、５０２はボロンナイトライド膜（以下、ＢＮ膜
と称す）、５０３は第１のＧａＡｓ層、５０５は第２の
ＧａＡｓ層、５０６は第３のＧａＡｓ層、５０４はメサ
溝である。
【００２２】まず、図３８(a) に示すように、Ｓｉ基板
５０１の第１の主面上に２μｍ以下の厚みの第１のＧａ
Ａｓ層５０３をいわゆる２段階成長方法によって形成
し、その後、Ｓｉ基板５０１の第２の主面上に常温でＢ
Ｎ膜５０２を形成する。ここで２段階成長法とは、５０
０℃以下の低温で１００〜４００オングストローム程度
の低温バッファ層を形成し、しかる後ＧａＡｓの成長に
適した７００℃程度の温度に昇温し、所望の厚みのＧａ
Ａｓ層を成長させる方法であり、Ｓｉ基板上のＧａＡｓ
成長に広く用いられている手法である。２段階成長法を
用いることでＧａＡｓの３次元成長が抑制され、高品質
なエピタキシャル成長層が得られるという効果がある。
【００２３】次に、図３８(b) に示すように、第１のＧ
ａＡｓ層５０３のデバイス作成領域に相当する部分を取
り囲むようにメサ溝５０４を形成する。メサ溝５０４は
通常のフォトリソグラフィーとウエットエッチングによ
って容易に形成できる。
【００２４】次に、このメサ溝５０４を形成したウエハ
を７００〜８００℃程度に昇温した後（図３８(c) ）、
ウエハ上に、図３８(d) に示すように、デバイスの活性
層となる第２のＧａＡｓ層５０５，及び第３のＧａＡｓ
層５０６を順次通常のＭＯＣＶＤ法によって形成する。
この結晶成長では、メサ溝部に露出したＳｉ基板５０１
表面上には自然酸化膜が形成されているためにＧａＡｓ
結晶は成長されず、ＧａＡｓ層の選択成長が行なわれ
る。
【００２５】本従来例においては、この後、第１のＧａ
Ａｓ層５０３形成後に設けられたメサ溝５０４周辺部の
ＧａＡｓ層を選択的に除去して、図３８(e) に示すよう
に、メサ溝５０４より幅の広いメサ溝５０７を形成して
いる。第２，第３のＧａＡｓ層の成長工程において、メ
サ溝部に飛来した反応ガスはＳｉ基板上には堆積せず、
メサ溝周辺部のＧａＡｓの成長に消費される。このため
メサ溝周辺部では成長層が厚くなり、特にエッジ部分で
は鋭く盛り上がってしまう。この盛り上がり部分では、
機械的ストレスが集中するため、この部分からクラック
が発生してしまう。このような盛り上がり部分を選択的
に除去して形成されたのがメサ溝５０７である。
【００２６】なお、本従来例においてＳｉ基板の第２の
主面にＢＮ膜５０２を形成しているのはウエハの反りを
抑制するためである。
【００２７】次に、本従来例の効果について説明する。
図４０に示すように、Ｓｉ基板上のＧａＡｓ成長層のク
ラックの発生とＧａＡｓ層の厚みとは密接に関係してい
る。
【００２８】すなわち、クラックはＧａＡｓ層の厚みが
３μｍ以上で発生し始め、ＧａＡｓ層厚みの増加と共に
クラックの発生も増加する。これらクラックの発生状況
を調べたところ、大部分がウエハ端の異常成長を起点と
して発生することが明らかになった。そこで本従来例で
は、クラックがほとんど発生しない２μｍ以下の厚みの
第１のＧａＡｓ層５０３をまず成長し、次にデバイス領
域となる部分を囲むようにメサ溝５０４を形成した後、
デバイスの活性領域となる第２のＧａＡｓ層５０５，及
び第３のＧａＡｓ層５０６を形成するように構成してい
る。このように構成することで、ウエハ端からのクラッ
クはメサ溝５０４までは伝播するが、メサ溝５０４の内
側のエリアへは伝播せず、デバイス領域のクラック数を
抑制することができる。
【００２９】
【発明が解決しようとする課題】次に、第１の従来例と
して示した特公平３−５９５７６に開示されたＡｌＧａ
Ａｓのエッチング方法における問題点について説明す
る。
【００３０】図３０，及び図３１は第１の従来例におけ
るＡｌＧａＡｓのエッチング方法の効果を確認するため
に行なった実験のサンプル構造を説明するための断面構
造図である。これら図において、１は再成長ＧａＡｓ
層、２はＡｌx Ｇａ1-x Ａｓ層、２３はＧａＡｓ基板、
２１１はＧａＡｓキャップ層である。図３０，図３１に
示す第１，第２の２種類のサンプルをそれぞれ図３０
(a) 〜(c) ，及び図３１(a) 〜(c) の各工程に従って作
製した。まず第１の結晶成長工程として、第１のサンプ
ルでは図３０(a) に示すように、ＧａＡｓ基板２３上に
Ａｌx Ｇａ1-x Ａｓ層２とＧａＡｓキャップ層２１１を
ＭＯＣＶＤ法によって連続して成長した。一方、第２の
サンプルでは図３１(a) に示すように、ＧａＡｓ基板２
３上にＡｌxＧａ1-x Ａｓ層２のみをＭＯＣＶＤ法によ
って成長した。各層の厚みはＡｌx Ｇａ1-x Ａｓ層２が
２μｍ、ＧａＡｓキャップ層２１１が０．１μｍであ
る。この後、上記２種類のサンプルを一度チャンバーよ
り取出し、空気中で数日間保管した。次工程において
は、ＨＣｌガスを用いたガスエッチングの手法を用い
て、図３０(b) 及び図３１(b) に示すように、１μｍの
エッチングを施し、引き続き、同一チャンバー内で、図
３０(c) 及び図３１(c) に示すように、通常のＭＯＣＶ
Ｄ法により再成長ＧａＡｓ層１を２μｍ成長した。
【００３１】図３２に上記２種類のサンプルのＡｌx Ｇ
ａ1-x Ａｓ層２と再成長ＧａＡｓ層１の界面，即ち再成
長界面近傍の不純物分析をＳＩＭＳ分析の手法を用いて
行った結果について示す。図において、１は再成長Ｇａ
Ａｓ層、２はＡｌx Ｇａ1-xＡｓ層、３は再成長界面で
ある。図３２(a) は図３０に示した第１のサンプルのＳ
ＩＭＳ分析結果を、図３２(b) は図３１に示した第２の
サンプルのＳＩＭＳ分析結果をそれぞれ示している。図
に示すように２種類のサンプルとも再成長界面に酸素
（Ｏ），塩素（Ｃｌ）の偏析が認められた。また２種類
のサンプルについて再成長ＧａＡｓ層の転移密度を調べ
たところ、第２のサンプルが５×１０8 個／cm2 、第１
のサンプルが５×１０5 個／cm2 であった。
【００３２】以上の結果は次のように解釈される。表面
酸化したＡｌx Ｇａ1-x Ａｓ層２よりエッチングを開始
した第２のサンプルではエッチング工程において表面の
酸化膜と塩素とが化合し、エッチング生成物としてウェ
ハ表面に付着，残留し、再成長界面３に偏析したものと
考えられる。さらにこの酸素，塩素の再成長界面３への
偏析が再成長ＧａＡｓ層１の結晶品質を著しく劣化させ
る原因となっている。
【００３３】一方ＧａＡｓキャップ層２１１を設けた第
１のサンプルではＧａＡｓキャップ層２１１によりＡｌ
x Ｇａ1-x Ａｓ層２表面の酸化が抑制され、再成長界面
３における酸素と塩素の偏析が第２のサンプルと比較し
て低いレベルに抑えられており、キャップ構造を採用す
ることによる改善効果が確認できた。しかし依然として
再成長界面への酸素，塩素の偏析は生じており、再成長
ＧａＡｓ層の転移密度も化合物半導体デバイスに要求さ
れる典型的な転移密度１×１０4 個／cm2 と比較して１
桁以上劣化していた。この結果はＧａＡｓキャップ層表
面のわずかな酸化膜によっても再成長界面３への酸素，
塩素の蓄積が生じることを示している。
【００３４】即ちＧａＡｓキャップ構造を採用しただけ
では、ＡｌＧａＡｓの清浄なエッチングを得ることは困
難であり、特公平３−５９５７６に開示された技術のみ
では清浄なエッチングと高品質な再成長ＧａＡｓ層を得
ることは困難であるなどの問題点があった。
【００３５】次に第２の従来例として示した従来の化合
物半導体の気相エッチング方法における問題点について
説明する。第２の従来例における化合物半導体の気相エ
ッチング方法は上述のように構成されているので、高温
領域と低温領域との間でウェハの移動を繰り返さなけれ
ばならず、しかも基板温度が特定の温度となるまで一定
時間保持する必要があるために１サイクルのエッチング
にかかる時間が数分かかるなど、エッチングレートが極
めて遅く、実用的なプロセスではなかった。さらにＧａ
Ａｓ表面からのＡｓの脱離とＧａの脱離を独立に制御す
ることが困難であり、平滑なエッチングを行うことが困
難であるなどの問題点があった。
【００３６】次に第３の従来例として示した従来の量子
細線レーザにおける問題点について説明する。第３の従
来例における量子細線レーザは上述のように構成されて
いるので、次に示すような問題点があった。即ちレーザ
の活性領域を形成する量子細線が制御性よく形成できな
いという問題点である。第３の従来例においては（１１
１）Ａ面で構成されたＶ字溝にレーザ構造を埋め込む構
成になっており、そのＶ字底部のごく狭い領域のみに三
日月型の量子細線を形成するとしている。しか上述のよ
うに典型的なＭＯＣＶＤ法の成長条件では（１１１）Ａ
面上の成長速度は（１００）面上の成長速度とほぼ等し
いため、Ｖ字表面には量子井戸構造が形成され、この量
子井戸構造に連続して厚みの厚い三日月型の量子細線が
形成されるため、活性領域のとる電子状態は量子井戸と
量子細線の複合された電子状態となり、レーザの発振モ
ードも多モード型となる。さらに量子細線が量子井戸と
結合された構造となっているので、量子細線としての特
性を独立に引き出すことが困難である。従って第３の従
来例では同一の特性を有する量子細線を制御性，再現性
よく形成することは困難であるなどの問題点があった。
【００３７】次に第４の従来例として示した従来の高出
力レーザにおける問題点について説明する。第４の従来
例における高出力レーザは上述のように構成されてお
り、レーザの基本構造を構成する結晶成長工程を終了し
た後、ウェハを所望の厚みまで研磨し、次に共振器長に
相当する幅のバー状に劈開し、次に劈開したウェハの共
振器端面に相当する部分に窓層をＭＯＣＶＤ法により成
長し、次に電極形成を行ない、最後に窓層端面のコーテ
ィングを行なったのちチップ分離を行うという複雑な工
程により作製されている。通常半導体レーザの製造工程
は、量産性，再現性を確保するために電極形成まではウ
ェハ状態のまま行なわれる。即ち、共振器長に相当する
幅のバー状に劈開したウェハの共振器端面に相当する部
分に窓層を形成するという第４の従来例に示された方法
は極めて量産性に乏しく、工業的に有用な製造方法とは
考えにくい。さらに劈開により共振器端面を形成した後
に窓層をＭＯＣＶＤ法によって形成する場合、劈開を空
気中で行うかぎり共振器端面はすぐに酸化し表面準位を
形成する。すでに表面準位を形成した共振器端面上に窓
層を形成しても所望の効果を得ることは困難であり、所
望の効果を得るためには劈開から窓層成長までの工程を
不活性ガス中か真空中で行なう必要があるなどの問題点
があった。
【００３８】上記第４の従来例がこのような複雑な工程
を用いて構成されている理由を次に示す。レーザの共振
器端面はレーザ光の反射端面でもあり、光学的に極めて
平坦な面で形成されている必要がある。さらに共振器方
向に垂直な平面である必要もある。その結果半導体の主
面を（１００）面とし（１００）面と垂直な劈開面を共
振器端面とする従来の製造方法が提案され、一般的な製
造方法として確立されるに至った。しかし半導体レーザ
の高出力化，多機能化が進むにつれウェハ状態のままで
レーザの共振器端面を形成する技術の確立が強く望まれ
るようになり、例えばリアクティブイオンエッチング法
（ＲＩＥ法）などのドライエッチングの手法を用いた端
面形成法が開発されつつある。しかし現状のＲＩＥ法で
は垂直なエッチングは可能であるが、イオンの衝突によ
る物理的なダメージが共振器端面の結晶品質を劣化させ
るなどの問題が生じている。さらには劈開面と同等レベ
ルの平坦性を確保することが困難であり、ＲＩＥ法によ
る端面形成技術の確立には至っていない。以上の理由に
より現有の技術ではレーザ発振端面は劈開により形成せ
ざるを得ないため、端面窓構造を有する高出力レーザの
製造方法は、上記第４の従来例のようにウェハを劈開し
た後に窓層を形成するという複雑な製造方法となってい
る。
【００３９】次に第５の従来例として示した従来の半導
体レーザの製造方法における問題点について説明する。
第５の従来例における半導体レーザの製造方法は以上の
ように構成されているので、表面上に凸部ができ、結晶
成長後のプロセス、例えば上部電極のパターニング等に
おける写真製版ができなくなるという問題点があり、ま
た、この方法により製造された半導体レーザをジャンク
ションダウン（Junction-down ）即ち、ヒートシンク上
にｐ−ＧａＡｓコンタクト層側をヒートシンクとの当接
面として組み立てた場合、活性層に圧縮ストレスがかか
りレーザの信頼性に影響するという問題点があった。
【００４０】次に第６の従来例として示した従来の結晶
成長方法における問題点について説明する。従来のＳｉ
基板上ＧａＡｓ結晶成長方法は以上のように構成されて
いるので、次に示すような問題点があった。図３９は従
来のＳｉ基板上ＧａＡｓ結晶成長方法の問題点を説明す
るための図である。図において、５１０はＧａＡｓ層、
５１１はクラックを示している。我々の詳細な実験によ
ると、従来の技術の項でも述べたようにＧａＡｓ層のク
ラックの大部分はウエハ端より発生しており、本従来例
におけるメサ構造により、ウエハ端で発生したクラック
はほぼ全数メサ溝５０４で分断され、デバイスエリアへ
は貫通しないことを確認した。しかし、５cm×５cmのメ
サ溝領域内に十数本のクラックが発生し、完全には抑制
できないという問題点に直面した。このようなクラック
の発生原因を詳細に調べたところ、図３９(b) に示す菱
形状のピットを起点として発生していることが明らかに
なった。さらに、この菱形状のピットは第１のＧａＡｓ
５０３と第２のＧａＡｓ層５０５の界面より発生してい
ることも確認した。
【００４１】この菱形状のピットが発生した原因は次の
ように説明される。すなわち、第１のＧａＡｓ層５０３
を成長させた後、フォトリソグラフィーとウエットエッ
チングによってメサ溝５０４を形成するが、このとき塗
布したレジストが完全に除去されず、不純物としてウエ
ハ表面に残留し、ピットの原因になったと考えられる。
一般にＧａＡｓ層はＳｉ基板より表面クリーニングが困
難であり、一旦レジスト塗布等によって汚染されたＧａ
Ａｓ層を清浄な状態にクリーニングするのは極めて困難
である。しかし、ウエハ端より発生するクラックの伝播
を遮断するためには、メサ溝５０４等によりデバイス領
域をウエハ端より孤立させる必要がある。
【００４２】一方、上記問題点の解決策としてあらかじ
め絶縁膜によりパターニングしたＳｉ基板上へのＧａＡ
ｓ成長も試みられたが、低温バッファ層成長時に絶縁膜
上へのポリクリスタルの析出が生じるという問題点が新
たに発生した。一般に低温バッファ層を成長させるよう
な５００℃以下の温度領域においては良好な選択成長を
行うことは困難であり、絶縁膜上にポリクリスタルが析
出する。このポリクリスタル上に続けて７００℃程度の
温度でＧａＡｓ層を成長すると新たなポリクリスタルの
成長が生じ、結果としてウエハ全面の結晶はつながった
状態になり、絶縁膜によりパターニングしたエリア内だ
けを孤立化させることはできない。このためウエハ端よ
り発生したクラックは、絶縁膜上のポリクリスタルを伝
播し、デバイスエリア内まで貫通する。
【００４３】以上のような理由によりＳｉ基板上のＧａ
Ａｓ成長において、ウエハ端からのクラックの伝播を抑
制するためには本従来例のような構成にしなければなら
ず、結果として菱形状のピットが発生し、クラックの完
全な抑制は実現できないという問題点があった。
【００４４】この発明は上記のような問題点を解消する
ためになされたもので、ドライエッチングの一手法であ
るガスエッチングとＭＯＣＶＤ法による結晶成長を組み
合わせた半導体装置の製造方法において、ＡｌＧａＡｓ
の清浄なエッチングができるとともに再成長界面に不純
物が偏析しない半導体装置の製造方法を提供することを
目的とする。
【００４５】また、この発明は、ＡｌＧａＡｓを塩素系
エッチングガスを用いてドライエッチングする際に、劈
開面と比較しても遜色のない平滑なエッチング面を得る
ことを目的とする。
【００４６】また、この発明は、一原子層単位で制御で
きるとともに、平滑なエッチング面が得られる化合物半
導体のエッチング方法とこのエッチングを行なうに適し
た製造装置を提供することを目的とする。
【００４７】また、この発明は、極めて均一に制御され
た量子細線構造の製造方法を提供することを目的とす
る。
【００４８】また、この発明は、レーザの共振器に対し
て垂直でしかも光学的にも極めて平坦で鏡面性に優れ、
かつ物理的ダメージのない共振器端面をエッチングによ
り実現できる半導体レーザの製造方法を提供し、さらに
この方法を応用した窓構造を有する高出力レーザの製造
方法を提供することを目的とする。
【００４９】また、この発明は、埋め込み成長後の表面
をフラットな状態とでき、結晶成長工程後の製造プロセ
スを容易とでき、ジャンクションダウンで組み立てた場
合でも信頼性の高い半導体レーザを作製できる半導体レ
ーザの製造方法を得ることを目的とする。
【００５０】また、この発明は、絶縁膜によるパターニ
ングを施した基板上に５００℃以下の低温でも良好な選
択成長が得られる結晶成長方法を得ることを目的として
おり、さらにこの技術を用いて、異種基板上への結晶成
長において、クラックの発生を完全に抑制することので
きる結晶成長方法を得ることを目的としている。
【００５１】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、Ａｌを構成元素として含む化合物半導
体に絶縁膜によるパターニングを施す工程と、ドライエ
ッチングの手法を用いて微細構造を作製する工程と、上
記微細構造を化合物半導体で埋め込む工程とを含む化合
物半導体装置の製造方法において、上記Ａｌを構成元素
として含む化合物半導体上に連続してＡｌを含まない化
合物半導体保護層を形成する第１の工程と、上記化合物
半導体保護層上に絶縁膜による選択マスクを形成する第
２の工程と、第２の工程を終えた半導体ウェハを硫化ア
ンモニウム溶液に浸漬する第３の工程と、反応管内にお
いて塩素系ガスを用いてエッチングを施す第４の工程
と、上記反応管内において上記第４の工程によって作製
された微細構造をＭＯＣＶＤの手法を用いて化合物半導
体層で埋め込む第５の工程とを含むものである。
【００５２】また、この発明に係る半導体装置の製造方
法は、Ａｌを構成元素として含む化合物半導体に絶縁膜
によるパターニンクを施す工程と、ドライエッチングの
手法を用いて微細構造を作製する工程と、上記微細構造
を化合物半導体で埋め込む工程とを含む化合物半導体装
置の製造方法において、上記Ａｌを構成元素として含む
化合物半導体上に連続してＡｌを含まない化合物半導体
保護層を形成する第１の工程と、上記化合物半導体保護
層上に絶縁膜による選択スマクを形成する第２の工程
と、反応管内において上記化合物半導体保護層の表面酸
化膜を除去する第３の工程と、上記反応管内において塩
素系ガスを用いてエッチングを施す第４の工程と、上記
反応管内において上記第４の工程によって作製された微
細構造をＭＯＣＶＤの手法を用いて化合物半導体層で埋
め込む第５の工程とを含むものである。
【００５３】また、この発明に係る半導体装置の製造方
法は、Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）を塩素系エッ
チングガスを用いたドライエッチングによりエッチング
する工程を含む半導体装置の製造方法において、上記ド
ライエッチングとして塩素系エッチングガスとＶ族ガス
と水素ガスとを同時に供給することにより行なうガスエ
ッチングの手法を用い、上記塩素系エッチングガスとし
てＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族ガスとし
てアルシン（ＡｓＨ3 ）ガス，ターシャリブチルアルシ
ン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチルアルシン
（（ＣＨ3 ）3Ａｓ）ガスのいずれかを用い、上記Ｖ族
ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８Ｔｏｒｒ
以下とし、かつ上記エッチングガス流量に対する上記Ｖ
族ガス流量の比を２．５以下としてエッチングを行なう
ものである。
【００５４】また、この発明に係る半導体レーザの製造
方法は、半導体基板上に複数種類のＡｌx Ｇａ1-x Ａｓ
（０≦ｘ≦１）からなり所定のレーザダイオード構造を
有する結晶構造を作製する第１の工程と、上記レーザダ
イオード構造の結晶構造上にエッチングマスクとなる絶
縁膜を形成する第２の工程と、塩素系エッチングガスと
Ｖ族ガスと水素ガスとを同時に供給することにより行な
うガスエッチングであって、上記塩素系エッチングガス
としてＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族ガス
としてアルシン（ＡｓＨ3 ）ガス，ターシャリブチルア
ルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチルアル
シン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用い、上記
Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８Ｔｏ
ｒｒ以下とし、かつ上記エッチングガス流量に対する上
記Ｖ族ガス流量の比を２．５以下として行なうエッチン
グによりレーザダイオードの発振端面を形成する第３の
工程とを含むものである。
【００５５】また、この発明に係る半導体レーザの製造
方法は、窓付き屈折率ガイド型の半導体レーザを製造す
る方法であって、半導体基板上に複数種類のＡｌx Ｇａ
1-xＡｓ（０≦ｘ≦１）からなり活性領域を構成する半
導体積層構造を形成する第１の結晶成長工程と、該半導
体積層構造上にエッチングと結晶成長を選択的に行うた
めの保護膜を形成する工程と、上記保護膜をマスクとし
て用い、塩素系エッチングガスとＶ族ガスと水素ガスと
を同時に供給することにより行なうガスエッチングであ
って、上記塩素系エッチングガスとしてＨＣｌガス又は
Ｃｌ2 ガスを用い、上記Ｖ族ガスとしてアルシン（Ａｓ
Ｈ3 ）ガス，ターシャリブチルアルシン（Ｃ4 Ｈ9 Ａｓ
Ｈ2 ）ガス，又はトリメチルアルシン（（ＣＨ3 ）3 Ａ
ｓ）ガスのいずれかを用い、上記Ｖ族ガスの分圧を８×
１０-3Ｔｏｒｒ以上０．０８Ｔｏｒｒ以下とし、かつ上
記エッチングガス流量に対する上記Ｖ族ガス流量の比を
２．５以下として行なうエッチングにより上記半導体積
層構造をエッチングする工程と、該エッチング工程で残
された半導体積層構造を埋め込むようにレーザ発振領域
の材料と比較してバンドギャップが大きく、かつ半絶縁
性もしくは高抵抗の半導体材料を結晶成長し電流阻止領
域及び窓領域を一括同時に形成する第２の結晶成長工程
と、上記保護膜を除去する工程と、表面オーミックコン
タクト領域を形成する第３の結晶成長工程とを含むもの
である。
【００５６】また、この発明に係る半導体装置の製造方
法は、 III−Ｖ族化合物半導体を塩素系エッチングガス
を用いてガスエッチングする工程を含む半導体装置の製
造方法において、Ｖ族水素化物ガスを導入すると同時に
塩素系ガスを上記Ｖ族水素化物ガスの導入時間より短い
時間だけパルス的に導入する第１のエッチング工程と、
上記Ｖ族水素化物ガスと上記塩素系ガスの導入を中断
し、反応管内を水素ガスでパージする第２のエッチング
工程とを含み、上記第１のエッチング工程と、上記第２
のエッチング工程とを周期的に繰り返し行なうようにし
たものである。
【００５７】また、この発明に係る半導体装置の製造装
置は、 III−Ｖ族化合物半導体を塩素系ガスを用いてガ
スエッチングする装置であって、回転が可能なパンケー
キ型サセプタを有し、上記サセプタの表面は水素ガスに
よって複数の領域に分割されており、上記複数個の分割
領域のうち少なくとも１つの領域がＶ族水素化物ガスと
塩素系ガスと水素ガスの混合ガスで充填されており、少
なくとも１つの領域が水素ガスで充填されており、半導
体ウェハは水素ガスによって分割された上記各々の領域
を上記サセプタの回転によって順次移動できる構成とし
たものである。
【００５８】また、この発明に係る半導体装置の製造方
法は、回転機構を有するパンケーキ型サセプタを有し、
上記サセプタの表面が水素ガスによって複数の領域に分
割されており、上記複数個の分割領域のうち少なくとも
１つの領域がＶ族水素化物ガスと塩素系ガスと水素ガス
の混合ガスで充填されており、少なくとも１つの領域が
水素ガスで充填された構造を有する半導体装置の製造装
置を用い、半導体ウェハを水素ガスによって分割された
上記各々の領域を上記サセプタの回転によって順次移動
させ、上記Ｖ族水素化物ガスと塩素系ガスと水素ガスの
混合ガスで充填された領域で第１のエッチングを行な
い、上記水素ガスで充填された領域で第２のエッチング
を行ない、上記サセプタの回転にともなって上記第１の
エッチングと上記第２のエッチングとを周期的に繰り返
し行なうようにしたものである。
【００５９】また、この発明に係る量子細線構造の製造
方法は、｛１００｝面を主面とする半導体基板上に第１
の半導体層を形成する工程と、上記第１の半導体層上に
〈０１１〉方向を長手方向とする細線状のエッチングマ
スクを形成する工程と、上記第１の半導体層を、塩素系
エッチングガスとＶ族ガスと水素ガスとを同時に供給す
ることにより行なうガスエッチングであって、上記塩素
系エッチングガスとしてＨＣｌガス又はＣｌ2 ガスを用
い、上記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガス，タ
ーシャリブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又
はトリメチルアルシン（（ＣＨ3 ）3 Ａｓ）ガスのいず
れかを用い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ
以上０．０８Ｔｏｒｒ以下とし、かつ上記エッチングガ
ス流量に対する上記Ｖ族ガス流量の比を２．５以下とし
て行なうエッチングによりエッチングし、側面が｛１１
１｝Ｂ面で構成されたＶ字型の溝を形成する工程と、上
記｛１１１｝Ｂ面で構成されたＶ字型の溝の底部付近に
上記第１の半導体よりバンドギャップの小さい第２の半
導体層を形成する工程と、上記第２の半導体層に引き続
いて第２の半導体よりハンドギャップの大きい第３の半
導体層を形成する工程とを含むものである。
【００６０】また、この発明に係る量子細線構造の製造
方法は、半導体基板上に第１種の高抵抗半導体層と上記
第１種の半導体より電子親和力に小さい第２種の高抵抗
半導体層と第１種の高抵抗半導体層とを順次形成する工
程と、上記第２種の高抵抗半導体層に少なくとも凹部の
形状が逆三角形断面である凹凸周期構造を形成する工程
と、その上部に上記第２種のｎ型半導体層と上記第１種
のｎ型半導体層を順次形成する工程とを含んで構成され
る量子細線構造の製造方法であって、上記凹凸周期構造
の形成を、塩素系エッチングガスとＶ族ガスと水素ガス
とを同時に供給することにより行なうガスエッチングで
あって、上記塩素系エッチングガスとしてＨＣｌガス又
はＣｌ2 ガスを用い、上記Ｖ族ガスとしてアルシン（Ａ
ｓＨ3 ）ガス，ターシャリブチルアルシン（Ｃ4 Ｈ9 Ａ
ｓＨ2 ）ガス，又はトリメチルアルシン（（ＣＨ3 ）3
Ａｓ）ガスのいずれかを用い、上記Ｖ族ガスの分圧を８
×１０-3Ｔｏｒｒ以上０．０８Ｔｏｒｒ以下とし、かつ
上記エッチングガス流量に対する上記Ｖ族ガス流量の比
を２．５以下として行なうエッチングにより形成するよ
うにしたものである。
【００６１】また、この発明に係る半導体レーザの製造
方法は、｛１００｝面を主面とする第１導電型ＧａＡｓ
基板上に、少なくとも第１導電型Ａｌy Ｇａ1-y Ａｓク
ラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）活性層，
第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラッド層，
第１導電型ＧａＡｓ電流ブロック層を順次結晶成長する
工程と、上記結晶成長を行なった半導体ウェハ上に〈０
１１〉方向を長手方向とするストライプ状開口部を有す
る絶縁膜パターンを形成する工程と、上記絶縁膜パター
ンをマスクとして塩素系エッチングガスを用いた気相エ
ッチングを行ない、｛１１１｝Ｂ面を側面とし上記第２
導電型クラッド層を底面とするストライプ状溝を形成す
る工程と、該溝を埋め込むように第２導電型Ａｌw Ｇａ
1-w Ａｓ層を結晶成長する工程とを含むものである。
【００６２】また、この発明に係る半導体レーザの製造
方法は、｛１００｝面を主面とする第１導電型ＧａＡｓ
基板上に、少なくとも第１導電型Ａｌy Ｇａ1-y Ａｓク
ラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）活性層，
第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラッド層を
順次結晶成長する工程と、上記結晶成長を行なった半導
体ウェハ上に〈０１１〉方向を長手方向とするストライ
プ状の絶縁膜パターンを形成する工程と、上記絶縁膜パ
ターンをマスクとして塩素系エッチングガスを用いた気
相エッチングを行ない、半導体レーザ構造を｛１１１｝
Ｂ面を側面とするリッジ形状にエッチング成形する工程
と、該リッジ両側を埋め込むように電流ブロック層を結
晶成長する工程とを含み、かつ上記エッチング工程に先
立って硫化アンモニウム処理もしくは反応炉内での表面
クリーニング処理によりウェハ表面の酸化膜を除去する
ようにしたものである。
【００６３】また、この発明に係る結晶成長方法は、絶
縁膜パターンが形成された基板上にＭＯＣＶＤ法により
選択的に III−Ｖ族半導体層をエピタキシャル成長する
方法において、上記エピタキシャル成長を、原料ガスと
共にＨＣｌガス，またはＣｌ2 ガスをIII 族ガス流量に
対し０．３以下のモル流量比で同時に供給して行なうよ
うにしたものである。
【００６４】また、この発明に係る結晶成長方法は、第
１種の半導体基板上に第２種の半導体層をＭＯＣＶＤ法
によりエピタキシャル成長する結晶成長方法において、
第１種の半導体基板上に絶縁膜を形成し、該絶縁膜を第
１種の半導体基板のデバイス作成領域を取り囲むように
パターニングを施した後、上記絶縁膜のパターニングが
施された第１種の半導体基板上に５００℃以下の温度で
第２種の半導体からなる低温バッファ層をエピタキシャ
ル成長し、これに引き続いて６００℃以上の温度で第２
種の半導体層をエピタキシャル成長するようにし、かつ
上記第２種の半導体からなる低温バッファ層をエピタキ
シャル成長する工程を、原料ガスと共にＨＣｌガス，ま
たはＣｌ2 ガスを同時に供給することにより行うように
したものである。
【００６５】また、この発明に係る結晶成長方法は、上
記第２種の半導体からなる低温バッファ層をエピタキシ
ャル成長する工程において、原料ガスと共に供給するＨ
Ｃｌガス，またはＣｌ2 ガスのIII 族ガス流量に対する
モル流量比を０．３以下としたものである。
【００６６】
【作用】この発明に係る半導体装置の製造方法において
は、Ａｌを構成元素として含む化合物半導体に絶縁膜に
よるパターニングを施す工程と、ドライエッチングの手
法を用いて微細構造を作製する工程と、上記微細構造を
化合物半導体で埋め込む工程とを含む化合物半導体装置
の製造方法において、上記Ａｌを構成元素として含む化
合物半導体に連続してＡｌを含まない化合物半導体保護
層を形成し、上記保護層上に絶縁膜による選択マスクを
形成した後、半導体ウェハを硫化アンモニウム溶液に浸
漬し、その後、反応管内において塩素系ガスを用いてエ
ッチングを行ない、上記反応管内において上記エッチン
グ工程によって作製された微細構造をＭＯＣＶＤの手法
を用いて化合物半導体層で埋め込むようにしたので、不
純物の偏析しない良好な再成長界面が得られ、再成長層
の結晶品質を向上できる。
【００６７】また、この発明に係る半導体装置の製造方
法においては、Ａｌを構成元素として含む化合物半導体
に絶縁膜によるパターニングを施す工程と、ドライエッ
チングの手法を用いて微細構造を作製する工程と、上記
微細構造を化合物半導体で埋め込む工程とを含む化合物
半導体装置の製造方法において、上記Ａｌを構成元素と
して含む化合物半導体に連続してＡｌを含まない化合物
半導体保護層を形成し、上記保護層上に絶縁膜による選
択マスクを形成した後、半導体ウェハを反応管内にセッ
トし、該反応管内において上記保護層の表面酸化膜を除
去し、その後、反応管内において塩素系ガスを用いてエ
ッチングを行ない、上記反応管内において上記エッチン
グ工程によって作製された微細構造をＭＯＣＶＤの手法
を用いて化合物半導体層で埋め込むようにしたので、不
純物の偏析しない良好な再成長界面が得られ、再成長層
の結晶品質を向上できる。
【００６８】また、この発明に係る半導体装置の製造方
法においては、Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）を塩
素系エッチングガスを用いたドライエッチングによりエ
ッチングする工程を含む半導体装置の製造方法におい
て、上記ドライエッチングとして塩素系エッチングガス
とＶ族ガスと水素ガスとを同時に供給することにより行
なうガスエッチングの手法を用い、上記塩素系エッチン
グガスとしてＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ
族ガスとしてアルシン（ＡｓＨ3 ）ガス，ターシャリブ
チルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチ
ルアルシン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用
い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上０．
０８Ｔｏｒｒ以下とし、かつ上記エッチングガス流量に
対する上記Ｖ族ガス流量の比を２．５以下としてエッチ
ングを行なうようにしたので、極めて平滑なエッチング
面が得られるとともに、エッチング面へのダメージをも
防止することができる。
【００６９】また、この発明に係る半導体レーザの製造
方法においては、半導体基板上にレーザダイオード構造
のＧａＡｓ及びＡｌＧａＡｓからなる結晶構造を作製し
た後、上記レーザダイオード構造の結晶構造上にエッチ
ングマスクとなる絶縁膜を形成し、塩素系エッチングガ
スとＶ族ガスと水素ガスとを同時に供給することにより
行なうガスエッチングであって、上記塩素系エッチング
ガスとしてＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族
ガスとしてアルシン（ＡｓＨ3 ）ガス，ターシャリブチ
ルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチル
アルシン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用い、
上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８
Ｔｏｒｒ以下とし、かつ上記エッチングガス流量に対す
る上記Ｖ族ガス流量の比を２．５以下として行なうエッ
チングによりレーザダイオードの発振端面を形成するよ
うにしたので、劈開端面に比しても遜色のないレーザ発
振端面をエッチングにより容易に形成することができ
る。
【００７０】また、この発明に係る半導体レーザの製造
方法においては、窓付き屈折率ガイド型レーザダイオー
ドを製造する方法において、半導体基板上に複数種類の
Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）からなり活性領域を
構成する半導体積層構造を結晶成長し、該半導体積層構
造上にエッチングと結晶成長を選択的に行うための保護
膜を形成した後、上記保護膜をマスクとして用い、塩素
系エッチングガスとＶ族ガスと水素ガスとを同時に供給
することにより行なうガスエッチングであって、上記塩
素系エッチングガスとしてＨＣｌガス又はＣｌ2 ガスを
用い、上記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガス，
ターシャリブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，
又はトリメチルアルシン（（ＣＨ3 ）3 Ａｓ）ガスのい
ずれかを用い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒ
ｒ以上０．０８Ｔｏｒｒ以下とし、かつ上記エッチング
ガス流量に対する上記Ｖ族ガス流量の比を２．５以下と
して行なうエッチングにより上記半導体積層構造をエッ
チングし、この後、該エッチング工程で残された半導体
積層構造を埋め込むようにレーザ発振領域の材料と比較
してバンドギャップが大きく、かつ半絶縁性もしくは高
抵抗の半導体材料を結晶成長し電流阻止領域及び窓領域
を一括同時に形成し、上記保護膜を除去した後、ウェハ
上に表面オーミックコンタクト領域を結晶成長するよう
にしたので、端面窓構造を有する半導体レーザダイオー
ドを容易に形成することができる。
【００７１】また、この発明に係る半導体装置の製造方
法においては、化合物半導体のエッチング工程を含むも
のにおいて、Ｖ族水素化物ガスを導入すると同時に塩素
系ガスを上記Ｖ族水素化物ガスの導入時間より短い時間
だけパルス的に導入する第１のエッチング工程と、上記
Ｖ族水素化物ガスと上記塩素系ガスの導入を中断し、反
応管内を水素ガスでパージする第２のエッチング工程を
含み、上記第１のエッチング工程と、上記第２のエッチ
ング工程とを周期的に繰り返し行なうようにしたので、
原子層レベルで制御され、しかも平滑なエッチングを容
易に行なうことができる。
【００７２】また、この発明に係る半導体装置の製造装
置においては、回転が可能なパンケーキ型サセプタを有
し、上記サセプタの表面は水素ガスによって複数の領域
に分割されており、上記複数個の分割領域のうち少なく
とも１つの領域がＶ族水素化物ガスと塩素系ガスと水素
ガスの混合ガスで充填されており、少なくとも１つの領
域が水素ガスで充填されており、半導体ウェハが水素ガ
スによって分割された各々の領域を上記サセプタの回転
によって順次移動できる構成としたので、原子層レベル
で制御され、しかも平滑なエッチングを容易に行なうこ
とができる。
【００７３】また、この発明に係る半導体装置の製造方
法においては、回転機構を有するパンケーキ型サセプタ
を有し、上記サセプタの表面が水素ガスによって複数の
領域に分割されており、上記複数個の分割領域のうち少
なくとも１つの領域がＶ族水素化物ガスと塩素系ガスと
水素ガスの混合ガスで充填されており、少なくとも１つ
の領域が水素ガスで充填された構造を有する半導体装置
の製造装置を用い、半導体ウェハを水素ガスによって分
割された上記各々の領域を上記サセプタの回転によって
順次移動させ、上記Ｖ族水素化物ガスと塩素系ガスと水
素ガスの混合ガスで充填された領域で第１のエッチング
を行ない、上記水素ガスで充填された領域で第２のエッ
チングを行ない、上記サセプタの回転にともなって上記
第１のエッチングと上記第２のエッチングとを周期的に
繰り返し行なうようにしたので、原子層レベルで制御さ
れ、しかも平滑なエッチングを容易に行なうことができ
る。
【００７４】また、この発明に係る量子細線構造の製造
方法においては、｛１００｝面を主面とする半導体基板
上に第１の半導体層を形成した後、上記第１の半導体層
上に〈０１１〉方向を長手方向とする細線状のエッチン
グマスクを形成し、上記第１の半導体層を、塩素系エッ
チングガスとＶ族ガスと水素ガスとを同時に供給するこ
とにより行なうガスエッチングであって、上記塩素系エ
ッチングガスとしてＨＣｌガス又はＣｌ2 ガスを用い、
上記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガス，ターシ
ャリブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はト
リメチルアルシン（（ＣＨ3 ）3 Ａｓ）ガスのいずれか
を用い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上
０．０８Ｔｏｒｒ以下とし、かつ上記エッチングガス流
量に対する上記Ｖ族ガス流量の比を２．５以下として行
なうエッチングによりエッチングし｛１１１｝Ｂ面で構
成されたＶ字型の溝を形成した後、上記｛１１１｝Ｂ面
で構成されたＶ字型の溝の底部付近に上記第１の半導体
よりバンドギャップの小さい第２の半導体層を形成し、
上記第２の半導体層に引き続いて第２の半導体よりバン
ドギャップの大きい第３の半導体層を形成するようにし
たので、量子細線を制御性よく形成することができる。
【００７５】また、この発明に係る量子細線構造の製造
方法においては、半導体基板上に第１種の高抵抗半導体
層と、上記第１種の半導体より電子親和力の小さい第２
種の高抵抗半導体層と、第１種の高抵抗半導体層とを順
次形成した後、上記第２種の高抵抗半導体層に少なくと
も凹部の形状が逆三角形断面である凹凸周期構造を形成
し、その上部に上記第２種のｎ型半導体層と上記第１種
のｎ型半導体層を順次形成して構成される量子細線構造
の製造方法であって、上記凹凸周期構造の形成を、塩素
系エッチングガスとＶ族ガスと水素ガスとを同時に供給
することにより行なうガスエッチングであって、上記塩
素系エッチングガスとしてＨＣｌガス又はＣｌ2 ガスを
用い、上記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガス，
ターシャリブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，
又はトリメチルアルシン（（ＣＨ3 ）3 Ａｓ）ガスのい
ずれかを用い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒ
ｒ以上０．０８Ｔｏｒｒ以下とし、かつ上記エッチング
ガス流量に対する上記Ｖ族ガス流量の比を２．５以下と
して行なうエッチングにより形成するようにしたので、
優れた品質の量子細線を制御性よく形成することができ
る。
【００７６】また、この発明に係る半導体レーザの製造
方法においては、｛１００｝面を主面とする第１導電型
ＧａＡｓ基板上に、少なくとも第１導電型Ａｌy Ｇａ1-
y Ａｓクラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）
活性層，第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラ
ッド層，第１導電型ＧａＡｓ電流ブロック層を順次結晶
成長した後、上記結晶成長を行なった半導体ウェハ上に
〈０１１〉方向を長手方向とするストライプ状開口部を
有する絶縁膜パターンを形成し、該絶縁膜パターンをマ
スクとして気相エッチングを行ない、｛１１１｝Ｂ面を
側面とし上記第２導電型クラッド層を底面とするストラ
イプ状溝を形成し、該溝を埋め込むように第２導電型Ａ
ｌw Ｇａ1-w Ａｓ層を結晶成長するようにしたから、側
面からの成長はなく底面からの成長のみにより溝が埋ま
り、埋め込み層を表面がフラットな状態に埋め込みする
ことができる。
【００７７】また、この発明に係る半導体レーザの製造
方法においては、｛１００｝面を主面とする第１導電型
ＧａＡｓ基板上に、少なくとも第１導電型Ａｌy Ｇａ1-
y Ａｓクラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）
活性層，第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラ
ッド層を順次結晶成長した後、上記結晶成長を行なった
半導体ウェハ上に〈０１１〉方向を長手方向とするスト
ライプ状の絶縁膜パターンを形成し、該絶縁膜パターン
をマスクとして塩素系エッチングガスを用いた気相エッ
チングを行ない、活性領域を｛１１１｝Ｂ面を側面とす
るリッジ形状にエッチング成形し、該リッジ両側を埋め
込むように電流ブロック層を結晶成長するようにし、か
つ上記エッチング工程に先立って硫化アンモニウム処理
もしくは反応炉内での表面クリーニング処理によりウェ
ハ表面の酸化膜を除去するようにしたから、信頼性の高
い、ＡｌＧａＡｓ系の材料からなる埋め込みヘテロ構造
の半導体レーザを実現することができる。
【００７８】また、この発明に係る結晶成長方法におい
ては、絶縁膜パターンが形成された基板上にＭＯＣＶＤ
法により選択的に III−Ｖ族半導体層をエピタキシャル
成長する方法において、上記エピタキシャル成長を、原
料ガスと共にＨＣｌガス，またはＣｌ2 ガスをIII 族ガ
ス流量に対し０．３以下のモル流量比で同時に供給して
行なうようにしたので、結晶品質の劣化を生じることな
く、良好な選択成長を行なうことができる。
【００７９】また、この発明に係る結晶成長方法におい
ては、第１種の半導体基板上に第２種の半導体層をＭＯ
ＣＶＤ法によりエピタキシャル成長する結晶成長方法に
おいて、第１種の半導体基板上に絶縁膜を形成し、該絶
縁膜を第１種の半導体基板のデバイス作成領域を取り囲
むようにパターニングを施した後、上記絶縁膜のパター
ニングが施された第１種の半導体基板上に５００℃以下
の温度で第２種の半導体からなる低温バッファ層をエピ
タキシャル成長し、これに引き続いて６００℃以上の温
度で第２種の半導体層をエピタキシャル成長するように
し、かつ上記第２種の半導体からなる低温バッファ層を
エピタキシャル成長する工程を、原料ガスと共にＨＣｌ
ガス，またはＣｌ2 ガスを同時に供給することにより行
うようにしたので、異種半導体基板上に結晶成長する半
導体層のクラックの発生を抑制できる。
【００８０】また、この発明に係る結晶成長方法におい
ては、上記第２種の半導体からなる低温バッファ層をエ
ピタキシャル成長する工程において、原料ガスと共に供
給するＨＣｌガス，またはＣｌ2 ガスのIII 族ガス流量
に対するモル流量比を０．３以下としたので、異種半導
体基板上に結晶成長する半導体層のクラックの発生を抑
制できるとともに、高品質な結晶成長ができる。
【００８１】
【実施例】
実施例１．図１は本発明の第１の実施例による半導体装
置の製造方法を示す断面工程図であり、図において、２
３はＧａＡｓ基板、２はＧａＡｓ基板２３上に結晶成長
されたＡｌＧａＡｓ層、１１はＡｌＧａＡｓ層２上にＡ
ｌＧａＡｓ層２の結晶成長に連続して結晶成長されたＧ
ａＡｓキャップ層である。１２はＧａＡｓ層１１表面に
形成された酸化膜、２１はＳｉＮ膜パターン、１３は硫
黄膜、１は再成長ＧａＡｓ層である。
【００８２】次に本実施例による半導体装置の製造方法
の工程について説明する。
【００８３】まず第１の結晶成長工程としてＧａＡｓ基
板２３上にＡｌx Ｇａ1-x Ａｓ層２とＧａＡｓキャップ
層１１をＭＯＣＶＤ方法により成長した。各層の厚みは
ＡｌxＧａ1-x Ａｓ層が２μｍ、ＧａＡｓキャップ層が
０．１μｍである。上記サンプルは一度チャンバにより
取り出し、空気中で数日間保管した。この保管の間にサ
ンプルのＧａＡｓ層１１表面には僅かながら酸化膜１２
が形成される。この状態を図１(a) に示す。次に図１
(b) に示すようにサンプル表面上に所望形状のＳｉＮ膜
パターン２１を形成する。次に上記サンプルを硫化アン
モニウム溶液に浸漬処理する。本実施例では硫化アンモ
ニウム溶液として（ＮＨ4 ）2 Ｓ溶液を用い、６０℃で
３時間浸漬した。この工程によりＧａＡｓ層１１表面の
酸化膜１２のうち、ＳｉＮ膜パターン２１に覆われてい
ない部分はエッチング除去され、図１(c) に示すように
硫黄膜１３が形成される。次にＭＯＣＶＤのチャンバに
ウェハをセットし、水素雰囲気中において４５０℃の温
度で３０分間熱処理をした。次にＡｓＨ3 とＨＣｌとＨ
2 の混合ガスを用いて、図１(d) に示すように、ＳｉＮ
膜パターン２１をエッチングマスクとして深さ１μｍの
エッチングを行ない、引き続いて同一チャンバ内でＧａ
Ａｓ層１を成長した。
【００８４】図２は上述の工程に従って作製したサンプ
ルの再成長界面近傍（図１(e) のII−II線断面）の不純
物分析をＳＩＭＳ分析の手法を用いて行なった結果であ
る。
【００８５】図において、１は再成長ＧａＡｓ層、２は
Ａｌx Ｇａ1-x Ａｓ層、３は再成長界面である。図に示
すように本実施例の製造方法により作製されたサンプル
では、再成長界面３への酸素（Ｏ），塩素（Ｃｌ）の偏
析は観測されず、再成長ＧａＡｓ層の転位密度は１×１
０4 個／cm-2まで改善された。図２９(a) に示したよう
に従来の技術においてＧａＡｓキャップ層を設けただけ
では再成長界面への不純物の偏析は完全には抑制できな
かったのに対し、ＧａＡｓキャップ層を設けさらにエッ
チング前処理として硫化アンモニウム処理を施すことで
再成長界面の清浄度および再成長ＧａＡｓ層の結晶品質
を向上させることかできた。
【００８６】硫化アンモニウム処理の効果については、
例えば応用物理第５８巻，第９号，１９８９年，１３４
０〜１３４４ページに開示されている。すなわち硫化ア
ンモニウム処理によりＧａＡｓ表面の酸化膜がエッチン
グ除去され、次にＧａＡｓ表面第１層に硫黄原子が吸着
し、表面保護作用を有する。従って硫黄膜によりＧａＡ
ｓ表面は保護され新たな表面酸化を防止することができ
る。
【００８７】また、例えば特開平４−１０６８３号公報
には、ＧａＡｓあるいはＡｌＧａＡｓ上に結晶成長を行
なう前に、ＧａＡｓあるいはＡｌＧａＡｓの表面を硫化
アンモニウム処理することにより、表面酸化膜を除去す
るとともに、新たな表面酸化を抑制するようにして、こ
の上に結晶成長される結晶層の品質を向上することが記
載されている。
【００８８】しかし硫黄によって保護されたＧａＡｓ上
に高品質なＧａＡｓ層を成長させるためには成長前に何
らかの手段を用いて硫黄膜を除去する必要がある。本願
発明者の実験によるとＭＯＣＶＤ成長前の昇温による熱
クリーニングだけではＧａＡｓ表面の硫黄原子は完全に
は除去されず、再成長界面に偏析し、再成長層の結晶品
質を低下させることが明らかになった。一方、表面保護
膜である硫黄膜の有効な除去方法はこれまで報告されて
いなかった。
【００８９】発明が解決しようとする課題の項でも述べ
たように、気相エッチング後の再成長における再成長界
面の清浄化のためには、エッチング前の表面が酸化され
ていないことが極めて重要である。硫化アンモニウム処
理はこの目的に適した前処理方法であるが、上述のよう
に、硫黄膜の除去を完全に行なうことができないという
問題点があった。本願発明者はこの問題点を解消する方
法としてＨＣｌ気相エッチングが硫黄膜の除去に極めて
有効であることを見いだし、さらに硫化アンモニウム処
理とＨＣｌ気相エッチングを組み合わせることで初めて
目的とする効果、即ち気相エッチング後に再成長する場
合においてその再成長界面を清浄なものとできる効果が
得られることを確認した。
【００９０】上述のように気相エッチングしたＡｌＧａ
Ａｓ上へのＭＯＣＶＤ再成長において、再成長界面の清
浄化を図るためにはキャップＧａＡｓ層の採用だけでは
極めて不十分である。これはキャップ層表面のわずかな
酸化によってもエッチングが阻害され、悪影響を及ぼす
ことを示しており、キャップＧａＡｓ層表面のクリーニ
ングこそ重要である。表面クリーニングの一手法である
硫化アンモニウム処理は、本実施例のようにＨＣｌ気相
エッチングと組み合わせることで初めて実用的な表面処
理方法として効果を確認することができ、ＨＣｌ気相エ
ッチングとＭＯＣＶＤ成長を組み合わせた複合プロセス
の高度化を図ることができた。
【００９１】なお、上記実施例では、硫黄膜１３が形成
されたウェハをＭＯＣＶＤのチャンバにセットし、水素
雰囲気中において熱処理をするようにしているが、この
熱処理は必ずしも水素雰囲気中で行なう必要はなく、ま
た、この熱処理は反応炉内でのウェハの昇温工程で兼ね
ることができる。
【００９２】また、上記実施例ではアルミニウムを構成
元素として含む化合物半導体がＡｌＧａＡｓであり、こ
の上に連続して結晶成長されるアルミニウムを含まない
化合物半導体層及び再成長される化合物半導体層がＧａ
Ａｓであるものについて示したが、これ以外の化合物半
導体であっても本発明を適用することができる。
【００９３】実施例２．次に本発明の第２の実施例によ
る半導体装置の製造方法について説明する。
【００９４】本第２の実施例では、ＡｌＧａＡｓ上に連
続してＧａＡｓ保護層を形成し、上記保護層上に絶縁膜
による選択マスクを形成するまでは上記第１の実施例と
同様であるが、この後硫化アンモニウムによる処理を行
なうのではなく、反応管内において上記保護層の表面酸
化膜を他のクリーニング法を用いて除去し、この後連続
して上記反応管内において塩素系ガスを用いてエッチン
グを施し、さらに上記反応管内において上記エッチング
によって作製された微細構造をＭＯＣＶＤの手法を用い
て化合物半導体層で埋め込むものである。
【００９５】上記第１の実施例では、ＧａＡｓキャップ
層をクリーニングする方法として、硫化アンモニウム処
理が有効であると述べたが、本第２の実施例のようにＭ
ＯＣＶＤチャンバ内部で成長に先立って、他のクリーニ
ング方法によりＧａＡｓ表面のクリーニングを施しても
上記第１の実施例と同様、気相エッチング後に再成長す
る場合においてその再成長界面を清浄なものとできる。
上記他のクリーニング方法としては、例えば紫外線照射
によるクリーニングや水素プラズマによる酸化膜の還元
作用を用いたクリーニングでも同様の効果を奏すること
を確認した。
【００９６】なお、本実施例においてもアルミニウムを
構成元素として含む化合物半導体がＡｌＧａＡｓであ
り、この上に連続して結晶成長されるアルミニウムを含
まない化合物半導体層及び再成長される化合物半導体層
がＧａＡｓであるものについて示したが、これ以外の化
合物半導体であっても本発明を適用することができるこ
とはいうまでもない。
【００９７】実施例３．次に本発明の第３の実施例によ
る半導体装置の製造方法について説明する。本第３の実
施例による半導体装置の製造方法は、上記第１，第２の
実施例による半導体装置の製造方法においても行なわれ
る、化合物半導体の気相エッチングにおいて、より平滑
なエッチング面を得るための精密に制御されたエッチン
グ条件を与えるものである。本第３の実施例による半導
体装置の製造方法における気相エッチング方法は次に示
す実験によって開発した。
【００９８】気相エッチングはＡｓＨ3 ガス，Ｈ2 ガ
ス，ＨＣｌガスをチャンバ内に同時に供給することによ
り行なうガスエッチングの手法を用いた。エッチング温
度は７５０℃，エッチング圧力は１０Ｔｏｒｒとし、Ｈ
Ｃｌガス流量に対するＡｓＨ3ガス流量を種々変更した
ときのエッチング面状態について詳細に評価した。
【００９９】エッチング実験に使用したサンプルは、Ａ
ｌx Ｇａ1-x Ａｓ（ｘ＝０．４８）上にＧａＡｓキャッ
プ層を設けた構造で、各層の厚みはＡｌＧａＡｓ層が２
μｍ、ＧａＡｓキャップ層が０．１μｍである。エッチ
ングはＧａＡｓキャップ層から行ない、約１μｍエッチ
ングした後の表面状態を微分干渉顕微鏡を用いて評価し
た。
【０１００】この実験の結果、ＨＣｌガス流量に対する
ＡｓＨ3 ガス流量がある一定量を越えるとエッチング面
に表面荒れが生じ、平滑なエッチングができなくなり、
またＡｓＨ3 ガス流量がある一定量より少なくても平滑
なエッチング面は得られないことが明らかとなった。即
ち、ＡｓＨ3 ガス，Ｈ2 ガス，ＨＣｌガスをチャンバ内
に同時に供給することにより、ＧａＡｓ又はＡｌＧａＡ
ｓをガスエッチングする場合に、平滑なエッチング面を
得るためにはウェハに供給するＡｓＨ3 ガス，ＨＣｌガ
スの流量を最適化し厳密に制御する必要がある。この結
果は次のように解釈される。ＡｌＧａＡｓ表面が平滑に
エッチングされるために表面からのＡｓ塩化物（ＡｓＣ
ｌ3 など），Ｇａ塩化物（ＧａＣｌ3 など），Ａｌ塩化
物（ＡｌＣｌ3 など）の脱離が均等に生じる必要があ
る。これに対しＡｓ塩化物と，Ｇａ塩化物，Ａｌ塩化物
の蒸発温度が異なるため（ＡｓＣｌ3 ；１３０℃，Ｇａ
Ｃｌ3 ；２０１℃，ＡｌＣｌ3 ；１８０℃）、それぞれ
の塩化物を均等に表面から脱離させることは容易ではな
い。適度なＡｓＨ3 の添加によって基板表面からのＡｓ
Ｃｌ3 の脱離が抑制され、それぞれの塩化物の脱離がバ
ランスされるものと考えられる。以上の理由により平滑
なエッチング面を得るためにはＨＣｌガス流量に対する
ＡｓＨ3 ガス流量を最適化する必要がある。
【０１０１】図３(a) は、エッチング温度を７５０℃，
エッチング圧力を１０Ｔｏｒｒ，１０％のＨＣｌガス流
量を８０ｓｃｃｍ，トータルのガス流量を２．５ｓｌｍ
として、２０％のＡｓＨ3 ガス流量を変化させたとき
の、ＡｓＨ3 ガス流量とＧａＡｓ再成長層の転移密度
（ＥＤＰ）との関係を示す図、図３(b) は同じ条件での
ＡｓＨ3 ガス流量とエッチング面の酸素濃度（ＩO ）及
び塩素濃度（ＩCl）との関係を示す図である。この実験
結果より、ＡｓＨ3 ガス分圧（ＡｓＨ3 ガス流量をトー
タルガス流量で割り、反応炉内圧力を掛けた値）が０．
０１６Ｔｏｒｒ、またＨＣｌガス流量に対するＡｓＨ3
ガス流量の比が０．５のときが最適なエッチング条件で
あり、ＡｓＨ3 ガス分圧が８×１０-3Ｔｏｒｒ以上０．
０８Ｔｏｒｒ以下であり、かつＨＣｌガス流量に対する
ＡｓＨ3 ガス流量比が２．５以下の条件でのみ平滑なエ
ッチング面が得られることが明らかになった。さらにこ
のエッチング方法によると通常のＲＩＥ法などで問題と
なっているエッチング面へのダメージが生じないことも
明らかになった。これはエッチングが純粋に化学反応の
みで生じているためと考えられる。
【０１０２】このように、本実施例では、Ａｌx Ｇａ1-
x Ａｓ（０≦ｘ≦１）を気相エッチングする工程を含む
半導体装置の製造方法において、気相エッチングとして
ＨＣｌガス，ＡｓＨ3 ガス，及び水素ガスを同時に供給
することにより行なうガスエッチングの手法を用い、Ａ
ｓＨ3 ガス分圧を８×１０-3Ｔｏｒｒ以上０．０８Ｔｏ
ｒｒ以下とし、かつＨＣｌガス流量に対するＡｓＨ3 ガ
ス流量比を２．５以下としてエッチングするようにした
から、平滑なエッチング面が得られるとともに、エッチ
ング面へのダメージをも防止することができる。
【０１０３】なお、上記実施例ではエッチングガスとし
てＨＣｌガス、Ｖ族ガスとしてＡｓＨ3 ガスを用いてガ
スエッチングを行なうものについて示したが、エッチン
グガスとしてＣｌ2 ガス、Ｖ族ガスとしてターシャリブ
チルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）もしくはトリメチル
アルシン（（ＣＨ3 ）3 Ａｓ）を用いてもよい。これら
のガスを用いた場合もエッチングの化学反応としては全
く同じであるので、Ｖ族ガスの分圧を８×１０-3Ｔｏｒ
ｒ以上０．０８Ｔｏｒｒ以下とし、かつエッチングガス
流量に対するＶ族ガス流量の比を２．５以下としてエッ
チングを行なうことにより、上記実施例と同様の効果を
得ることができる。
【０１０４】さらに、本実施例によるエッチング方法
に、上記第１または第２の実施例による半導体装置の製
造方法で行なった表面クリーニング方法を組み合わせれ
ば、エッチング面への不純物の偏析が抑制され、再成長
を行なった場合には再成長層の結晶品質は極めて良好と
なる。
【０１０５】実施例４．次に本発明の第４の実施例によ
る半導体レーザの製造方法について説明する。
【０１０６】図４は上記第３の実施例に示したエッチン
グ方法によるエッチングを行なった場合のマスクパター
ンの形成方向とエッチング形状との関係を説明するため
の図である。図において、２１はストライプ状のＳｉＮ
膜パターン、２２はＧａＡｓキャップ層、２はＡｌＧａ
Ａｓ層、２３はＧａＡｓ基板である。
【０１０７】図４(a) はＧａＡｓ基板２３の（１００）
面上にＡｌＧａＡｓ層２及びＧａＡｓキャップ層２２を
連続して結晶成長し、このキャップ層２２上にストライ
プ状のＳｉＮ膜パターン２１を形成した状態をしめす。
ここでＳｉＮ膜パターン２１をそのストライプ方向が
［０／１１］方向となるようにパターニングした場合と
［０１１］方向となるようにパターニングした場合とで
は気相エッチングによるエッチング形状が異なる。図４
(b) は上記ＳｉＮ膜２１のパターニングを［０／１１］
方向に行なった後、エッチングを行なった場合のエッチ
ング形状を、図４(c) はＳｉＮ膜２１のパターニングを
［０１１］方向に行なった後エッチングを行なった場合
のエッチング形状をそれぞれ示している。
【０１０８】図４(b) に示すように［０／１１］方向に
ストライプ形成を行なった場合、エッチング形状は（０
１１）面２４と（３１１）面２５とで構成された断面形
状となる。一方［０１１］方向にストライプ形成を行な
った場合、エッチング形状は（１１１）Ｂ面２６で構成
された断面形状となる。表１にまとめたようにＨＣｌ気
相エッチングによるエッチング形状は通常のウェットエ
ッチングによるエッチング形状と比較すると明らかに異
なる。
【０１０９】
【表１】
【０１１０】ここで、ＨＣｌ気相エッチングとして上記
第３の実施例によるエッチング方法を用いることによ
り、エッチングによって露呈する側面の平坦度は極めて
良好で劈開面と比較しても遜色がなく、側面のＡｌＧａ
Ａｓ層２とＧａＡｓキャップ層２２の界面に段差を生じ
ることもなかった。
【０１１１】本第４の実施例による半導体レーザの製造
方法は、上記第３の実施例にかかるエッチング方法によ
るエッチング形状の特徴を利用したものである。即ち
［０／１１］方向のストライプ状パターンをマスクとし
てエッチングを行なった場合、側面には（１００）面と
垂直な（０１１）面２４が一部露呈することを利用し、
この（０１１）面をレーザの発振端面とすることを特徴
としたものである。
【０１１２】図７は本第４の実施例による半導体レーザ
の製造方法を用いて作製された半導体レーザの一例を示
す斜視図であり、図において、５０はｎ−ＧａＡｓ基
板、５１はｎ−Ａｌx Ｇａ1-x Ａｓ第１クラッド層、５
２は活性層、５３はｐ−ＡｌxGa1-x Ａｓ第２クラッド
層、５４はｎ−ＧａＡｓ電流ブロック層、５５はｐ−Ｇ
ａＡｓ第２キャップ層、５６はｐ−ＧａＡｓコンタクト
層、５７は発光端面である。
【０１１３】図７に示す半導体レーザは次に示す工程に
より製造された。まず（１００）ＧａＡｓ基板５０上に
通常のＭＯＣＶＤ成長とウェットエッチングを組み合わ
せた手法によりリッジ埋め込み型レーザの結晶構造を作
製する。このようなリッジ埋め込み型レーザの結晶構造
の作製工程は周知であるので詳細な説明は省略する。
【０１１４】なお、このとき共振器方向（リッジのスト
ライプ方向）は［０１１］方向としておく。次にレーザ
の共振器となる部分に絶縁膜となるマスキングを施し、
上記第３の実施例に示した手法を用いたエッチングを施
す。上述のように本エッチング方法によると共振器端面
５７は（１００）面と垂直な（０１１）面となるため、
レーザ発振端面を容易に形成することができる。得られ
た共振端面は極めて平滑であり、エッチングによるダメ
ージも生じないことから共振器端面と、劈開面と比較し
ても遜色がないことを確認した。
【０１１５】このように本実施例によれば、（１００）
半導体基板上にＧａＡｓ及びＡｌＧａＡｓからなるリッ
ジ埋め込み型レーザの結晶構造を作製した後、上記レー
ザダイオード構造の結晶構造上に［０／１１］方向が長
手となるストライプ状のエッチングマスクを形成し、Ｈ
Ｃｌガス，ＡｓＨ3 ガス，及び水素ガスを同時に供給す
ることにより行なうガスエッチングであって、ＡｓＨ3
ガス分圧が８×１０-3Ｔｏｒｒ以上０．０８Ｔｏｒｒ以
下，ＨＣｌガス流量に対するＡｓＨ3 ガス流量比が０．
２５以下の条件のエッチングを行なうことによりレーザ
ダイオードの発振端面を形成するようにしたから、劈開
端面に比しても遜色のないレーザ発振端面をエッチング
により容易に形成することができる。
【０１１６】なお、上記実施例ではレーザの基本構造が
リッジ埋め込み型であるものについて示したが、他のレ
ーザ構造であってもよいことは言うまでもない。
【０１１７】また、上記実施例では（１００）面を主面
とする基板を用い、レーザ端面として（０１１）面を形
成するようにしたものについて示したが、レーザ端面と
して（０／１／１）面を形成するようにしてもよい。ま
た（１００）面と結晶工学的に等価な面を主面とする基
板を用い、この主面に対して、（１００）面と（０１
１）面もしくは（０／１／１）面との関係と等価な関係
を有する面を形成するようにしてもよい。
【０１１８】実施例５．次に本発明の第５の実施例によ
る半導体レーザの製造方法について説明する。
【０１１９】本第５の実施例による半導体レーザの製造
方法は（１１１）Ｂ面を発振端面とする半導体レーザを
作製するものである。図５は［０１１］方向のストライ
プ状パターンをマスクとしてＨＣｌ気相エッチングした
ときのエッチング形状を示す斜視図である。すでに述べ
たようにＧａＡｓ基板２３の（１００）主面上に結晶成
長した半導体層を、［０１１］方向のストライプ状パタ
ーンをマスクとしてエッチングを行なった場合、ストラ
イプに沿ったエッチング側面には（１１１）Ｂ面２６が
露呈する。（１１１）Ｂ面の（１００）主面に対する角
度θは約５４°であるため、このままレーザ発振端面と
することはできない。しかし（１１１）Ｂ面が垂直な面
となるようにあらかじめ半導体基板の主面を選んでおけ
ば、（１１１）Ｂ面を発振端面としたレーザを構成する
ことができる。図６に示すように（１１１）Ｂ面に対し
て垂直な面は例えば（１／１０）面であり、この面と結
晶工学的に等価な面を主面とする半導体基板上に用いれ
ば、第３の実施例によるエッチング方法を用いて、基板
主面に対して垂直な側面を形成することができる。以上
のように例えば（１／１０）面を主面とするＧａＡｓ基
板上にレーザ構造の結晶構造を形成し、次にレーザの共
振器となる部分に絶縁膜によるマスキングを施した後、
上記第３の実施例に示した手法を用いてエッチングを施
すことでレーザ発振端面を容易に形成することができ
る。
【０１２０】なお、上記実施例では（１／１０）面を主
面とする基板を用い、レーザ端面として（１１１）Ｂ面
を形成するようにしたものについて示したが、（１／１
０）面と結晶工学的に等価な｛１１０｝面を主面とする
基板を用い、〈０１１〉方向を長手とするストライプ状
パターンをマスクとして上記実施例と同様のエッチング
を行なえば、基板主面と垂直な（１１１）Ｂ面と結晶工
学的に等価な｛１１１｝Ｂ面が得られ、これをレーザ共
振器端面とすることができる。
【０１２１】実施例６．次に本発明の第６の実施例によ
る半導体レーザの製造方法について説明する。
【０１２２】この製造方法は第３の実施例に示したエッ
チング方法の特徴を利用して窓付き屈折率ガイド型半導
体レーザを作製するものである。図８及び図９は製造方
法の概略を示す断面工程図である。ＧａＡｓ基板５０は
（１００）を主面としている。
【０１２３】図８は〈０／１１〉方向からみた断面図で
あり、図９は〈０１１〉方向からみた断面図である。図
において、図７と同一符号は同一又は相当部分であり、
７０はｐ−ＧａＡｓ第１キャップ層、７１は高抵抗Ａｌ
y Ｇａ1-y Ａｓ窓・ブロック層、７２はｐ−電極、７３
はｎ−電極である。
【０１２４】以下、本実施例による半導体レーザの製造
方法の工程を説明する。まず、（１００）ＧａＡｓ基板
５０上に第１クラッド層５１，活性層５２，第２クラッ
ド層５３，及びｐ−ＧａＡｓ第１キャップ層７０をＭＯ
ＣＶＤ法により順次形成する（図８(a) ，図９(a) ）。
次にリッジ形成の選択マスクとしてＳｉＮ膜を［０１
１］方向を共振器方向として形成する（図８(b) ，図９
(b) ）。次に上記第３の実施例に示した方法によりエッ
チングを施す（図８(c) ，図９(c) ）。すでに述べたよ
うに、共振器端面となるべき部分は、図８(c) に示すよ
うに、（０１１）面、即ち基板主面に対し垂直な面が形
成されるようにエッチングされる。ここでエッチングに
先立って第１または第２の実施例に示した表面クリーニ
ングを行なっておくことが望ましい。上記エッチングを
施した後、同一チャンバ内において通常のＭＯＣＶＤ成
長条件により、活性層よりもバンドギャップの大きい、
高抵抗Ａｌy Ｇａ1-y Ａｓブロック層７１を成長する
（図８(d) ，図９(d) ）。図１０(a) はこの工程が終了
したときの状態を示す斜視図である。このとき同一チャ
ンバ内で第１または第２の実施例に示した方法を用い
て、エッチング及び再成長を行なえば、窓層と共振器端
面の界面には不純物の偏析しない良好な埋め込み成長が
可能である。次にＳｉＮ膜２１を除去し（図８(e) ，図
９(e) ）、ｐ−ＧａＡｓコンタクト層５６を成長した後
（図８(f) ，図９(f) ）、ｐ−電極７２，ｎ−電極７３
を形成する（図８(g) ，図９(g) ）。以上の工程により
窓付き屈折率ガイド型半導体レーザの基本構造をウェハ
状態のまま作製することができる。最後に劈開などによ
りチップ分離してレーザチップとして完成する（図８
(h) ）。
【０１２５】完成した窓付き屈折率ガイド型半導体レー
ザの斜視図を図１０(b) に示す（電極は省略）。
【０１２６】従来の端面窓構造を有する半導体レーザは
すでに述べたように一度劈開による発振端面を形成した
後、上記発振端面に窓層を成長するという極めて量産性
に乏しい方法により製造していた。本第６の実施例によ
れば、窓構造のレーザを容易に得ることができるのみな
らず、再成長界面も良好な状態となるので高品質な窓付
き屈折率ガイド型半導体レーザを得ることができる。
【０１２７】なお、上記実施例では（１００）面を主面
とする基板を用い、レーザ端面として（０１１）面を形
成するようにしたものについて示したが、レーザ端面と
して（０／１／１）面を形成するようにしてもよい。ま
た（１００）面と結晶工学的に等価な面を主面とする基
板を用い、この主面に対して、（１００）面と（０１
１）面もしくは（０／１／１）面との関係と等価な関係
を有する面を形成するようにしてもよい。
【０１２８】実施例７．次に本発明の第７の実施例によ
る半導体レーザの製造方法について説明する。
【０１２９】本第７の実施例による半導体レーザの製造
方法は、上記第３の実施例のエッチング方法をリッジ成
形のためのエッチングに応用して、リッジウェーブガイ
ド型半導体レーザを作製するものである。図１１は本第
７の実施例によるリッジウェーブガイド型半導体レーザ
の製造方法の主要工程を示す断面図である。図におい
て、図７と同一符号は同一又は相当部分である。
【０１３０】以下、本実施例による半導体レーザの製造
方法の工程を説明する。まず図１１(a) に示すようにｎ
−ＧａＡｓ基板５０上にｎ−Ａｌx Ｇａ1-x Ａｓ第１ク
ラッド層５１，活性層５２，ｐ−Ａｌx Ｇａ1-x Ａｓ第
２クラッド層５３，ｐ−ＧａＡｓ第１キャップ層７０を
順次ＭＯＣＶＤ法により形成し、その上にＳｉＮ膜２１
を形成しストライプ状にパターニングする。次に図１１
(b) に示すように第３の実施例に示した方法によりリッ
ジエッチングを施しリッジ形成を行なう。ＳｉＮ膜パタ
ーン２１のストライプ方向が［０１１］方向であれば、
側面が（１１１）Ｂ面であるリッジが形成される。ここ
でリッジエッチングに先立って第１または第２の実施例
に示した表面クリーニンクを施すことが望ましい。次に
図１１(c) に示すように上記図１１(b) の工程と同一の
チャンバ内でＭＯＣＶＤ法によりｎ−ＧａＡｓ電流ブロ
ック層５４，ｐ−ＧａＡｓ第２キャップ層５５を埋め込
み成長する。次に図１１(d) に示すようにＳｉＮ膜２１
を除去した後ｐ−ＧａＡｓコンタクト層５６をＭＯＣＶ
Ｄ法により成長し、レーザの基本構造が完成する。
【０１３１】なお、図１２はｐ−電極７２，ｎ−電極７
３を形成した後、劈開等によりチップ単位に分割するこ
とにより完成したリッジウェーブ型レーザの構造の概略
を示す斜視図である。
【０１３２】本第７の実施例では、上記第３の実施例に
示す気相エッチングによるリッジ形成とＭＯＣＶＤ選択
成長を組み合わせたので、ウエットエッチングによるリ
ッジ形成のような煩雑な工程を必要とせず、工程の大幅
な簡略化が可能である。さらにリッジエッチングに先立
って第１または第２の実施例に示した表面クリーニンク
を施せば、再成長界面も良好な状態となるので、特に高
出力レーザの寿命改善が図れるなどの効果を奏する。
【０１３３】なお、半導体レーザのリッジ形成をＨＣｌ
ガスを用いたガスエッチングにより行なうことについて
は、例えば特開昭６０−１６３４８７号公報に記載され
ているが、この公報にはエッチング条件に関する記述は
なく、ＨＣｌガスを用いたガスエッチングのリッジ成形
への適用は、上記第３の実施例によるエッチング法を用
いることで初めて実用化が可能となるものである。
【０１３４】実施例８．次に本発明の第８の実施例によ
る半導体装置の製造方法について説明する。図１３は本
第８の実施例による半導体装置の製造方法である化合物
半導体のエッチング方法におけるガス導入シーケンスを
示した図である。図において、１２０はＡｓＨ3 供給領
域、１２１はＨ2 パージ領域、１２２はＨＣｌ供給領域
である。
【０１３５】図に示すように本エッチング方法はＡｓＨ
3 ガスを導入すると同時にＨＣｌガスを上記ＡｓＨ3 ガ
スの導入時間より短い時間だけパルス的に導入する第１
のエッチング工程と、上記ＡｓＨ3 ガスと上記ＨＣｌガ
スの導入を中断し、反応管内を水素ガスでパージする第
２のエッチング工程を含み、上記第１のエッチング工程
と上記第２のエッチング工程とを周期的に繰り返し行な
うことにより一原子層単位でのエッチングを可能とした
ものである。
【０１３６】次に第８の実施例にかかる化合物半導体の
エッチング方法の原理について説明する。第３の実施例
の項でも述べたように、例えばＨＣｌガスを用いてＧａ
Ａｓをエッチングする際に平滑なエッチング面を得るた
めには、ＡｓＨ3 流量の最適化が必要である。これは適
度なＡｓＨ3 供給によってＧａＡｓ表面からＡｓＣｌ3
の脱離が抑制され、ＡｓＣｌ3 とＧａＣｌ3 の脱離がバ
ランスした時に平滑なエッチングが得られるためであ
る。我々の実験によるとＡｓＨ3 流量の増加にともな
い、ＧａＡｓのエッチングレートが減少することが確認
された。これは過剰なＡｓＨ3 がＡｓＣｌ3 の脱離を抑
制するためである。従って過剰なＡｓＨ3 を導入しなが
らＨＣｌガスをパルス的に導入した場合、ＧａＡｓ基板
表面からはＧａＣｌ3 脱離のみ選択的に生じ、１原子層
のエッチングが可能である。このときＡｓＣｌ3 は過剰
なＡｓＨ3 によってＧａＡｓ表面からの脱離が抑制され
表面に残留する。次にＡｓＨ3 の供給をストップすると
ＡｓＣｌ3 がＧａＡｓ表面から脱離する。上記２工程を
繰り返し行なうことで、１原子層単位で制御されたエッ
チングができる。
【０１３７】図１４は上記のエッチング方法を用いてエ
ッチングを行なったときの、エッチングレートとＨＣｌ
ガスの供給パルス時間との関係を調べた結果である。図
に示すようにある特定のＨＣｌパルス時間で１ＭＬ／ｃ
ｙｃｌｅのエッチングレートを持つことを確認した。な
お、本実施例ではこの特定のパルス時間として０．７５
〜１．５秒が示されたが、この時間はＨＣｌ供給量によ
って異なってくるのでこの時間に限定されるものではな
い。
【０１３８】上述のように本第８の実施例によると、１
原子層単位で制御されたエッチングを容易に行なうこと
ができ、１サイクルに要する時間も４〜８秒と従来の原
子層制御エッチング方法と比較して大幅に短縮させるこ
とができた。
【０１３９】実施例９．次にこの発明の第９の実施例に
よる半導体装置の製造装置及びこの装置を用いた半導体
装置の製造方法について説明する。図１５はこの発明の
第９の実施例による半導体装置の製造装置である化合物
半導体のエッチング装置の概略を示す断面構造図であ
り、図１６は同装置の上面図である。図において、１４
０は原料ガスインジェクタ、１４１はキャリアガスイン
ジェクタ、１４２はＨ2 ガスインジェクタ、１４３はウ
ェハトレイ、１４４はウェハ、１４５は反応チャンバ、
１４６はサセプタ、１４７は排気口である。
【０１４０】まずこのエッチング装置の構成について説
明する。Ｈ2 ガスインジェクタ１４２は複数個がサセプ
タ直上に配置されており、上記インジェクタ１４２より
噴出するＨ2 ガスによって形成される水素カーテン１５
５によってサセプタ１４６は複数個の領域に分割され
る。本実施例では４つの領域１５１，１５２，１５３，
１５４に分割されている。原料ガスインジェクタ１４０
は上記分割された複数個の領域に独立に原料ガス、また
はエッチングガスを導入できるように複数個が配置され
ている。サセプタ１４６は回転機構を有しており、ウェ
ハ１４４はサセプタ１４６の回転ともに上記複数個に分
割された領域を順次移動できるように構成されている。
【０１４１】次にエッチング方法について説明する。例
えば図１６において領域１５１と１５３にＡｓＨ3 ガス
とＨＣｌガスとＨ2 ガスを同時に供給し、領域１５２と
１５４にはＨ2 ガスを供給するものとする。上記８の実
施例で説明したとおり過剰なＡｓＨ3 供給下においては
ＧａＡｓ表面からのＧａＣｌ3 の脱離のみ生じ、ＡｓＣ
ｌ3 の脱離は抑制される。即ちウェハ１４４が領域１５
１又は領域１５３に位置するときにはＧａの脱離のみ
を、領域１５２又は領域１５４に位置するときにはＡｓ
の脱離のみを選択的に行なうことができ、１原子層単位
で制御されたエッチングを行なうことができる。またサ
セプタの回転により、複数個に分割した領域をウェハが
移動するように構成されているので、１サイクルのエッ
チングにかかる時間が従来のエッチング方法として比較
して大幅に短縮できる。
【０１４２】実施例１０．次に本発明の第１０の実施例
による量子細線構造の製造方法について説明する。図１
７，図１８はＧａＡｓ基板２３にＶ字型の溝を形成し、
その上にＡｌＧａＡｓ／ＧａＡｓ多重層構造１６１を形
成したときの、Ｖ字溝内部への成長形態を示す図であ
る。ここでＧａＡｓ基板２３の主面は（１００）面であ
り、Ｖ字溝は図１７では［０１１］方向に第３の実施例
に示した方法により形成し、図１８では［０／１１］方
向に硫酸系のウェットエッチングによりそれぞれ形成し
た。図１７に示すように［０１１］方向のＶ字溝が形成
されている場合、Ｖ字の側面は（１１１）Ｂ面となる。
ＭＯＣＶＤの典型的な成長条件においては、（１１１）
Ｂ面と垂直な方向には成長速度を持たないため、Ｖ字側
面は未成長面１６２を形成する。Ｖ字内部にはＶ字外部
と連続性を持たない成長が生じ、（１１１）Ｂ面よりも
やや角度の浅い面を成長フロント１６３とした成長形態
を示すことが明らかになった。この成長フロント１６３
の面方位をその角度から同定したところ（３１１）Ｂ面
であること確認された。
【０１４３】一方図１８に示すように、［０／１１］方
向にＶ字溝を形成した場合、Ｖ字の側面は（１１１）Ａ
面となる。（１１１）Ａ面上の成長速度は（１００）面
上の成長速度とほぼ等しいため、図１８に示したように
Ｖ字内部とＶ字外部とは成長に連続性があり、面に沿う
ように平行に成長が進んでいく。図３２に示す従来例の
問題点の説明のところでも述べたとおり、このような成
長形態を用いたのでは良好な量子細線を得ることは困難
であった。さらに図１７に示したような（１１１）Ｂ面
を側面にもつＶ字溝の形態は通常のウェットエッチング
では困難であった。
【０１４４】図１９はこの発明の第１０の実施例による
量子細線の製造方法により作製された量子細線の構造を
示す断面図、図２０はその製造工程を示す断面図であ
る。図において、１８１，１８３はＡｌＧａＡｓ層、１
８２はＧａＡｓ量子細線、１８４はＧａＡｓ第２キャッ
プ層、１８５はＧａＡｓ第１キャップ層、１８６はＳｉ
Ｎ膜である。
【０１４５】次に、工程について説明する。まずＧａＡ
ｓ基板１８０上にＡｌＧａＡｓ層１８１とＧａＡｓ第１
キャップ層１８５をＭＯＣＶＤ法により順次形成する
（図２０(a) ）。次に選択マスクとなるＳｉＮ膜１８６
を形成する。このときＳｉＮ膜の開口部は［０１１］方
向が長手方向となるように形成しておく（図２０(b)
）。次に第３の実施例で示した方法により側面が（１
１１）Ｂ面で構成されるＶ字型の溝を形成し（図２０
(c) ）、引き続いて同一チャンバー内でＧａＡｓ量子細
線１８２，ＡｌＧａＡｓ層１８３，ＧａＡｓ第２キャッ
プ層１８４をＶ字溝に選択成長する。ここで、ＧａＡｓ
量子細線１８２は所望の量子効果が得られるように、そ
の幅が例えば２０〜３０ｎｍ程度となるように結晶成長
量をコントロールする。（１１１）Ｂ面を側面とするＶ
溝内部には図１７に示したように成長するので、図１９
に示すようなＧａＡｓ量子細線が容易に得られる。
【０１４６】このように本実施例では、（１００）面を
主面とするＧａＡｓ基板上にＡｌＧａＡｓ層を形成し、
該ＡｌＧａＡｓ層上に［０１１］方向を長手方向とする
ストライプ状開口を有するＳｉＮ膜パターンを形成し、
これをマスクとして上記ＡｌＧａＡｓ層を第３の実施例
で示した方法によりエッチングして（１１１）Ｂ面で構
成されたＶ字型の溝を形成し、この（１１１）Ｂ面で構
成されたＶ字型の溝の底部付近にＧａＡｓ層を結晶成長
し、引き続いてＡｌＧａＡｓ層を結晶成長して溝を埋め
込むようにしたので、量子細線を制御性よく形成するこ
とができる。
【０１４７】なお、上記実施例では（１００）面を主面
とする基板を用い、（１１１）Ｂ面を側面とするＶ字型
の溝を形成するようにしたものについて示したが、（１
００）面と結晶工学的に等価な｛１００｝面を主面とす
る基板を用い、〈０１１〉方向を長手とするストライプ
状開口を有するパターンをマスクとして上記実施例と同
様のエッチングを行なえば、（１１１）Ｂ面と結晶工学
的に等価な｛１１１｝Ｂ面を側面とするＶ字型の溝が得
られ、これを埋め込むようにすれば、上記実施例と同様
の効果が得られるものである。
【０１４８】実施例１１．図２１は本発明の第１１の実
施例による量子細線構造の製造方法により作製された量
子細線構造を示す断面図である。本願発明者の１人は以
前半導体装置とその製造方法という名称の量子細線とそ
の製造方法に関する発明を行なっている（特願平２−３
３５８２７）。本第１１の実施例による量子細線構造の
製造方法は、構造的には上記特願平２−３３５８２７に
示したものと同一の量子細線構造を製造する方法を改良
し、より高品質な量子細線が得られるようにしたもので
ある。図において、１９０は半絶縁性ＧａＡｓ基板、１
９１は高抵抗（以下ｉ−と記す）ＧａＡｓ層、１９２は
ｉ−ＡｌＧａＡｓスペーサ層、１９３はｎ+ −ＧａＡｓ
キャップ層、１９４は量子細線、１９５はＳｉＮ膜、１
９６はｎ+ −ＧａＡｓキャップ層、１９７はｎ−ＡｌＧ
ａＡｓ電子供給層である。
【０１４９】次に製造工程について説明する。図２２は
図２１に示す構造を同一基板上に複数形成した量子細線
構造を作製する方法を示す断面工程図であり、図におい
て、図２１と同一符号は同一又は相当部分である。まず
（１００）面を表面とする半絶縁性ＧａＡｓ基板１９０
上にｉ−ＧａＡｓ層１９１，ｉ−ＡｌＧａＡｓスペーサ
層１９２，ｎ+ −ＧａＡｓキャップ層１９３をＭＯＣＶ
Ｄ法により順次結晶成長し、さらにｎ+ −ＧａＡｓキャ
ップ層１９３上にＳｉＮ膜１９５を成膜し、このＳｉＮ
膜１９５をパターニングして相互に平行な複数のストラ
イプ状開口部を形成する（図２２(a) ）。このときＳｉ
Ｎ膜のストライプ状開口部は［０１１］方向が長手方向
となるように形成しておく。次に第３の実施例で示した
エッチング方法を用いて、図２２(b) に示すように、Ｖ
字型の溝を形成し、引き続いて同一チャンバー内におい
てｎ−ＡｌＧａＡｓ電子供給層１９７とｎ+ −ＧａＡｓ
キャップ層１９６をＶ字溝内部に選択成長する（図２２
(c) ）。このときＶ字溝のエッチングに先立って上記第
１の実施例又は第２の実施例による半導体装置の製造方
法で用いた方法により表面クリーニングを施しておくこ
とが望ましい。次に、図２２(d) に示すようにＳｉＮ膜
１９５を除去した後、図２２(e) に示すようにｎ+ −Ｇ
ａＡｓキャップ層１９６をウェハ全面に形成する。
【０１５０】上記の方法により作製された量子細線構造
では、Ｖ字溝の底部（頂点）付近のごく狭い領域のｉ−
ＧａＡｓ層に選択的に量子細線１９４が形成される。こ
のような構造で量子細線１９４が形成される理由は上記
特願平２−３３５８２７に詳しく説明してあるとおりで
ある。
【０１５１】本第１１の実施例によれば、ウェットエッ
チングと再成長を組み合わせた従来の量子細線の製造方
法と異なり、精度よく量子細線を形成でき、またＶ字溝
のエッチングに先立って上記第１の実施例又は第２の実
施例による半導体装置の製造方法で用いた方法により表
面クリーニングを施しておくことにより、再成長界面に
不純物の偏析しない良質な量子細線が得られる。
【０１５２】なお、上記第１１の実施例においては、キ
ャップ層１９３としてｎ+ −ＧａＡｓを用いた場合につ
いて示したが、ｎ+ −ＧａＡｓのかわりにｉ−ＧａＡｓ
を用いてもよい。
【０１５３】実施例１２．次に、本発明の第１２の実施
例による半導体レーザの製造方法について説明する。図
２３は本発明の第１２の実施例による半導体レーザの製
造方法を示す断面工程図である。図において、２００は
ｎ−ＧａＡｓ基板、２０１はｎ−ＧａＡｓバッファ層、
２０２はｎ−ＡｌＧａＡｓクラッド層、２０３はアンド
ープＧａＡｓ活性層、２０４はｐ−ＡｌＧａＡｓクラッ
ド層、２０５はｎ−ＧａＡｓ電流ブロック層、２０６は
ｐ−ＧａＡｓコンタクト層、２０７はＳｉＯ2 膜パター
ンである。
【０１５４】まずｎ−ＧａＡｓ基板２００上にＭＯＣＶ
Ｄ法によりｎ−ＧａＡｓバッファ層２０１，ｎ−ＡｌＧ
ａＡｓクラッド層２０２，アンドープＧａＡｓ活性層２
０３，ｐ−ＡｌＧａＡｓクラッド層２０４，ｎ−ＧａＡ
ｓ電流ブロック層２０５，及びｐ−ＧａＡｓコンタクト
層２０６を順次結晶成長する。次にスパッタによりコン
タクト層２０６上にＳｉＯ膜２０７を成膜し、通常の写
真製版を用いてＳｉＯ2 膜２０７をパターニングし、図
２３(a) に示すように、ストライプ状の開口部を形成す
る。ここで開口部のストライプ方向は［０１１］方向で
ある。図２４は図２３(a) に示す工程で形成されるスト
ライプ状開口部の形状をより明確に示すための斜視図で
ある。次にＭＯＣＶＤ反応管内で、例えばＨＣｌガスを
用いたガスエッチングにより、ｐ−ＧａＡｓコンタクト
層２０６，及びｎ−ＧａＡｓ電流ブロック層２０５をエ
ッチングする。この溝の側面は（１１１）Ｂ面である。
なお、このエッチングとして上記第３の実施例に示すエ
ッチング法を用いることができることはいうまでもな
い。また、エッチングに際し、上記第１の実施例又は第
２の実施例による半導体装置の製造方法で用いた方法に
より表面クリーニングを施しておくことが望ましい。次
にＭＯＣＶＤ法によりｐ−ＡｌＧａＡｓクラッド層２０
８，ｐ−ＧａＡｓコンタクト層２０９を順次成長する。
この成長において側面である（１１１）Ｂ面は成長しな
い面であるため、図２５に示すように、溝は底面からの
成長により埋まり、表面は図２３(c) に示すようにフラ
ットに埋まる。
【０１５５】この後、ＳｉＯ膜２０７を除去し、ウェハ
表面にｐ側電極、基板裏面側にｎ側電極を形成し、劈開
等によりチップ単位に分割することにより半導体レーザ
が完成する。
【０１５６】このように、本第１２の実施例によれば、
従来とは９０°異なる［０１１］方向を長手方向とする
ストライプ状の開口を有するパターンをマスクとして塩
素系ガスを用いてガスエッチングすることにより、電流
通路を形成するためのストライプ状溝を形成するように
したから、溝を、その表面がフラットとなるように埋め
込むことができ、結晶成長工程後の写真製版工程を容易
とでき、またレーザをジャンクションダウンで組み立て
た場合に活性層に圧縮応力がかかることを防止でき信頼
性を向上できる。
【０１５７】さらに、本実施例では埋め込み層が溝の底
面から順に埋まっていくので、ｐ−ＧａＡｓコンタクト
層２０９をｐ−ＡｌＧａＡｓ層２０８の埋め込み成長に
連続して成長させても、ｐ−ＧａＡｓコンタクト層２０
６と接続して成長させることができるので、図３３の従
来例のようにｐ−ＧａＡｓコンタクト層３０６を埋め込
み成長工程とは別の結晶成長工程で成長させる必要はな
く、結晶成長工程を２回にすることができ、工程の短縮
化を図ることができる。なお、ｐ−ＡｌＧａＡｓ層２０
８とｐ−ＧａＡｓコンタクト層２０９を一回の結晶成長
で連続して形成するのではなく、ｐ−ＡｌＧａＡｓ層２
０８を埋め込んだ後、選択成長マスクパターン２０７を
除去して、ウェハ全面にｐ−ＧａＡｓコンタクト層２０
９を結晶成長させるようにしてもよい。この場合は最初
の結晶成長工程でｐ−ＧａＡｓコンタクト層２０６まで
ではなく、図３３の従来例と同様、ｎ−ＧａＡｓ電流ブ
ロック層２０５までを結晶成長するようにすればよい。
【０１５８】なお、上記実施例では（１００）面を主面
とする基板を用い、（１１１）Ｂ面を側面とする溝を形
成するようにしたものについて示したが、（１００）面
と結晶工学的に等価な｛１００｝面を主面とする基板を
用い、〈０１１〉方向を長手とするストライプ状開口を
有するパターンをマスクとして上記実施例と同様のエッ
チングを行なえば、（１１１）Ｂ面と結晶工学的に等価
な｛１１１｝Ｂ面を側面とする溝が得られ、これを埋め
込むようにすれば、上記実施例と同様の効果が得られる
ものである。
【０１５９】実施例１３．次に、本発明の第１３の実施
例による半導体レーザの製造方法について説明する。本
実施例はＡｌＧａＡｓ系材料で信頼性の高い埋め込みヘ
テロ構造の半導体レーザを得るものである。図２６(a)
〜(d) は本発明の第１３の実施例による半導体レーザの
製造方法を示す断面工程図である。図において、２１０
はｎ−ＧａＡｓ基板、２１１はｎ−ＡｌＧａＡｓクラッ
ド層、２１２はアンドープＧａＡｓ活性層、２１３はｐ
−ＡｌＧａＡｓクラッド層、２１４はＳｉＯ2 膜パター
ン、２１５はｉ−ＧａＡｓ電流ブロック層、２１６はｐ
−ＧａＡｓコンタクト層である。
【０１６０】次に製造工程について説明する。まずｎ−
ＧａＡｓ基板２１０上にＭＯＣＶＤ法によりｎ−ＡｌＧ
ａＡｓクラッド層２１１，アンドープＧａＡｓ活性層２
１２，ｐ−ＡｌＧａＡｓクラッド層２１３を順次結晶成
長する。なお、図示しないが、ｐ−ＡｌＧａＡｓクラッ
ド層２１３上にはｐ−ＧａＡｓキャップ層を結晶成長す
る。次にスパッタによりウェハ上にＳｉＯ膜２１４を成
膜し、通常の写真製版を用いてＳｉＯ2 膜２０７をパタ
ーニングし、図２６(a) に示すように、ストライプ状の
パターンを形成する。ここでパターン２１４のストライ
プ方向は［０１１］方向である。次にＭＯＣＶＤ反応管
内で、例えばＨＣｌガスを用いたガスエッチングによ
り、図２６(b) に示すように、ダブルヘテロ構造をリッ
ジ状にエッチング成形する。このリッジの側壁は（１１
１）Ｂ面である。このとき、エッチングに際し、上記第
１の実施例又は第２の実施例による半導体装置の製造方
法で用いた方法により表面クリーニングを施す。なお、
このエッチングとして上記第３の実施例に示すエッチン
グ法を用いることができることはいうまでもない。エッ
チング工程に連続して、ＭＯＣＶＤ法によりｉ−ＧａＡ
ｓ電流ブロック層２１５を結晶成長し、図２６(c) に示
すように、リッジを埋め込む。その後、ＳｉＯ2 膜パタ
ーン２１４を除去し、図２６(d) に示すように、ウェハ
全面にｐ−ＧａＡｓコンタクト層を結晶成長する。
【０１６１】この後、コンタクト層２１６表面にｐ側電
極、基板２１０裏面側にｎ側電極を形成し、劈開等によ
りチップ単位に分割することにより半導体レーザが完成
する。
【０１６２】ＡｌＧａＡｓ系材料では、再成長界面に界
面準位が形成されやすいため、活性層を含むダブルヘテ
ロ構造をリッジ状にエッチングした後にこれを電流ブロ
ック層で埋め込む、いわゆる埋め込みヘテロ構造のレー
ザを作製した場合、活性層の再成長界面部分での劣化が
著しく、信頼性が極めて低いという問題点があったが、
本実施例では、エッチングに際し、上記第１の実施例又
は第２の実施例による半導体装置の製造方法で用いた方
法により表面クリーニングを施すことにより、再成長界
面を清浄なものとでき、界面準位が形成されにくくする
ことができ、ＡｌＧａＡｓ系材料からなる埋め込みヘテ
ロレーザの信頼性を向上できる。
【０１６３】なお、上記実施例では、電流ブロック層を
高抵抗のＧａＡｓ層で構成したものについて示したが、
図２６(e) に示す変形例のように、ｐ−ＧａＡｓ層２１
７，及びｎ−ＧａＡｓ層２１８の二層構造とし、ｐｎｐ
ｎサイリスタによる電流阻止構造を構成するようにして
もよい。
【０１６４】実施例１４．以下、この発明の第１４の実
施例を図について説明する。図２７は本発明の第１４の
実施例による結晶成長方法を示す工程図であり、図にお
いて、４０１はＳｉ基板、４０２はシリコンナイトライ
ド膜（以下、ＳｉＮ膜と称す）、４０３はＧａＡｓ層で
ある。
【０１６５】以下、工程を説明する。まず、図２７(a)
に示すＳｉ基板４０１上に、図２７(b) に示すようにＳ
ｉＮ膜４０２を例えばプラズマＣＶＤ法によって形成す
る。
【０１６６】次に、図２７(c) に示すように、上記Ｓｉ
Ｎ膜４０２をデバイス作製領域を取り囲むようにパター
ニングを施す。次に、この基板をアンモニア水とＨ2 Ｏ
2 とＨ2 Ｏの混合液（以下、ＲＣＡ洗浄液と称す）で洗
浄する。Ｓｉ基板をＲＣＡ洗浄液を用いて洗浄すると基
板表面に残留したレジスト等による汚染が完全に除去さ
れ、清浄なＳｉ表面にした後、弱く結合した酸化膜が形
成される。上記酸化膜はＭＯＣＶＤ反応炉で成長前に熱
処理を施すことにより、容易に除去される。
【０１６７】次に、熱処理を施してＳｉ表面の清浄化を
行った後、図２７(d) に示すように、２１階成長法によ
りＧａＡｓ層４０３を所望の厚みだけ形成する。ここ
で、低温バッファ層形成は、原料であるＡｓＨ3 ガス，
及びトリメチルガリウム（ＴＭＧ）と共にＨＣｌガスを
同時に供給することにより行った。本実施例において
は、ＨＣｌガスのＴＭＧに対するモル流量比が０．２５
となるようにした。通常のＭＯＣＶＤ成長においては、
５００℃以下の温度領域においては絶縁膜上へのポリク
リスタルの析出が生じ、良好な選択成長が得られないの
に対し、本実施例のように成長中に微量のＨＣｌガスを
導入することにより、ポリクリスタルの析出は完全に抑
制され、良好な選択成長が得られた。この結果、低温バ
ッファ層形成後に引き続いてＧａＡｓの成長に適した７
００℃程度の温度で所望の厚みのＧａＡｓ層を成長した
際に、絶縁膜上へのポリクリスタルの析出はなく、絶縁
膜でパターニングされていない部分にのみＧａＡｓ層を
成長することができた。
【０１６８】発明が解決しようとする課題の項でも述べ
たように、従来の技術においては低温バッファ層を良好
に選択成長することが困難であり、この結果クラック抑
制することができないという問題点があった。そのた
め、従来例で述べたメサ溝によるクラックの伝播防止策
が採用され、効果を奏することを確認したが、この場合
は、ウエハ上にレジストが残留した状態で高温成長を行
なうことにより菱形状ピットが発生し、この菱形状ピッ
トを起点としてクラックが発生するため、クラックの完
全な抑制には至っていなかった。
【０１６９】本第１４の実施例では、絶縁膜によるパタ
ーニングを施した後、Ｓｉ基板のクリーニングをＲＣＡ
洗浄により行い、しかる後ＧａＡｓ層を上述の方法によ
り成長するようにしたので、良好な選択成長を行うこと
ができた。ウエハ端から発生するクラックは全て絶縁膜
で遮断され、デバイス領域へのクラックの伝播は全くな
かった。さらに、選択成長領域は充分にクリーニングが
施されたＳｉ基板上に行うことができるので、従来例に
見られたような菱形状のピットは発生せず、この菱形状
のピットによるクラックの発生も完全に抑制することが
できた。
【０１７０】なお、上記第１４の実施例においては、Ｓ
ｉ基板上にＧａＡｓを成長した場合について説明した
が、Ｓｉ基板上にＩｎＰを成長する場合、またはＧａＡ
ｓ基板上にＩｎＰを成長する場合でも同様の効果を奏す
ることを確認した。ここで、基板がＧａＡｓである場合
は、絶縁膜パターン形成後に基板表面を充分にクリーニ
ングすることが困難である。しかし、本発明では、表面
にレジストが残留したＧａＡｓ層上に直接高温成長を行
なう従来の方法と異なり、この充分に清浄ではないＧａ
Ａｓ基板上にはじめに形成されるのは低温バッファ層で
あるので、基板上の不純物を原因とする菱形状のピット
は発生しにくく、クラックを充分抑制することができる
ものである。
【０１７１】また、その他の異種基板上結晶成長に関し
ても本技術を用いることにより、上記第１４の実施例で
示した同様の効果が得られることは容易に類推できる。
【０１７２】実施例１５．図２８はこの発明の第１５の
実施例による結晶成長方法を説明するための図である。
このグラフはＧａＡｓ基板上にＧａＡｓをＭＯＣＶＤ成
長する際に、結晶成長時にＨＣｌガスを添加することに
よる成長速度の変化を示したものである。
【０１７３】図に示すように、ＨＣｌ流量が３sccm以下
の領域では成長速度はほとんど変化しないのに対し、Ｈ
Ｃｌガス流量が５sccm以上では、ＨＣｌガス流量増加に
伴って成長速度が減少することが確認された。これはＨ
Ｃｌガスによるエッチング作用が材料ガスによる成長作
用と同時に起こっていることを反映している。この図か
ら、ＭＯＣＶＤによる均一性，再現性を損なうことな
く、選択成長性のみを改善するためには、ＨＣｌガス流
量を一定量以下に設定することが極めて重要であること
が確認できる。すなわち、ＨＣｌガスのＴＭＧに対する
モル流量比が概略０．３以下となるようにＨＣｌガス流
量を設定することが極めて重要である。
【０１７４】図２９は、ＨＣｌガスをＭＯＣＶＤ成長時
に同時に供給することによる結晶品質への影響について
調べた結果であり、ＧａＡｓ基板上に成長したＡｌ0.37
Ｇａ0.63Ａｓ層の４．２Ｋにおけるフォトルミネッセン
ス（ＰＬ）スペクトルを示している。図において、４１
０はＨＣｌ流量をＨＣｌガスのIII 族ガスに対するモル
流量比（［ＨＣｌ］／［III ］）を０．２５に設定して
成長した場合の、４１１は１．０に設定して成長した場
合のＡｌ0.37Ｇａ0.63Ａｓ成長層の４．２ＫにおけるＰ
Ｌスペクトルをそれぞれ示している。図に示すように
［ＨＣｌ］／［III ］を０．２５に設定した場合、ＰＬ
スペクトルは通常のＭＣＯＶＤ成長と同等の良好な結晶
性を示したのに対し、［ＨＣｌ］／［III ］を１に設定
して成長したサンプルではＰＬピーク強度が約１／１０
０に減少し、不純物発光のピークが支配的な振る舞いを
示した。このサンプルの不純物分析をＳＩＭＳの手法に
より調べたところ、Ｃｌ，Ｏが結晶中に混入しているこ
とが明らかになった。この結果は、ＨＣｌガスを多量に
添加することで結晶品質が悪化したことを示している。
【０１７５】以上、図２８，図２９に示す実験の結果よ
り、［ＨＣｌ］／［III ］は０．３以下に抑えることが
結晶品質の面からも、均一性、再現性確保の面からも極
めて重要であることが初めて示された。
【０１７６】なお、上記実施例では、ＧａＡｓ基板上に
ＧａＡｓあるいはＡｌＧａＡｓを成長させた場合の結晶
品質について述べたが、ＧａＡｓオンＳｉ等の異種基板
上の成長の際、特に低温バッファ層の成長の際にＨＣｌ
ガスを同時に供給する場合には、［ＨＣｌ］／［III ］
を０．３以下にすることで結晶品質に優れ、かつクラッ
ク発生を防止できる良好な選択成長が得られることも確
認した。
【０１７７】また、上記第１４，第１５の実施例では、
材料ガスと同時にＨＣｌガスを流すようにしたものにつ
いて示したが、ＨＣｌガスの代わりにＣｌ2 ガスを流す
ようにしても良く、上記各実施例と同様の効果を奏す
る。
【０１７８】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、Ａｌを構成元素として含む化合
物半導体に絶縁膜によるパターニクを施す工程と、ドラ
イエッチングの手法を用いて微細構造を作製する工程
と、上記微細構造を化合物半導体で埋め込む工程とを含
む化合物半導体装置の製造方法において、上記Ａｌを構
成元素として含む化合物半導体に連続してＡｌを含まな
い化合物半導体保護層を形成し、上記保護層上に絶縁膜
による選択マスクを形成した後、半導体ウェハを硫化ア
ンモニウム溶液に浸漬し、その後、反応管内において塩
素系ガスを用いてエッチングを行ない、上記反応管内に
おいて上記エッチング工程によって作製された微細構造
をＭＯＣＶＤの手法を用いて化合物半導体層で埋め込む
ようにしたので、不純物の偏析しない良好な再成長界面
が得られ、再成長層の結晶品質を向上できる効果があ
る。
【０１７９】また、この発明に係る半導体装置の製造方
法によれば、Ａｌを構成元素として含む化合物半導体に
絶縁膜によるパターニクを施す工程と、ドライエッチン
グの手法を用いて微細構造を作製する工程と、上記微細
構造を化合物半導体で埋め込む工程とを含む化合物半導
体装置の製造方法において、上記Ａｌを構成元素として
含む化合物半導体に連続してＡｌを含まない化合物半導
体保護層を形成し、上記保護層上に絶縁膜による選択マ
スクを形成した後、半導体ウェハを反応管内にセット
し、該反応管内において上記保護層の表面酸化膜を除去
し、その後、反応管内において塩素系ガスを用いてエッ
チングを行ない、上記反応管内において上記エッチング
工程によって作製された微細構造をＭＯＣＶＤの手法を
用いて化合物半導体層で埋め込むようにしたので、不純
物の偏析しない良好な再成長界面が得られ、再成長層の
結晶品質を向上できる効果がある。
【０１８０】また、この発明に係る半導体装置の製造方
法によれば、Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）を塩素
系エッチングガスを用いたドライエッチングによりエッ
チングする工程を含む半導体装置の製造方法において、
上記ドライエッチングとして塩素系エッチングガスとＶ
族ガスと水素ガスとを同時に供給することにより行なう
ガスエッチングの手法を用い、上記塩素系エッチングガ
スとしてＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族ガ
スとしてアルシン（ＡｓＨ3 ）ガス，ターシャリブチル
アルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチルア
ルシン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用い、上
記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８Ｔ
ｏｒｒ以下とし、かつ上記エッチングガス流量に対する
上記Ｖ族ガス流量の比を２．５以下としてエッチングを
行なうようにしたので、極めて平滑なエッチング面が得
られるとともに、エッチング面へのダメージをも防止す
ることができる効果がある。
【０１８１】また、この発明に係る半導体レーザの製造
方法によれば、半導体基板上にレーザダイオード構造の
ＧａＡｓ及びＡｌＧａＡｓからなる結晶構造を作製した
後、上記レーザダイオード構造の結晶構造上にエッチン
グマスクとなる絶縁膜を形成し、塩素系エッチングガス
とＶ族ガスと水素ガスとを同時に供給することにより行
なうガスエッチングであって、上記塩素系エッチングガ
スとしてＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族ガ
スとしてアルシン（ＡｓＨ3 ）ガス，ターシャリブチル
アルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチルア
ルシン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用い、上
記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８Ｔ
ｏｒｒ以下とし、かつ上記エッチングガス流量に対する
上記Ｖ族ガス流量の比を２．５以下として行なうエッチ
ングによりレーザダイオードの発振端面を形成するよう
にしたので、劈開端面に比しても遜色のないレーザ発振
端面をエッチングにより容易に形成することができる効
果がある。
【０１８２】また、この発明に係る半導体レーザの製造
方法によれば、窓付き屈折率ガイド型レーザダイオード
を製造する方法において、半導体基板上に複数種類のＡ
ｌxＧａ1-x Ａｓ（０≦ｘ≦１）からなり活性領域を構
成する半導体積層構造を結晶成長し、該半導体積層構造
上にエッチングと結晶成長を選択的に行うための保護膜
を形成した後、上記保護膜をマスクとして用い、塩素系
エッチングガスとＶ族ガスと水素ガスとを同時に供給す
ることにより行なうガスエッチングであって、上記塩素
系エッチングガスとしてＨＣｌガス又はＣｌ2 ガスを用
い、上記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガス，タ
ーシャリブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又
はトリメチルアルシン（（ＣＨ3 ）3 Ａｓ）ガスのいず
れかを用い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ
以上０．０８Ｔｏｒｒ以下とし、かつ上記エッチングガ
ス流量に対する上記Ｖ族ガス流量の比を２．５以下とし
て行なうエッチングにより上記半導体積層構造をエッチ
ングし、この後、該エッチング工程で残された半導体積
層構造を埋め込むようにレーザ発振領域の材料と比較し
てバンドギャップが大きく、かつ半絶縁性もしくは高抵
抗の半導体材料を結晶成長し電流阻止領域及び窓領域を
一括同時に形成し、上記保護膜を除去した後、ウェハ上
に表面オーミックコンタクト領域を結晶成長するように
したので、端面窓構造を有する半導体レーザダイオード
を容易に形成することができる効果がある。
【０１８３】また、この発明に係る半導体装置の製造方
法によれば、化合物半導体のエッチング工程を含むもの
において、Ｖ族水素化物ガスを導入すると同時に塩素系
ガスを上記Ｖ族水素化物ガスの導入時間より短い時間だ
けパルス的に導入する第１のエッチング工程と、上記Ｖ
族水素化物ガスと上記塩素系ガスの導入を中断し、反応
管内を水素ガスでパージする第２のエッチング工程を含
み、上記第１のエッチング工程と、上記第２のエッチン
グ工程とを周期的に繰り返し行なうように構成したの
で、原子層レベルで制御され、しかも平滑なエッチング
を容易に行なうことができる効果がある。
【０１８４】また、この発明に係る半導体装置の製造装
置は、回転が可能なパンケーキ型サセプタを有し、上記
サセプタの表面は水素ガスによって複数の領域に分割さ
れており、上記複数個の分割領域のうち少なくと１つの
領域がＶ族水素化物ガスと塩素系ガスと水素ガスの混合
ガスで充填されており、少なくとも１つの領域が水素ガ
スで充填されており、半導体ウェハが水素ガスによって
分割された各々の領域を上記サセプタの回転によって順
次移動できる構成としたので、原子層レベルで制御さ
れ、しかも平滑なエッチングを容易に行なうことができ
る効果がある。
【０１８５】また、この発明に係る半導体装置の製造方
法は、回転機構を有するパンケーキ型サセプタを有し、
上記サセプタの表面が水素ガスによって複数の領域に分
割されており、上記複数個の分割領域のうち少なくとも
１つの領域がＶ族水素化物ガスと塩素系ガスと水素ガス
の混合ガスで充填されており、少なくとも１つの領域が
水素ガスで充填された構造を有する半導体装置の製造装
置を用い、半導体ウェハを水素ガスによって分割された
上記各々の領域を上記サセプタの回転によって順次移動
させ、上記Ｖ族水素化物ガスと塩素系ガスと水素ガスの
混合ガスで充填された領域で第１のエッチングを行な
い、上記水素ガスで充填された領域で第２のエッチング
を行ない、上記サセプタの回転にともなって上記第１の
エッチングと上記第２のエッチングとを周期的に繰り返
し行なうようにしたので、原子層レベルで制御され、し
かも平滑なエッチングを容易に行なうことができる効果
がある。
【０１８６】また、この発明に係る量子細線構造の製造
方法によれば、｛１００｝面を主面とする半導体基板上
に第１の半導体層を形成した後、上記第１の半導体層上
に〈０１１〉方向を長手方向とする細線状のエッチング
マスクを形成し、上記第１の半導体層を、塩素系エッチ
ングガスとＶ族ガスと水素ガスとを同時に供給すること
により行なうガスエッチングであって、上記塩素系エッ
チングガスとしてＨＣｌガス又はＣｌ2 ガスを用い、上
記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガス，ターシャ
リブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリ
メチルアルシン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを
用い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上
０．０８Ｔｏｒｒ以下とし、かつ上記エッチングガス流
量に対する上記Ｖ族ガス流量の比を２．５以下として行
なうエッチングによりエッチングし｛１１１｝Ｂ面で構
成されたＶ字型の溝を形成した後、上記｛１１１｝Ｂ面
で構成されたＶ字型の溝の底部付近に上記第１の半導体
よりバンドギャップの小さい第２の半導体層を形成し、
上記第２の半導体層に引き続いて第２の半導体よりバン
ドギャップの大きい第３の半導体層を形成するようにし
たので、量子細線を制御性よく形成することができる効
果がある。
【０１８７】また、この発明に係る量子細線構造の製造
方法によれば、半導体基板上に第１種の高抵抗半導体層
と、上記第１種の半導体より電子親和力の小さい第２種
の高抵抗半導体層と、第１種の高抵抗半導体層とを順次
形成した後、上記第２種の高抵抗半導体層に少なくとも
凹部の形状が逆三角形断面である凹凸周期構造を形成
し、その上部に上記第２種のｎ型半導体層と上記第１種
のｎ型半導体層を順次形成して構成される量子細線構造
の製造方法であって、上記凹凸周期構造の形成を、塩素
系エッチングガスとＶ族ガスと水素ガスとを同時に供給
することにより行なうガスエッチングであって、上記塩
素系エッチングガスとしてＨＣｌガス又はＣｌ2 ガスを
用い、上記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガス，
ターシャリブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，
又はトリメチルアルシン（（ＣＨ3）3 Ａｓ）ガスのい
ずれかを用い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒ
ｒ以上０．０８Ｔｏｒｒ以下とし、かつ上記エッチング
ガス流量に対する上記Ｖ族ガス流量の比を２．５以下と
して行なうエッチングにより形成するようにしたので、
優れた品質の量子細線を制御性よく形成することができ
る効果がある。
【０１８８】また、この発明に係る半導体レーザの製造
方法によれば、｛１００｝面を主面とする第１導電型Ｇ
ａＡｓ基板上に、少なくとも第１導電型Ａｌy Ｇａ1-y
Ａｓクラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）活
性層，第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラッ
ド層，第１導電型ＧａＡｓ電流ブロック層を順次結晶成
長した後、上記結晶成長を行なった半導体ウェハ上に
〈０１１〉方向を長手方向とするストライプ状開口部を
有する絶縁膜パターンを形成し、該絶縁膜パターンをマ
スクとして気相エッチングを行ない、｛１１１｝Ｂ面を
側面とし上記第２導電型クラッド層を底面とするストラ
イプ状溝を形成し、該溝を埋め込むように第２導電型Ａ
ｌw Ｇａ1-w Ａｓ層を結晶成長するようにしたから、側
面からの成長はなく底面からの成長のみにより溝が埋ま
り、埋め込み層を表面がフラットな状態に埋め込みする
ことができ、結晶成長工程後の写真製版プロセスが可能
となり、またジャンクションダウンで組み立てた場合に
も活性層にストレスがかからない信頼性の高い半導体レ
ーザが得られる効果がある。
【０１８９】また、この発明に係る半導体レーザの製造
方法によれば、｛１００｝面を主面とする第１導電型Ｇ
ａＡｓ基板上に、少なくとも第１導電型Ａｌy Ｇａ1-y
Ａｓクラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）活
性層，第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラッ
ド層を順次結晶成長した後、上記結晶成長を行なった半
導体ウェハ上に〈０１１〉方向を長手方向とするストラ
イプ状の絶縁膜パターンを形成し、該絶縁膜パターンを
マスクとして塩素系エッチングガスを用いた気相エッチ
ングを行ない、活性領域を｛１１１｝Ｂ面を側面とする
リッジ形状にエッチング成形し、該リッジ両側を埋め込
むように電流ブロック層を結晶成長するようにし、かつ
上記エッチング工程に先立って硫化アンモニウム処理も
しくは反応炉内での表面クリーニング処理によりウェハ
表面の酸化膜を除去するようにしたから、信頼性の高
い、ＡｌＧａＡｓ系の材料からなる埋め込みヘテロ構造
の半導体レーザを実現することができる効果がある。
【０１９０】また、この発明に係る結晶成長方法によれ
ば、絶縁膜パターンが形成された基板上にＭＯＣＶＤ法
により選択的に III−Ｖ族半導体層をエピタキシャル成
長する方法において、上記エピタキシャル成長を、原料
ガスと共にＨＣｌガス，またはＣｌ2 ガスをIII 族ガス
流量に対し０．３以下のモル流量比で同時に供給して行
なうようにしたので、結晶品質の劣化を生じることな
く、良好な選択成長を行なうことができる効果がある。
【０１９１】また、この発明に係る結晶成長方法によれ
ば、第１種の半導体基板上に第２種の半導体層をＭＯＣ
ＶＤ法によりエピタキシャル成長する結晶成長方法にお
いて、第１種の半導体基板上に絶縁膜を形成し、該絶縁
膜を第１種の半導体基板のデバイス作成領域を取り囲む
ようにパターニングを施した後、上記絶縁膜のパターニ
ングが施された第１種の半導体基板上に５００℃以下の
温度で第２種の半導体からなる低温バッファ層をエピタ
キシャル成長し、これに引き続いて６００℃以上の温度
で第２種の半導体層をエピタキシャル成長するように
し、かつ上記第２種の半導体からなる低温バッファ層を
エピタキシャル成長する工程を、原料ガスと共にＨＣｌ
ガス，またはＣｌ2 ガスを同時に供給することにより行
うようにしたので、異種半導体基板上に結晶成長する半
導体層のクラックの発生を抑制できる効果がある。
【０１９２】また、この発明に係る結晶成長方法によれ
ば、上記第２種の半導体からなる低温バッファ層をエピ
タキシャル成長する工程において、原料ガスと共に供給
するＨＣｌガス，またはＣｌ2 ガスのIII 族ガス流量に
対するモル流量比を０．３以下としたので、異種半導体
基板上に結晶成長する半導体層のクラックの発生を抑制
できるとともに、高品質な結晶成長ができる効果があ
る。
【図面の簡単な説明】
【図１】この発明の第１の実施例による半導体装置の製
造方法を説明するための図である。
【図２】この発明の第１の実施例における化合物半導体
のエッチング方法の効果を説明するための不純物分析の
測定結果を示す図である。
【図３】この発明の第３の実施例による半導体装置の製
造方法を説明するための図である。
【図４】この発明の第４の実施例による半導体レーザの
製造方法を説明するための図である。
【図５】この発明の第５の実施例による半導体レーザの
製造方法を説明するための図である。
【図６】この発明の第５の実施例による半導体レーザの
製造方法を説明するための図である。
【図７】この発明の第４の実施例による半導体レーザの
製造方法により作製された半導体レーザの一例を示す図
である。
【図８】この発明の第６の実施例による窓付き屈折率ガ
イド型半導体レーザの製造方法を示す断面工程図であ
る。
【図９】この発明の第６の実施例による窓付き屈折率ガ
イド型半導体レーザの製造方法を示す断面工程図であ
る。
【図１０】この発明の他の実施例にかかる窓付き屈折率
ガイド型半導体レーザの製造方法を説明するための斜視
図である。
【図１１】この発明の第７の実施例によるリッジ型半導
体レーザの製造方法を示す断面工程図である。
【図１２】この発明の第７の実施例によるリッジ型半導
体レーザの製造方法により作製されたリッジ型半導体レ
ーザの一例を示す斜視図である。
【図１３】この発明の第８の実施例による半導体装置の
製造方法を説明するためのガス導入シーケンス図であ
る。
【図１４】この発明の第８の実施例による半導体装置の
製造方法を説明するためのエッチングレートを示す図で
ある。
【図１５】この発明の第９の実施例による半導体装置の
製造装置の概略を示す断面構造図である。
【図１６】この発明の第９の実施例による半導体装置の
製造装置の概略を示す上面図である。
【図１７】この発明の第１０の実施例による量子細線構
造の製造方法を説明するための図である。
【図１８】この発明の第１０の実施例による量子細線構
造の製造方法を説明するための図である。
【図１９】この発明の第１０の実施例による量子細線構
造の製造方法を説明するための図である。
【図２０】この発明の第１０の実施例による量子細線構
造の製造方法を説明するための図である。
【図２１】この発明の第１１の実施例による量子細線構
造の製造方法を説明するための図である。
【図２２】この発明の第１１の実施例による量子細線構
造の製造方法を説明するための図である。
【図２３】この発明の第１２の実施例による半導体レー
ザの製造方法を示す断面工程図である。
【図２４】この発明の第１２の実施例による半導体レー
ザの製造方法を説明するための斜視図である。
【図２５】この発明の第１２の実施例による半導体レー
ザの製造方法における埋め込み結晶成長の様子を示す図
である。
【図２６】この発明の第１３の実施例による半導体レー
ザの製造方法を説明するための図である。
【図２７】この発明の第１４の実施例による結晶成長方
法を説明するための断面工程図である。
【図２８】この発明の第１５の実施例による結晶成長方
法を説明するための成長速度とＨＣｌ流量との関係を示
す図である。
【図２９】この発明の第１５の実施例による結晶成長方
法を説明するための４．２Ｋにおけるフォトルミネッセ
ンススペクトルを示す図である。
【図３０】従来の化合物半導体のエッチング方法の問題
点を説明するための断面構造図である。
【図３１】従来の化合物半導体のエッチング方法の問題
点を説明するための断面構造図である。
【図３２】従来の化合物半導体のエッチング方法の問題
点を説明するための不純物分析結果を示す図である。
【図３３】従来の窓構造の半導体レーザの構造を説明す
るための斜視図である。
【図３４】従来の化合物半導体のエッチング方法を説明
するための図である。
【図３５】従来の量子細線レーザにおける量子細線の問
題点を説明するための図である。
【図３６】従来の半導体レーザの製造方法を示す断面工
程図である。
【図３７】従来の半導体レーザの製造方法における埋め
込み結晶成長の様子を示す図である。
【図３８】従来のＳｉ基板上のＧａＡｓ成長方法の一例
を説明するための断面工程図である。
【図３９】従来のＳｉ基板上のＧａＡｓ成長方法の問題
点を説明するための図である。
【図４０】Ｓｉ基板上のＧａＡｓ成長層のクラックの発
生とＧａＡｓ層の厚みとの関係を示す図である。
【符号の説明】
１ 再成長ＧａＡｓ層 ２ Ａｌx Ｇａ1-x Ａｓ層 ３ 再成長界面 １１ ＧａＡｓキャップ層 １２ 酸化膜 １３ 硫黄膜 ２１ ＳｉＮ膜パターン ２３ ＧａＡｓ基板 ２４ （０１１）面 ２５ （３１１）面 ２６ （１１１）Ｂ面 ５０ ｎ−ＧａＡｓ基板 ５１ ｎ−Ａｌx Ｇａ1-x Ａｓ第１クラッド層 ５２ 活性層 ５３ ｐ−Ａｌx Ｇａ1-x Ａｓ第２クラッド層 ５４ ｎ−ＧａＡｓ電流ブロック層 ５５ ｐ−ＧａＡｓ層 ５６ ｐ−ＧａＡｓコンタクト層 ５７ 発光端面 ７０ ｐ−ＧａＡｓ層 ７１ 高抵抗Ａｌy Ｇａ1-y Ａｓ窓・ブロック層 ７２ ｐ−電極 ７３ ｎ−電極 １２０ ＡｓＨ3 供給領域 １２１ Ｈ2 パージ領域 １２２ ＨＣｌ供給領域 １４０ 原料ガスインジェクタ １４１ キャリアガスインジェクタ １４２ Ｈ2 ガスインジェクタ １４３ ウェハトレイ １４４ ウェハ １４５ 反応チャンバ １４６ サセプタ １４７ 排気口 １６１ ＧａＡｓ／ＡｌＧａＡｓ多重層 １６２ 未成長面 １６３ 成長フロント １８１ ＡｌＧａＡｓ層 １８２ ＧａＡｓ量子細線 １８３ ＡｌＧａＡｓ層 １８４ ＧａＡｓキャップ層 １８５ ＧａＡｓキャップ層 １８６ ＳｉＮ膜 １９１ ｉ−ＧａＡｓ層 １９２ ｉ−ＡｌＧａＡｓスペーサ層 １９３ ｎ+ −ＧａＡｓキャップ層 １９４ 量子細線 １９５ ＳｉＮ膜 １９６ ｎ+ −ＧａＡｓキャップ層 １９７ ｎ−ＡｌＧａＡｓ電子供給層 ２００ ｎ−ＧａＡｓ基板 ２０１ ｎ−ＧａＡｓ層 ２０２ ｎ−ＡｌＧａＡｓクラッド層 ２０３ アンドープＧａＡｓ層 ２０４ ｐ−ＡｌＧａＡｓクラッド層 ２０５ ｎ−ＧａＡｓ電流ブロック層 ２０６ ｐ−ＧａＡｓコンタクト層 ２０７ ＳｉＯ2 膜 ２０８ ｐ−ＡｌＧａＡｓ埋め込み層 ２０９ ｐ−ＧａＡｓ埋め込み層 ４０１ Ｓｉ基板４０２ ＳｉＮ基板 ４０３ ＧａＡｓ層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】次に第６の従来例として示した従来の結晶
成長方法における問題点について説明する。従来のＳｉ
基板上ＧａＡｓ結晶成長方法は以上のように構成されて
いるので、次に示すような問題点があった。図３９は従
来のＳｉ基板上ＧａＡｓ結晶成長方法の問題点を説明す
るための図である。図において、５１０はＧａＡｓ層、
５１１はクラックを示している。我々の詳細な実験によ
ると、従来の技術の項でも述べたようにＧａＡｓ層のク
ラックの大部分はウエハ端より発生しており、本従来例
におけるメサ構造により、ウエハ端で発生したクラック
はほぼ全数メサ溝５０４で分断され、デバイスエリアへ
は貫通しないことを確認した。しかし、５cm×５cmのメ
サ溝領域内に十数本のクラックが発生し、完全には抑制
できないという問題点に直面した。このようなクラック
の発生原因を詳細に調べたところ、図３９(b) に示す菱
形状のピットを起点として発生していることが明らかに
なった。さらに、この菱形状のピットは第１のＧａＡｓ
層５０３と第２のＧａＡｓ層５０５の界面より発生して
いることも確認した。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１６８
【補正方法】変更
【補正内容】
【０１６８】発明が解決しようとする課題の項でも述べ
たように、従来の技術においては低温バッファ層を良好
に選択成長することが困難であり、この結果クラックを
抑制することができないという問題点があった。そのた
め、従来例で述べたメサ溝によるクラックの伝播防止策
が採用され、効果を奏することを確認したが、この場合
は、ウエハ上にレジストが残留した状態で高温成長を行
なうことにより菱形状ピットが発生し、この菱形状ピッ
トを起点としてクラックが発生するため、クラックの完
全な抑制には至っていなかった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１７５
【補正方法】変更
【補正内容】
【０１７６】なお、上記実施例では、ＧａＡｓ基板上に
ＧａＡｓあるいはＡｌＧａＡｓを成長させた場合の結晶
品質について述べたが、Ｓｉ基板上のＧａＡｓ成長等の
異種基板上の成長の際、特に低温バッファ層の成長の際
にＨＣｌガスを同時に供給する場合には、［ＨＣｌ］／
［III ］を０．３以下にすることで結晶品質に優れ、か
つクラック発生を防止できる良好な選択成長が得られる
ことも確認した。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月２１日
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１７６
【補正方法】変更
【補正内容】
【０１７６】なお、上記実施例では、ＧａＡｓ基板上に
ＧａＡｓあるいはＡｌＧａＡｓを成長させた場合の結晶
品質について述べたが、Ｓｉ基板上のＧａＡｓ成長等の
異種基板上の成長の際、特に低温バッファ層の成長の際
にＨＣｌガスを同時に供給する場合には、［ＨＣｌ］／
［III ］を０．３以下にすることで結晶品質に優れ、か
つクラック発生を防止できる良好な選択成長が得られる
ことも確認した。

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 Ａｌを構成元素として含む化合物半導体
    に絶縁膜によるパターニングを施す工程と、ドライエッ
    チングの手法を用いて微細構造を作製する工程と、上記
    微細構造を化合物半導体で埋め込む工程とを含む化合物
    半導体装置の製造方法において、 上記Ａｌを構成元素として含む化合物半導体上に連続し
    てＡｌを含まない化合物半導体保護層を形成する第１の
    工程と、 上記化合物半導体保護層上に絶縁膜による選択マスクを
    形成する第２の工程と、 第２の工程を終えた半導体ウェハを硫化アンモニウム溶
    液に浸漬する第３の工程と、 反応管内において塩素系ガスを用いてエッチングを施す
    第４の工程と、 上記反応管内において上記第４の工程によって作成され
    た微細構造をＭＯＣＶＤの手法を用いて化合物半導体層
    で埋め込む第５の工程とを含むことを特徴とする半導体
    装置の製造方法。
  2. 【請求項２】 Ａｌを構成元素として含む化合物半導体
    に絶縁膜によるパターニングを施す工程と、ドライエッ
    チングの手法を用いて微細構造を作製する工程と、上記
    微細構造を化合物半導体で埋め込む工程とを含む化合物
    半導体装置の製造方法において、 上記Ａｌを構成元素として含む化合物半導体上に連続し
    てＡｌを含まない化合物半導体保護層を形成する第１の
    工程と、 上記化合物半導体保護層上に絶縁膜による選択マスクを
    形成する第２の工程と、 反応管内において上記化合物半導体保護層の表面酸化膜
    を除去する第３の工程と、 上記反応管内において塩素系ガスを用いてエッチングを
    施す第４の工程と、 上記反応管内において上記第４の工程によって作成され
    た微細構造をＭＯＣＶＤの手法を用いて化合物半導体層
    で埋め込む第５の工程とを含むことを特徴とする半導体
    装置の製造方法。
  3. 【請求項３】 上記Ａｌを構成元素として含む化合物半
    導体がＡｌＧａＡｓであって、上記化合物半導体保護層
    がＧａＡｓであることを特徴とする請求項１または２記
    載の半導体装置の製造方法。
  4. 【請求項４】 Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）を塩
    素系エッチングガスを用いたドライエッチングによりエ
    ッチングする工程を含む半導体装置の製造方法におい
    て、 上記ドライエッチングとして塩素系エッチングガスとＶ
    族ガスと水素ガスとを同時に供給することにより行なう
    ガスエッチングの手法を用い、上記塩素系エッチングガ
    スとしてＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族ガ
    スとしてアルシン（ＡｓＨ3 ）ガス，ターシャリブチル
    アルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチルア
    ルシン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用い、 上記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８
    Ｔｏｒｒ以下とし、かつ上記エッチングガス流量に対す
    る上記Ｖ族ガス流量の比を２．５以下としてエッチング
    を行なうことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 上記塩素系エッチングガスとしてＨＣｌ
    ガス、上記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガスを
    用いることを特徴とする請求項４記載の半導体装置の製
    造方法。
  6. 【請求項６】 半導体基板上に複数種類のＡｌx Ｇａ1-
    x Ａｓ（０≦ｘ≦１）からなり所定のレーザダイオード
    構造を有する結晶構造を作製する第１の工程と、 上記レーザダイオード構造の結晶構造上にエッチングマ
    スクとなる絶縁膜を形成する第２の工程と、 塩素系エッチングガスとＶ族ガスと水素ガスとを同時に
    供給することにより行なうガスエッチングであって、上
    記塩素系エッチングガスとしてＨＣｌガス又はＣｌ2 ガ
    スを用い、上記Ｖ族ガスとしてアルシン（ＡｓＨ3 ）ガ
    ス，ターシャリブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガ
    ス，又はトリメチルアルシン（（ＣＨ3)3 Ａｓ）ガスの
    いずれかを用い、上記Ｖ族ガスの分圧を８×１０-3Ｔｏ
    ｒｒ以上０．０８Ｔｏｒｒ以下とし、かつ上記エッチン
    グガス流量に対する上記Ｖ族ガス流量の比を２．５以下
    として行なうエッチングによりレーザダイオードの発振
    端面を形成する第３の工程とを含むことを特徴とする半
    導体レーザの製造方法。
  7. 【請求項７】 上記結晶成長工程においてレーザダイオ
    ード表面が（１００）面となるように結晶成長を行な
    い、上記ガスエッチング工程においてレーザ発振端面と
    して（０１１）面もしくは（０／１／１）面を形成する
    ことを特徴とする請求項６記載の半導体レーザの製造方
    法。
  8. 【請求項８】 上記結晶成長工程においてレーザダイオ
    ード表面が｛１１０｝面となるように結晶成長を行な
    い、上記ガスエッチング工程においてレーザ発振端面と
    して上記｛１１０｝面と垂直な｛１１１｝Ｂ面を形成す
    ることを特徴とする請求項６記載の半導体レーザの製造
    方法。
  9. 【請求項９】 窓付き屈折率ガイド型の半導体レーザを
    製造する方法において、 半導体基板上に複数種類のＡｌx Ｇａ1-x Ａｓ（０≦ｘ
    ≦１）からなり活性領域を構成する半導体積層構造を形
    成する第１の結晶成長工程と、 該半導体積層構造上にエッチングと結晶成長を選択的に
    行うための保護膜を形成する工程と、 上記保護膜をマスクとして用い、塩素系エッチングガス
    とＶ族ガスと水素ガスとを同時に供給することにより行
    なうガスエッチングであって、上記塩素系エッチングガ
    スとしてＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族ガ
    スとしてアルシン（ＡｓＨ3 ）ガス，ターシャリブチル
    アルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチルア
    ルシン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用い、上
    記Ｖ族ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８Ｔ
    ｏｒｒ以下とし、かつ上記エッチングガス流量に対する
    上記Ｖ族ガス流量の比を２．５以下として行なうエッチ
    ングにより上記半導体積層構造をエッチングする工程
    と、 該エッチング工程で残された半導体積層構造を埋め込む
    ようにレーザ発振領域の材料と比較してバンドギャップ
    が大きく、かつ半絶縁性もしくは高抵抗の半導体材料を
    結晶成長し電流阻止領域及び窓領域を一括同時に形成す
    る第２の結晶成長工程と、 上記保護膜を除去した後、ウェハ表面に表面オーミック
    コンタクト領域を形成する第３の結晶成長工程とを含む
    ことを特徴とする半導体レーザの製造方法。
  10. 【請求項１０】 上記結晶成長工程においてレーザダイ
    オード表面が（１００）面となるように結晶成長を行な
    い、上記ガスエッチング工程においてレーザ発振端面と
    して（０１１）面もしくは（０／１／１）面を形成する
    ことを特徴とする請求項５記載の半導体レーザの製造方
    法。
  11. 【請求項１１】 III−Ｖ族化合物半導体を塩素系エッ
    チングガスを用いてガスエッチングする工程を含む半導
    体装置の製造方法において、 Ｖ族水素化物ガスを導入すると同時に塩素系ガスを上記
    Ｖ族水素化物ガスの導入時間より短い時間だけパルス的
    に導入する第１のエッチング工程と、 上記Ｖ族水素化物ガスと上記塩素系ガスの導入を中断
    し、反応管内を水素ガスでパージする第２のエッチング
    工程を含み、 上記第１のエッチング工程と、上記第２のエッチング工
    程とを周期的に繰り返し行なうことを特徴とする半導体
    装置の製造方法。
  12. 【請求項１２】 上記Ｖ族水素化物ガスとしてＡｓＨ3
    ガスを用い、上記塩素系ガスとしてＨＣｌガスを用いる
    ことを特徴とする請求項１１記載の半導体装置の製造方
    法。
  13. 【請求項１３】 III−Ｖ族化合物半導体を塩素系ガス
    を用いてガスエッチングする半導体装置の製造装置にお
    いて、 回転が可能なパンケーキ型サセプタを有し、上記サセプ
    タの表面は水素ガスによって複数の領域に分割されてお
    り、上記複数個の分割領域のうち少なくとも１つの領域
    がＶ族水素化物ガスと塩素系ガスと水素ガスの混合ガス
    で充填されており、少なくとも１つの領域が水素ガスで
    充填されており、上記サセプタ上に載置された半導体ウ
    ェハは水素ガスによって分割された上記各々の領域を、
    上記サセプタの回転によって順次移動することを特徴と
    する半導体装置の製造装置。
  14. 【請求項１４】 III−Ｖ族化合物半導体を塩素系ガス
    を用いてガスエッチングする工程を含む半導体装置の製
    造方法において、 回転機構を有するパンケーキ型サセプタを有し、上記サ
    セプタの表面が水素ガスによって複数の領域に分割され
    ており、上記複数個の分割領域のうち少なくとも１つの
    領域がＶ族水素化物ガスと塩素系ガスと水素ガスの混合
    ガスで充填されており、少なくとも１つの領域が水素ガ
    スで充填された構造を有する半導体装置の製造装置を用
    い、半導体ウェハを水素ガスによって分割された上記各
    々の領域を上記サセプタの回転によって順次移動させ、
    上記Ｖ族水素化物ガスと塩素系ガスと水素ガスの混合ガ
    スで充填された領域で第１のエッチングを行ない、上記
    水素ガスで充填された領域で第２のエッチングを行な
    い、上記サセプタの回転にともなって上記第１のエッチ
    ングと上記第２のエッチングとを周期的に繰り返し行な
    うことを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 上記Ｖ族水素化物ガスとしてＡｓＨ3
    ガスを用い、上記塩素系ガスとしてＨＣｌガスを用いる
    ことを特徴とする請求項１４記載の半導体装置の製造方
    法。
  16. 【請求項１６】 ｛１００｝面を主面とする半導体基板
    上に第１の半導体層を形成する工程と、 上記第１の半導体層上に〈０１１〉方向を長手方向とす
    る細線状のエッチングマスクを形成する工程と、 上記第１の半導体層を、塩素系エッチングガスとＶ族ガ
    スと水素ガスとを同時に供給することにより行なうガス
    エッチングであって、上記塩素系エッチングガスとして
    ＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族ガスとして
    アルシン（ＡｓＨ3 ）ガス，ターシャリブチルアルシン
    （Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチルアルシン
    （（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用い、上記Ｖ族
    ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８Ｔｏｒｒ
    以下とし、かつ上記エッチングガス流量に対する上記Ｖ
    族ガス流量の比を２．５以下として行なうエッチングに
    よりエッチングし、側面が｛１１１｝Ｂ面で構成された
    断面Ｖ字型の溝を形成する工程と、 上記Ｖ字型の溝の底部付近に上記第１の半導体よりバン
    ドギャップの小さい第２の半導体層を形成する工程と、 上記第２の半導体層に引き続いて第２の半導体よりバン
    ドキャップの大きい第３の半導体層を形成する工程とを
    含むことを特徴とする量子細線構造の製造方法。
  17. 【請求項１７】 半導体基板上に第１種の高抵抗半導体
    層と、上記第１種の半導体より電子親和力の小さい第２
    種の高抵抗半導体層と第１種の高抵抗半導体層とを順次
    形成する工程と、上記第２種の高抵抗半導体層に少なく
    とも凹部の形状が逆三角形断面である凹凸周期構造を形
    成する工程と、その上部に上記第２種のｎ型半導体層と
    上記第１種のｎ型半導体層を順次形成する工程とを含む
    量子細線構造の製造方法であって、 上記凹凸周期構造の形成を、塩素系エッチングガスとＶ
    族ガスと水素ガスとを同時に供給することにより行なう
    ガスエッチングであって、上記塩素系エッチングガスと
    してＨＣｌガス又はＣｌ2 ガスを用い、上記Ｖ族ガスと
    してアルシン（ＡｓＨ3 ）ガス，ターシャリブチルアル
    シン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメチルアルシ
    ン（（ＣＨ3 ）3 Ａｓ）ガスのいずれかを用い、上記Ｖ
    族ガスの分圧を８×１０-3Ｔｏｒｒ以上０．０８Ｔｏｒ
    ｒ以下とし、かつ上記エッチングガス流量に対する上記
    Ｖ族ガス流量の比を２．５以下として行なうエッチング
    により形成することを特徴とする量子細線構造の製造方
    法。
  18. 【請求項１８】 ｛１００｝面を主面とする第１導電型
    ＧａＡｓ基板上に、少なくとも第１導電型Ａｌy Ｇａ1-
    y Ａｓクラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）
    活性層，第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラ
    ッド層，第１導電型ＧａＡｓ電流ブロック層を順次結晶
    成長する工程と、 上記結晶成長を行なった半導体ウェハ上に〈０１１〉方
    向を長手方向とするストライプ状開口部を有する絶縁膜
    パターンを形成する工程と、 上記絶縁膜パターンをマスクとして塩素系エッチングガ
    スを用いた気相エッチングを行ない、｛１１１｝Ｂ面を
    側面とし上記第２導電型クラッド層を底面とするストラ
    イプ状溝を形成する工程と、 該溝を埋め込むように第２導電型Ａｌw Ｇａ1-w Ａｓ層
    を結晶成長する工程とを含むことを特徴とする半導体レ
    ーザの製造方法。
  19. 【請求項１９】 ｛１００｝面を主面とする第１導電型
    ＧａＡｓ基板上に、少なくとも第１導電型Ａｌy Ｇａ1-
    y Ａｓクラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）
    活性層，第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラ
    ッド層，第１導電型ＧａＡｓ電流ブロック層，及び第２
    導電型ＧａＡｓコンタクト層を順次結晶成長する工程
    と、 上記結晶成長を行なった半導体ウェハ上に〈０１１〉方
    向を長手方向とするストライプ状開口部を有する絶縁膜
    パターンを形成する工程と、 上記絶縁膜パターンをマスクとして塩素系エッチングガ
    スを用いた気相エッチングを行ない、｛１１１｝Ｂ面を
    側面とし上記第２導電型クラッド層を底面とするストラ
    イプ状溝を形成する工程と、 該溝を埋め込むように第２導電型Ａｌw Ｇａ1-w Ａｓ
    層，及び第２導電型ＧａＡｓ層を結晶成長する工程とを
    含むことを特徴とする半導体レーザの製造方法。
  20. 【請求項２０】 ｛１００｝面を主面とする第１導電型
    ＧａＡｓ基板上に、少なくとも第１導電型Ａｌy Ｇａ1-
    y Ａｓクラッド層，Ａｌz Ｇａ1-z Ａｓ（０≦ｚ＜ｙ）
    活性層，第２導電型Ａｌw Ｇａ1-w Ａｓ（ｚ＜ｗ）クラ
    ッド層を順次結晶成長する工程と、 上記結晶成長を行なった半導体ウェハ上に〈０１１〉方
    向を長手方向とするストライプ状の絶縁膜パターンを形
    成する工程と、 上記絶縁膜パターンをマスクとして塩素系エッチングガ
    スを用いた気相エッチングを行ない、活性領域を｛１１
    １｝Ｂ面を側面とするリッジ形状にエッチング成形する
    工程と、 該リッジ両側を埋め込むように電流ブロック層を結晶成
    長する工程を含み、かつ上記エッチング工程に先立って
    硫化アンモニウム処理もしくは反応炉内での表面クリー
    ニング処理によりウェハ表面の酸化膜を除去する工程と
    を含むことを特徴とする半導体レーザの製造方法。
  21. 【請求項２１】 上記電流ブロック層として高抵抗もし
    くは半絶縁性のＧａＡｓ層を結晶成長させることを特徴
    とする請求項２０記載の半導体レーザの製造方法。
  22. 【請求項２２】 上記電流ブロック層として第２導電型
    ＧａＡｓ層と第１導電型ＧａＡｓ層とを順次結晶成長さ
    せることを特徴とする請求項２０記載の半導体レーザの
    製造方法。
  23. 【請求項２３】 絶縁膜パターンが形成された基板上に
    有機金属気相成長法により選択的に III−Ｖ族化合物半
    導体層をエピタキシャル成長する結晶成長方法におい
    て、 上記エピタキシャル成長を、原料ガスと共にＨＣｌガ
    ス，またはＣｌ2 ガスをIII 族ガス流量に対し０．３以
    下のモル流量比で同時に供給して行なうことを特徴とす
    る結晶成長方法。
  24. 【請求項２４】 第１種の半導体基板上に第２種の半導
    体層を有機金属気相成長法によりエピタキシャル成長す
    る結晶成長方法において、 第１種の半導体基板上に絶縁膜を形成する第１の工程
    と、 上記絶縁膜を第１種の半導体基板のデバイス作成領域を
    取り囲むようにパターニングを施す第２の工程と、 上記絶縁膜のパターニングが施された第１種の半導体基
    板上に５００℃以下の温度で第２種の半導体からなる低
    温バッファ層をエピタキシャル成長する第３の工程と、 第３の工程に引き続いて６００℃以上の温度で第２種の
    半導体層をエピタキシャル成長する第４の工程とを含
    み、 かつ、上記第２種の半導体からなる低温バッファ層をエ
    ピタキシャル成長する第３の工程は、原料ガスと共にＨ
    Ｃｌガス、またはＣｌ2 ガスを同時に供給することによ
    り行うことを特徴とする結晶成長方法。
  25. 【請求項２５】 請求項２４に記載の結晶成長方法にお
    いて、上記第１種の半導体はＳｉであり、上記第２種の
    半導体はＧａＡｓであることを特徴とする結晶成長方
    法。
  26. 【請求項２６】 請求項２４に記載の結晶成長方法にお
    いて、上記第１種の半導体はＧａＡｓであり、上記第２
    種の半導体はＩｎＰであることを特徴とする結晶成長方
    法。
  27. 【請求項２７】 請求項２４に記載の結晶成長方法にお
    いて、上記第１種の半導体はＳｉであり、上記第２種の
    半導体はＩｎＰであることを特徴とする結晶成長方法。
  28. 【請求項２８】 請求項２４ないし請求項２７のいずれ
    か記載の結晶成長方法において、上記第２種の半導体か
    らなる低温バッファ層をエピタキシャル成長する第３の
    工程において、原料ガスと共に供給するＨＣｌガス、ま
    たはＣｌ2 ガスのIII 族ガス流量に対するモル流量比が
    ０．３以下であることを特徴とする結晶成長方法。
JP5044869A 1992-09-10 1993-03-05 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法 Pending JPH06232099A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP5044869A JPH06232099A (ja) 1992-09-10 1993-03-05 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
GB9610877A GB2299894B (en) 1992-09-10 1993-09-07 Method for producing a semiconductor laser device
GB9318519A GB2271466B (en) 1992-09-10 1993-09-07 Crystal growth method
GB9610885A GB2299709B (en) 1992-09-10 1993-09-07 Method for producing a semiconductor device
GB9610876A GB2299893B (en) 1992-09-10 1993-09-07 Method for producing a quantum wire structure
GB9610868A GB2299707B (en) 1992-09-10 1993-09-07 Method for producing a semiconductor device
US08/513,036 US6358316B1 (en) 1992-09-10 1995-08-09 Method for producing semiconductor device, method for producing semiconductor laser device, and method for producing quantum wire structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26961092 1992-09-10
JP4-269610 1992-09-10
JP5044869A JPH06232099A (ja) 1992-09-10 1993-03-05 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000173886A Division JP3470086B2 (ja) 1992-09-10 2000-06-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06232099A true JPH06232099A (ja) 1994-08-19

Family

ID=26384838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5044869A Pending JPH06232099A (ja) 1992-09-10 1993-03-05 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法

Country Status (3)

Country Link
US (1) US6358316B1 (ja)
JP (1) JPH06232099A (ja)
GB (1) GB2271466B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118327A (ja) * 2000-10-06 2002-04-19 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法
JP2002176221A (ja) * 2000-12-05 2002-06-21 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JP2003068715A (ja) * 2001-08-28 2003-03-07 Furukawa Electric Co Ltd:The 半導体デバイスの製造方法
JP2007109928A (ja) * 2005-10-14 2007-04-26 Taiyo Nippon Sanso Corp 窒化物半導体製造装置部品の洗浄方法と洗浄装置
JP2008060554A (ja) * 2006-07-28 2008-03-13 Iqe Rf Llc 共通化合物半導体第３〜５族ウエハ上に集積デバイス用のエピタキシャルウエハを製造する方法
JP2008066647A (ja) * 2006-09-11 2008-03-21 Fujitsu Ltd 光半導体装置及びその製造方法
US7550304B2 (en) 2006-08-28 2009-06-23 Mitsubishi Electric Corporation Method for manufacturing semiconductor laser element
JP2013165262A (ja) * 2012-01-13 2013-08-22 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
KR20160123441A (ko) * 2015-04-15 2016-10-26 삼성전자주식회사 반도체 장치의 제조 방법
US9819153B2 (en) 2013-08-02 2017-11-14 Fujitsu Limited Optical semiconductor device and manufacturing method thereof
US11329454B2 (en) 2018-03-26 2022-05-10 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JPWO2022180659A1 (ja) * 2021-02-24 2022-09-01
JP2025527148A (ja) * 2022-08-24 2025-08-20 インダストリー－アカデミック コーオペレイション ファウンデーション キョンサン ナショナル ユニバーシティ 多層遷移金属ジカルコゲナイド薄膜の表面特性及び厚さの制御方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330218B2 (ja) * 1994-03-25 2002-09-30 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JP3446300B2 (ja) 1994-05-27 2003-09-16 三菱化学株式会社 Ｖ溝構造を有する半導体装置
JP3374878B2 (ja) * 1994-09-02 2003-02-10 三菱電機株式会社 半導体エッチング方法
EP0709902B1 (en) 1994-10-26 2002-01-23 Mitsubishi Chemical Corporation Light-emitting semiconductor device and method for manufacturing the same
JPH0945670A (ja) * 1995-07-29 1997-02-14 Hewlett Packard Co <Hp> Ｉｉｉ族−ｎ系結晶の気相エッチング方法および再成長方法
US6639926B1 (en) * 1998-03-25 2003-10-28 Mitsubishi Chemical Corporation Semiconductor light-emitting device
JP2001230494A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体レーザ素子及びその製造方法
TW456058B (en) * 2000-08-10 2001-09-21 United Epitaxy Co Ltd Light emitting diode and the manufacturing method thereof
EP1257025A3 (en) * 2001-04-18 2005-04-06 The Furukawa Electric Co., Ltd. Surface emitting semiconductor laser device
EP1282208A1 (en) * 2001-07-30 2003-02-05 Agilent Technologies, Inc. (a Delaware corporation) Semiconductor laser structure and method of manufacturing same
US20030235995A1 (en) * 2002-06-21 2003-12-25 Oluseyi Hakeem M. Method of increasing selectivity to mask when etching tungsten or tungsten nitride
JP2004119817A (ja) * 2002-09-27 2004-04-15 Sharp Corp 半導体レーザ素子およびその製造方法
GB2411520A (en) * 2004-02-25 2005-08-31 Agilent Technologies Inc Method of forming laser mesa by reactive ion etching followed by in situ etching in regrowth reactor
KR100855425B1 (ko) 2005-01-18 2008-08-29 마쯔시다덴기산교 가부시키가이샤 반도체 레이저 장치 및 그 제조방법
JP4656525B2 (ja) * 2006-04-24 2011-03-23 株式会社沖データ 半導体装置、ｌｅｄヘッド及び画像形成装置
JP2009182249A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp 半導体光素子の製造方法
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
NL2003357C2 (en) * 2009-08-14 2011-02-15 Univ Twente Method for manufacturing a single crystal nano-wire.
US10164082B2 (en) 2012-05-04 2018-12-25 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US9520472B2 (en) 2012-05-04 2016-12-13 Stc.Unm Growth of cubic crystalline phase strucure on silicon substrates and devices comprising the cubic crystalline phase structure
US10453996B2 (en) 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
GB2529953B (en) * 2013-06-28 2020-04-01 Intel Corp Nanostructures and nanofeatures with Si (111) planes on Si (100) wafers for III-N epitaxy
CN105513964B (zh) * 2014-09-24 2019-12-31 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US9431536B1 (en) 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with raised source/drain having cap element
CN108039332B (zh) * 2017-12-29 2024-02-27 楚赟精工科技(上海)有限公司 双功能反应设备
EP3985812A4 (en) * 2019-06-17 2023-02-01 Nippon Telegraph And Telephone Corporation SEMICONDUCTOR LIGHT SOURCE ELEMENT AND METHOD OF MANUFACTURE OF SEMICONDUCTOR OPTICAL WAVEGUIDE WINDOW STRUCTURE
CN111180313A (zh) * 2020-01-03 2020-05-19 中国科学院半导体研究所 一种低位错原位刻蚀mocvd二次外延生长方法
US20230352912A1 (en) * 2020-09-18 2023-11-02 National Research Council Of Canada Buried heterostructure semiconductor laser and method of manufacture
CN114540785B (zh) * 2022-01-20 2022-12-02 陕西源杰半导体科技股份有限公司 波导对接结构生长方法、铝量子阱激光器及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE620887A (ja) 1959-06-18
NL293887A (ja) * 1962-06-11
US4354898A (en) 1981-06-24 1982-10-19 Bell Telephone Laboratories, Incorporated Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures
JPS6050923A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
JPS60163487A (ja) 1984-02-03 1985-08-26 Nec Corp 半導体レ−ザ
JPS6175529A (ja) 1984-09-21 1986-04-17 Toshiba Corp ドライエツチング方法及び装置
US4734514A (en) * 1984-10-25 1988-03-29 Morton Thiokol, Inc. Hydrocarbon-substituted analogs of phosphine and arsine, particularly for metal organic chemical vapor deposition
FR2574601B1 (fr) * 1984-12-11 1987-07-17 Menigaux Louis Procede de fabrication d'un laser a semi-conducteur a ruban enterre
JPS61184892A (ja) 1985-02-12 1986-08-18 Nec Corp メサ型構造形成法
US4689115A (en) 1985-04-26 1987-08-25 American Telephone And Telegraph Company, At&T Bell Laboratories Gaseous etching process
JPS6381855A (ja) * 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
FR2636176B1 (fr) 1988-09-08 1990-12-07 France Etat Procede de realisation d'un laser a semi-conducteur a forte puissance d'emission et a grande bande passante a partir d'une structure a ruban enterre du type brs, et laser ainsi obtenu
US4980314A (en) * 1989-06-06 1990-12-25 At&T Bell Laboratories Vapor processing of a substrate
JP2708897B2 (ja) 1989-07-21 1998-02-04 三洋電機株式会社 赤外線センサ付き電子レンジ
JPH0359576A (ja) 1989-07-28 1991-03-14 Mitsubishi Electric Corp 現像装置
JP3033104B2 (ja) * 1989-11-17 2000-04-17 ソニー株式会社 エッチング方法
JP2557546B2 (ja) 1990-03-30 1996-11-27 三菱電機株式会社 半導体装置の製造方法
JPH0410683A (ja) 1990-04-27 1992-01-14 Matsushita Electron Corp 半導体レーザ装置の製造方法
US5362973A (en) 1990-06-25 1994-11-08 Xerox Corporation Quantum fabricated via photo induced evaporation enhancement during in situ epitaxial growth
US5114877A (en) 1991-01-08 1992-05-19 Xerox Corporation Method of fabricating quantum wire semiconductor laser via photo induced evaporation enhancement during in situ epitaxial growth
JP2943510B2 (ja) 1991-08-09 1999-08-30 日本電気株式会社 可変波長半導体レーザ装置
JP3298161B2 (ja) 1991-10-29 2002-07-02 ソニー株式会社 ドライエッチング方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118327A (ja) * 2000-10-06 2002-04-19 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法
JP2002176221A (ja) * 2000-12-05 2002-06-21 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JP2003068715A (ja) * 2001-08-28 2003-03-07 Furukawa Electric Co Ltd:The 半導体デバイスの製造方法
JP2007109928A (ja) * 2005-10-14 2007-04-26 Taiyo Nippon Sanso Corp 窒化物半導体製造装置部品の洗浄方法と洗浄装置
JP2008060554A (ja) * 2006-07-28 2008-03-13 Iqe Rf Llc 共通化合物半導体第３〜５族ウエハ上に集積デバイス用のエピタキシャルウエハを製造する方法
US7550304B2 (en) 2006-08-28 2009-06-23 Mitsubishi Electric Corporation Method for manufacturing semiconductor laser element
JP2008066647A (ja) * 2006-09-11 2008-03-21 Fujitsu Ltd 光半導体装置及びその製造方法
JP2013165262A (ja) * 2012-01-13 2013-08-22 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
US9819153B2 (en) 2013-08-02 2017-11-14 Fujitsu Limited Optical semiconductor device and manufacturing method thereof
KR20160123441A (ko) * 2015-04-15 2016-10-26 삼성전자주식회사 반도체 장치의 제조 방법
US11329454B2 (en) 2018-03-26 2022-05-10 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JPWO2022180659A1 (ja) * 2021-02-24 2022-09-01
JP2025527148A (ja) * 2022-08-24 2025-08-20 インダストリー－アカデミック コーオペレイション ファウンデーション キョンサン ナショナル ユニバーシティ 多層遷移金属ジカルコゲナイド薄膜の表面特性及び厚さの制御方法

Also Published As

Publication number Publication date
GB2271466A (en) 1994-04-13
GB2271466B (en) 1997-01-22
GB9318519D0 (en) 1993-10-20
US6358316B1 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
JPH06232099A (ja) 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
US6984840B2 (en) Optical semiconductor device having an epitaxial layer of III-V compound semiconductor material containing N as a group V element
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
KR100917260B1 (ko) 결정막, 결정기판 및 반도체장치
JP3830051B2 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置
JPWO1997011518A1 (ja) 半導体材料、半導体材料の製造方法及び半導体装置
JPH1056236A (ja) ３族窒化物半導体レーザ素子
JP2000332362A (ja) 半導体装置および半導体発光素子
JPH08307013A (ja) 半導体レーザ装置及びその製造方法
EP0462816B1 (en) Semiconductor laser producing visible light
JP2914430B2 (ja) 半導体レーザ素子の製造方法
JPH08274411A (ja) 半導体レーザ素子
JP2000082863A (ja) 半導体発光素子の製造方法
JP3432909B2 (ja) 半導体レーザ
JPH1070338A (ja) 半導体レーザ素子の製造方法
JP3470086B2 (ja) 半導体装置の製造方法
JPH09266355A (ja) 半導体発光素子
JP3767031B2 (ja) 半導体発光素子およびその製造方法
JP2003309331A (ja) 半導体装置
JP2003347286A (ja) 半導体装置の製造方法，半導体レーザの製造方法，及び量子細線構造の製造方法
JP2865160B2 (ja) 半導体レーザの製造方法
JP2736173B2 (ja) 半導体レーザ素子の製造方法
GB2299894A (en) Method for producing a semiconductor laser device
JPH04186686A (ja) 半導体レーザ
JP3446343B2 (ja) Ｖ溝構造を有する半導体発光装置