JPH06232248A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 フィールド酸化膜と素子分離溝とを合わせた
絶縁分離領域の製造に関し，バーズピークが小さくかつ
平坦に形成することを目的とする。 【構成】 半導体基板１表面を酸化用マスク３を用いて
選択的に酸化して形成したフィールド酸化膜４を貫通し
て半導体基板１表面を堀り込み素子分離溝５を形成する
工程と，酸化用マスク３を用いた選択酸化により，素子
分離溝５表面に熱酸化膜６を形成する工程と，熱酸化膜
６及び酸化用マスク３を覆い半導体基板１上に耐酸化膜
７を堆積する工程と，次いで，素子分離溝５を埋め込み
ポリシリコン層８を堆積し，フィールド酸化膜４上の耐
酸化膜７を表出するまでポリシリコン層８を除去する工
程と，素子形成領域上に残留するポリシリコン８ａを除
去する工程と，素子分離溝５を埋め込むポリシリコンの
表面を酸化して素子分離溝５の開口部を塞ぐキャップ９
を形成する工程とを有するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，選択酸化により半導体
基板表面に形成されたフィールド酸化膜と，そのフィー
ルド酸化膜を貫通しその半導体表面を掘り込んで形成さ
れた素子分離溝とにより素子分離される半導体装置の製
造方法に関する。

【０００２】半導体集積回路の集積度を向上しかつ確実
に素子分離をするために，フィールド酸化膜と素子分離
溝とを組み合わせた素子分離構造が広く用いられてい
る。しかし，かかる構造を形成するには，フィールド酸
化膜形成のための選択酸化と，その後これとは別に素子
分離溝の形成工程を追加しなければならない。その結
果，素子分離領域の形状精度と表面平坦度の劣化を招
き，集積度の向上が阻害され，また製造歩留りが低下す
る。

【０００３】このため，精密なかつ表面平坦度の優れた
素子分離領域を形成する方法が強く望まれている。

【０００４】

【従来の技術】従来，フィールド酸化膜と素子分離溝と
を組み合わせた素子分離領域の形成は，初めに完全なフ
ィールド酸化膜を形成し，その後に素子分離溝を形成す
ることによりなされていた。

【０００５】以下，従来の素子分離領域の形成方法を図
４及び図５を参照して説明する。図４及び図５は従来例
断面工程図であり，素子分離領域と素子分離された素子
形成領域の形成工程を表している。なお，図５は，図４
に表された工程に続く工程を表している。

【０００６】先ず，図４（ａ）を参照して，シリコンか
らなる半導体基板１の表面にＳｉＯ ₂ 薄膜２を形成し，
次いでＳｉＯ₂ 薄膜上に素子形成領域を確定する窒化シ
リコンマスク３を形成する。なお，この明細書及び図面
において，窒化シリコンマスク３は，フィールド酸化膜
４を形成するための選択酸化に用いられる酸化用マスク
３の一例として同一符号が附されている。

【０００７】その後，窒化シリコンマスク３を用いた選
択酸化により半導体基板１表面にフィールド酸化膜４を
形成する。次いで，図４（ｂ）を参照して，窒化シリコ
ンマスク３を除去した後，半導体基板１表面に窒化層１
１，リン化ガラス層１０（ＰＳＧ）を順次堆積し，リン
化ガラス層１０に素子分離溝５を確定する窓１０ａを開
口する。

【０００８】次いで，図４（ｃ）を参照して，リン化ガ
ラス層１０をマスクとするエッチングにより，窓１０ａ
が開口する領域に，窒化層１１及びフィールド酸化膜４
を貫通し，半導体基板１表面を堀り込む素子分離溝５を
形成する。

【０００９】その後，リン化ガラス層１０を除去する。
次いで，図４（ｄ）を参照して，窒化層１１をマスクと
する選択酸化により，素子分離溝５の内壁面に熱酸化膜
６を形成する。このとき，フィールド酸化膜４は窒化層
１１でマスクされているため殆どその厚さを増さない。
しかし，素子形成領域とフィールド酸化膜４との境界に
できるバーズピークは，この選択酸化工程中に大きくな
り素子形成領域中に侵入する。このため，素子形成領域
が狭くなる。

【００１０】次いで，図５（ｅ）を参照して，素子分離
溝５の内壁面に薄い窒化膜７ａを窒化層１１と一体とな
るように形成する。その後，素子分離溝５を埋込み，半
導体基板１全面を覆うポリシリコン層８を窒化層１１及
び窒化膜７ａ上に堆積する。

【００１１】次いで，ポリシリコン層８を研磨又はエッ
チバックし，図５（ｆ）を参照して，素子分離溝５内に
ポリシリコン８ｂを残してその他のポリシリコン層８を
除去する。このとき，素子形成領域の表面はその周囲を
フィールド酸化膜４に囲われて窪みを形成しているた
め，この窪みにポリシリコン８ａが残留する。

【００１２】次いで，図５（ｇ）を参照して，素子形成
領域上の窪みに残留するポリシリコン８ａをエッチング
して除去する。このエッチングの際，同時に素子分離溝
５内のポリシリコン８ｂの表面部分が除去されるため，
素子分離溝５の開口部表面に凹部が形成される。

【００１３】次いで，ポリシリコン８ｂを熱酸化して，
図５（ｈ）を参照して，ポリシリコン８ｂが表出する素
子分離溝５の開口部に熱酸化膜からなるキャップ９を形
成する。

【００１４】次いで，窒化層１１を除去して，素子形成
領域と，これを絶縁分離するフィールド酸化膜４と素子
分離溝５とから構成される素子分離領域が形成される。
上述した素子分離領域の従来の形成方法では，二つの問
題が生ずる。

【００１５】一つの問題は，フィールド酸化膜４を完成
した後，素子分離溝５の内壁面に熱酸化膜６を形成する
ことから，この熱酸化の工程においてバーズピークが大
きくなり，素子形成領域を精密に形成することができな
いことである。

【００１６】他の問題は，厚いフィールド酸化膜４で囲
まれた素子形成領域の表面は深く窪んでいるため，堆積
されたポリシリコン層８を研磨又はエッチバックしたと
き，この窪みにポリシリコン８ａが残留することであ
る。

【００１７】即ち，この残留するポリシリコン８ａを放
置すると，素子形成領域に形成されたトランジスタ又は
配線の不良の原因となるので，このポリシリコン８ａを
除去する必要がある。

【００１８】しかし，この残留するポリシリコン８ａを
エッチングにより除去すると，素子分離溝５を埋め込む
ポリシリコン８ｂの表面もエッチングされ，素子分離溝
５の上に溝状の凹部が形成される。このエッチングを完
全になすには十分なオーバエッチングを必要とし，この
オーバエッチングの結果，素子分離溝５上の凹部は深く
形成される。

【００１９】そして，後の工程において，この凹部が配
線の不良，絶縁層の不良を引起し，半導体装置の製造歩
留りを低下させるのである。他方，オーバエッチングの
問題を避けるために，素子形成領域上の窪みにポリシリ
コン８ａが残らないまでに十分な研磨又はエッチバック
を行うと，上記オーバエッチングの場合と同じく，素子
分離溝５内のポリシリコン８ｂもまた深くまで除去さ
れ，深い溝状の凹部となるのである。

【００２０】従って，半導体装置の製造歩留りは低下
し，改善されないのである。

【００２１】

【発明が解決しようとする課題】上述したように，選択
酸化により形成されたフィールド酸化膜と素子分離溝と
を組み合わせた素子分離領域を有する半導体装置の従来
の製造方法では，先に完成されたフィールド酸化膜のバ
ーズピークがその後の素子分離溝の形成過程で拡大する
ため，素子形成領域を精密に形成することができず，集
積度の向上が難しいという問題がある。

【００２２】また，厚いフィールド酸化膜で囲まれた素
子形成領域の表面は深く窪んでいるため，その上に堆積
したポリシリコン層を除去して平坦化したときポリシリ
コンが残留し，この残留ポリシリコンを除去するために
素子分離溝の開口部に深い凹部が形成され，その結果，
半導体装置の製造歩留りが低下するという問題も生じて
いた。

【００２３】本発明は，所定の厚さより薄く形成したフ
ィールド酸化膜を，素子分離溝の内壁面の熱酸化工程に
おいて所定の厚さに形成することで，バーズピークの拡
大を抑制し，また，フィールド酸化用マスクを選択酸化
後も残しポリシリコン層除去時における素子形成領域上
の窪みを浅くすることで，素子分離溝上の窪みを浅く
し，精密かつ平坦な素子分離領域を形成する半導体装置
の製造方法を提供することを目的とする。

【００２４】

【課題を解決するための手段】図１は本発明の原理工程
図であり，素子分離領域の形成過程を半導体基板の断面
により表している。

【００２５】上記課題を解決するために，図１を参照し
て，本発明の第一の構成は，半導体基板１表面を酸化用
マスク３を用いて選択的に酸化しフィールド酸化膜４を
形成する工程と，該フィールド酸化膜４を貫通して該半
導体基板１表面を堀り込み素子分離溝５を形成する工程
と，該酸化用マスク３を用いた選択酸化により，該素子
分離溝５の表面に熱酸化膜６を形成する工程と，該熱酸
化膜６及び該酸化用マスク３を覆い該半導体基板１上に
耐酸化膜７を堆積する工程と，次いで，該半導体基板１
上に該素子分離溝５を埋め込みポリシリコン層８を堆積
する工程と，該フィールド酸化膜４上の該耐酸化膜７を
表出するまで該半導体基板１表面と略平行に該ポリシリ
コン層８を除去する工程と，次いで，エッチングにより
該フィールド酸化膜４及び該素子分離溝５が形成されて
いない領域上に残留するポリシリコン８ａを除去する工
程とを有することを特徴として構成し，及び，第二の構
成は，第一の構成の半導体装置の製造方法において，該
半導体基板１表面と略平行に該ポリシリコン層８を除去
する工程が，研磨工程又はウエットエッチング工程であ
ることを特徴として構成し，及び，第三の構成は，第一
及び第二の構成の半導体装置の製造方法において，残留
する該ポリシリコン８ａを除去する工程の後，該耐酸化
膜７をマスクとする選択的酸化により該素子分離溝５を
埋め込むポリシリコン８ｂの表面を酸化して該素子分離
溝５の開口部を塞ぐ酸化膜からなるキャップ９を形成す
る工程を有することを特徴として構成する。

【００２６】

【作用】本発明の構成では，図１（ａ）を参照して，先
ず，素子形成領域を画定する酸化用マスクを用いて半導
体基板１表面を選択的に酸化し，フィールド酸化膜４を
形成する。このとき，フィールド酸化膜４は，完成時の
膜厚よりも薄くする。

【００２７】次いで，フィールド酸化膜４を形成するた
めの選択酸化に用いた酸化用マスク３をそのまま残し
て，素子分離溝５を形成する。かかる素子分離溝５は，
例えばフォトエッチングにより，フィールド酸化膜４を
貫通して半導体基板表面に刻まれた溝として形成され
る。

【００２８】次いで，図１（ｂ）を参照して，素子形成
領域上に残されている酸化用マスク３を用いて選択酸化
を行う。この選択酸化により，素子分離溝５の内壁に熱
酸化膜６が形成されると同時に，フィールド酸化膜４の
形成領域の酸化が進み所定の完全な厚さを有するフィー
ルド酸化膜４が形成される。

【００２９】即ち，本発明では，初めに薄いフィールド
酸化膜４と素子分離用溝５とを形成し，その後，当初用
いた酸化用マスク３をそのまま利用した熱酸化により，
フィールド酸化膜４の厚膜化と素子分離溝５内壁の熱酸
化とを同時に行う。

【００３０】かかる工程では，素子分離溝５の内壁の熱
酸化を含めて，熱酸化の工程は全てフィールド酸化膜４
の選択酸化工程としてその膜厚の増加に寄与する。この
ため，本発明に係るフィールド酸化膜４は，最終のフィ
ールド酸化膜４の膜厚が同一であれば，選択酸化で形成
される通常のフィールド酸化膜とバーズピークを含めて
同一の形状となるから，バーズピークの形状が素子分離
溝５内壁の酸化工程に影響されることがない。

【００３１】従って，本発明に係るフィールド酸化膜
は，素子分離溝５内壁に熱酸化膜６を形成した後も，通
常の選択酸化により形成されたフィールド酸化膜と同じ
精度を保持するのである。

【００３２】是に対して，前述した従来の方法では，素
子分離溝５内壁の熱酸化時には素子分離溝５のみを選択
的に酸化する。このとき，フィールド酸化膜領域をマス
キングしてフィールド酸化膜の膜厚を抑制するため，バ
ービピークのみが大きくなる。本発明では，かかるフィ
ールド酸化膜厚が一定のままバーズピークのみ大きくと
いう事態を回避することができるのである。

【００３３】本発明の他の構成要素は，ポリシリコンに
よる素子分離溝の埋め込みに関する。本発明では，上記
の工程によりフィールド酸化膜４及び内壁に熱酸化膜６
を有する素子分離溝５を形成したのち，図１（ｃ）を参
照して，熱酸化膜６，フィールド酸化膜４及び酸化用マ
スク３の表面を覆う耐酸化膜７，例えば窒化膜を形成す
る。

【００３４】次いで，素子分離溝５を埋め込むポリシリ
コン層を半導体基板１上全面に堆積した後，ポリシリコ
ン層をフィールド酸化膜４上の耐酸化膜７が表出するま
で半導体基板１表面と平行に除去する。この様なポリシ
リコン層の除去は，例えばフィールド酸化膜４上の耐酸
化膜７をストッバーとする，研磨又はエッチバックによ
りなすことができる。

【００３５】次いで，図１（ｄ）を参照して，フィール
ド酸化膜４が形成されないため窪みとなる素子形成領域
上に残るポリシリコン８ａをエッチングにより除去す
る。このエッチングは，等方性エッチング，特にウエッ
トエッチングによると下地層のダメージを最小にするこ
とができる。

【００３６】かかる構成では，フィールド酸化に用いら
れた酸化用マスク３が，フィールド酸化膜４の間の窪み
となる素子形成領域上にこの窪みを埋める形で残るた
め，酸化用マスク３の厚さ分だけ窪みが埋め込まれて浅
くなる結果，ポリシリコン層を堆積すべき表面が平坦に
なるのである。

【００３７】このため，この素子形成領域上の窪んだ領
域に残るポリシリコン8aは僅かなエッチングにより容易
に除去されるから，このとき素子分離溝５を埋め込むポ
リシリコン８ｂ表面のエッチング量は僅少である。従っ
て素子分離溝５の開口部に生ずる凹部は浅いのである。

【００３８】さらに，上述したポリシリコン層の研磨又
はバックエッチングを過剰にすることで素子形成領域上
にポリシリコン８ａを残すことなく除去することもでき
る。この方法によれば，エッチング工程を省略できる。
かかる場合，素子形成領域上の窪みが浅いことから，素
子分離溝５を埋めるポリシリコン８ｂの除去量は少な
く，素子分離溝５の開口部に深い凹部を生ずることはな
い。

【００３９】上述の様に，本発明では，素子分離溝５を
ポリシリコン８ｂで埋め込むときに素子形成領域上の窪
みを小さくできるために，素子分離溝５の開口部に深い
凹部が形成されないのである。

【００４０】なお，素子分離溝５の開口部のポリシリコ
ン８ｂは，図１（ｄ）を参照して，必要に応じて，例え
ば耐酸化膜７をマスクとする熱酸化により酸化し，Ｓｉ
Ｏ₂からなるキャップを形成することができる。本構成
によれば，上述したパーズピークが小さくかつ表面が平
坦な素子分離領域を構成する素子分離溝の開口部に，特
別の工程を追加することなく容易にキャップを形成する
ことができる。

【００４１】さらにその後，必要ならば，耐酸化膜７及
び酸化用マスク３をエッチングして除去することができ
る。

【００４２】

【実施例】以下，本発明をバイポーラ集積回路に適用し
た実施例を参照して，詳細に説明する。

【００４３】図２は本発明の実施例断面工程図（その
１），図３は本発明の実施例断面工程図（その２）であ
り，共に半導体基板の断面により素子分離領域の形成工
程を表している。なお図３は，図２の後工程を表してい
る。

【００４４】先ず，図２（ａ）を参照して，シリコン基
板１ａ表面に埋込み層１ｂを形成し，その上に例えば厚
さ１５０nmのエピタキシャル層１ｃを堆積したエピタキ
シャル基板を半導体基板１として用いる。

【００４５】次いで，エピタキシャル層１ｃ表面を酸化
し例えば１０〜２０nmのＳｉＯ₂ 薄膜２を形成する。さ
らにＳｉＯ₂ 薄膜２上に，窒化シリコンを例えば１５０
nm堆積し，この窒化シリコンをフォトエッチングして素
子形成領域を画定する窒化シリコンマスク３を形成す
る。

【００４６】次いで，窒化シリコンマスク３を選択酸化
用マスクとして用い，完成時の厚さよりも例えば２００
nm薄い厚さ４００nmのフィールド酸化膜４を形成する。
次いで，図２（ｂ）を参照して，半導体基板１上全面に
リン化ガラス１０（ＰＳＧ）を堆積し，リン化ガラス１
０のフィールド酸化膜４上の領域に素子分離溝５を画定
する窓１０ａを開口する。かかる窓１０ａは，図示され
ていないレジストマスクを用いた異方性エッチングによ
り開口することができる。

【００４７】次いで，図２（ｃ）を参照して，リン化ガ
ラス１０をマスクとする異方性エッチングにより，エピ
タキシャル層１ｃ及び埋込み層１ｂを貫通してシリコン
基板１ａを彫り込む素子分離溝５を形成する。かかる溝
は，例えば幅１．２μｍ，深さ４〜５μｍである。勿
論，溝の寸法は半導体素子に応じたものとすることがで
きる。

【００４８】次いで，リン化ガラス１０をエッチングし
て除去した後，素子分離溝５の底にチャネルストッパと
なる不純物イオンを注入する。次いで，図２（ｄ）を参
照して，素子形成領域上に残る窒化シリコンマスク３を
用いて選択的に熱酸化をする。この熱酸化によりフィー
ルド酸化膜４の厚さは例えば２００nm増加して所定の厚
さ６００nmとなる。同時に素子分離溝５の内壁が熱酸化
され例えば厚さ３００nmの熱酸化膜６が形成される。こ
のフィールド酸化膜４のバーズピークは，前述したよう
に通常の選択酸化により形成された厚さ６００nmのフィ
ールド酸化膜が形成するバーズピークと同じ大きさであ
る。なお，素子分離溝の底の熱酸化膜６とシリコン基板
１ａとの界面にはチャネルストッバ領域が形成される。

【００４９】次いで，図３（ｅ）を参照して，例えばＣ
ＶＤ法を用いて，例えば厚さ３０nmの窒化膜７（窒化シ
リコン膜）を素子分離溝の内面及び基板表面を覆い堆積
する。

【００５０】この窒化膜７は，作用の欄で既述した耐酸
化膜７と同一作用をするもので，この明細書及び図面に
おいて同一の符号を附している。次いで，窒化膜７上に
例えば厚さ２μｍのポリシリコン層８を例えばＣＶＤ法
により，素子分離溝５を埋込み堆積する。

【００５１】次いで，ポリシリコン層８を例えばエッチ
バック又は研磨によりフィールド酸化膜４上の窒化膜７
が表出するまで除去する。この結果，図３（ｆ）を参照
して，素子分離溝５を埋め込むポリシリコン８ｂ及びフ
ィールド酸化膜４の間に形成された窪みに残るポリシリ
コン８ａを除いて，ポリシリコン層８は除去される。

【００５２】次いで，図３（ｆ）を参照して，窪みに残
るポリシリコン８ａを例えばウエットエッチングにより
除去する。勿論他のエッチング方法，例えば等方性プラ
ズマエッチングを用いることもできる。

【００５３】このポリシリコン８ａが残る窪みは，厚さ
６００nmのフィールド酸化膜４の谷間に相当する素子形
成領域上に形成された窪みであり，フィールド酸化膜４
の厚さの略半分にあたる３００nmの深さを，厚さ１５０
nmの窒化シリコンマスク３で埋め込んだ形状をしてい
る。従って，窒化膜７表面の窪みの深さは略１５０nmと
なる。これは，従来の方法による場合の１／２の深さに
過ぎない。

【００５４】このため，本実施例では僅かなエッチング
によっても残留するポリシリコン８ａが除去されるか
ら，素子分離溝５を埋め込むポリシリコン８ｂ表面のエ
ッチング量は僅少であり，素子分離溝５上の凹凸は浅い
ものとなる。

【００５５】次いで，同じく図３（ｆ）を参照して，熱
酸化により素子分離溝５を埋め込むポリシリコン８ｂの
表面を酸化し，図３（ｇ）を参照して，素子分離溝５の
開口部を塞ぐＳｉＯ₂ からなるキャップ９を形成する。
なお，この熱酸化では，素子分離溝５の開口部以外の領
域は窒化膜７で覆われているため酸化されない。

【００５６】次いで，表出する窒化膜７，及び窒化シリ
コンマスク３をエッチングして除去することで，素子形
成領域とこれを絶縁分離する素子分離領域が形成され
る。次いで，バイポーラトランジスタの通常の製造工程
を経て半導体装置が製造される。

【００５７】上記の実施例はバイポーラトランジスタを
用いた半導体装置についてであるが，電界効果トランジ
スタについても適用されることは当然である。

【００５８】

【発明の効果】上述したように本発明によれば，素子分
離溝の内壁の熱酸化によってもフィールド酸化膜のバー
ズピークの増大はなく，また素子分離溝の上面も平坦に
形成されるから，精密かつ平坦な素子分離領域を形成す
る半導体装置の製造方法を提供することができ，半導体
装置の性能向上に大いに寄与する。

【図面の簡単な説明】

【図１】 本発明の原理説明図

【図２】 本発明の実施例断面工程図（その１）

【図３】 本発明の実施例断面工程図（その２）

【図４】 従来例断面工程図（その１）

【図５】 従来例断面工程図（その２）

【符号の説明】

１ 半導体基板 １ａ シリコン基板 １ｂ 埋込み層 １ｃ エピタキシャル層 ２ ＳｉＯ₂ 薄膜 ３ 酸化用マスク（窒化シリコンマスク） ４ フィールド酸化膜 ５ 素子分離溝 ６ 熱酸化膜 ７ 耐酸化膜（窒化膜） ８ ポリシリコン層 ８ａ，８ｂ ポリシリコン ９ キャップ １０ りん化ガラス １０ａ 窓 １１ 窒化層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板（１）表面を酸化用マスク
   （３）を用いて選択的に酸化しフィールド酸化膜（４）
   を形成する工程と， 該フィールド酸化膜（４）を貫通して該半導体基板
   （１）表面を堀り込み素子分離溝（５）を形成する工程
   と， 該酸化用マスク（３）を用いた選択酸化により，該素子
   分離溝（５）の表面に熱酸化膜（６）を形成する工程
   と， 該熱酸化膜（６）及び該酸化用マスク（３）を覆い該半
   導体基板（１）上に耐酸化膜（７）を堆積する工程と， 次いで，該半導体基板（１）上に該素子分離溝（５）を
   埋め込みポリシリコン層（８）を堆積する工程と， 該フィールド酸化膜（４）上の該耐酸化膜（７）を表出
   するまで該半導体基板（１）表面と略平行に該ポリシリ
   コン層（８）を除去する工程と， 次いで，エッチングにより該フィールド酸化膜（４）及
   び該素子分離溝（５）が形成されていない領域上に残留
   するポリシリコン（８ａ）を除去する工程とを有するこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて， 該半導体基板（１）表面と略平行に該ポリシリコン層
   （８）を除去する工程が，研磨工程又はウエットエッチ
   ング工程であることを特徴とする半導体装置の製造方
   法。
3. 【請求項３】 請求項１又は請求項２記載の半導体装置
   の製造方法において， 残留する該ポリシリコン（８ａ）を除去する工程の後，
   該耐酸化膜（７）をマスクとする選択的酸化により該素
   子分離溝（５）を埋め込むポリシリコン（８ｂ）の表面
   を酸化して該素子分離溝（５）の開口部を塞ぐ酸化膜か
   らなるキャップ（９）を形成する工程を有することを特
   徴とする半導体装置の製造方法。