JPH0623643B2 - エツジ位置検出装置 - Google Patents
エツジ位置検出装置Info
- Publication number
- JPH0623643B2 JPH0623643B2 JP60158423A JP15842385A JPH0623643B2 JP H0623643 B2 JPH0623643 B2 JP H0623643B2 JP 60158423 A JP60158423 A JP 60158423A JP 15842385 A JP15842385 A JP 15842385A JP H0623643 B2 JPH0623643 B2 JP H0623643B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- threshold value
- output
- stored
- line sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003708 edge detection Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 4
- 230000004069 differentiation Effects 0.000 claims 2
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Character Input (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は物体のエッジ（端縁部）の正確な位置を光学的
に検出するエッジ位置検出装置に関する。
に検出するエッジ位置検出装置に関する。
（従来の技術） 一般に、物体の光学的撮像からそのエッジの位置を知る
要求が高く、多くの技術分野で組立工程、あるいは作業
の自動化などに利用されている。
要求が高く、多くの技術分野で組立工程、あるいは作業
の自動化などに利用されている。
第３図はそのような光学的なエッジ検出装置の従来の構
成を示す図である。１はエッジを検出しようとする被測
定物で、光源から照射された光を被測定物が反射する
と、その反射光はＣＣＤなどのラインセンサ２によって
感知，撮像されて、その出力はマルチプレクサ（以下、
ＭＰＸという）３によりマルチプレクスされた上、サン
プルホールド（以下、Ｓ／Ｈという）回路４によりサン
プルホールドされて、アナログデジタル（以下、Ａ／Ｄ
という）変換回路５に加えられ、ラインセンサ２の出力
がデジタル変換される。すなわち、被測定物１のエッジ
の検出情報を含むラインセンサ２の出力は、デジタル信
号として取り出される。以下、このデジタル信号をライ
ンセンサ２の出力（またはデジタル出力）という。
成を示す図である。１はエッジを検出しようとする被測
定物で、光源から照射された光を被測定物が反射する
と、その反射光はＣＣＤなどのラインセンサ２によって
感知，撮像されて、その出力はマルチプレクサ（以下、
ＭＰＸという）３によりマルチプレクスされた上、サン
プルホールド（以下、Ｓ／Ｈという）回路４によりサン
プルホールドされて、アナログデジタル（以下、Ａ／Ｄ
という）変換回路５に加えられ、ラインセンサ２の出力
がデジタル変換される。すなわち、被測定物１のエッジ
の検出情報を含むラインセンサ２の出力は、デジタル信
号として取り出される。以下、このデジタル信号をライ
ンセンサ２の出力（またはデジタル出力）という。
さて、ラインセンサ２のデジタル出力は、減算器６に印
加されるとともに、第１のメモリ７に１フレームごと記
憶される。８は第２のメモリで、これには被測定物１が
存在しないときのラインセンサ２の出力（バックグラン
ド信号という）が予め記憶されており、その出力が減算
器６に印加されて、ラインセンサ２のデジタル信号から
減算される。したがって、減算器６の出力は被測定物１
のバックグランド信号が差し引された被測定物１のみの
完全なエッジ情報を含む信号で、それは第３のメモリ９
に記憶される。10は平均化回路で、１フレーム分のライ
ンセンサ２の総デジタル出力を、１フレーム分のビット
数で除算して平均値を算出する。11は演算器で、ある一
定値を平均化回路10の出力に加減乗除して、エッジ検出
のためのしきい値を演算している。12は比較器で、第３
のメモリ９の出力信号と演算器11のしきい値出力とを比
較し、その出力を用いてラインセンサ２のデジタル出力
と走査位置を対応させて、エッジ位置の検出を行ってい
る。13はマイクロコンピュータ（以下、ＣＰＵという）
で、比較器12の出力から被測定物１のエッジの位置を算
出している。14はデータバスである。
加されるとともに、第１のメモリ７に１フレームごと記
憶される。８は第２のメモリで、これには被測定物１が
存在しないときのラインセンサ２の出力（バックグラン
ド信号という）が予め記憶されており、その出力が減算
器６に印加されて、ラインセンサ２のデジタル信号から
減算される。したがって、減算器６の出力は被測定物１
のバックグランド信号が差し引された被測定物１のみの
完全なエッジ情報を含む信号で、それは第３のメモリ９
に記憶される。10は平均化回路で、１フレーム分のライ
ンセンサ２の総デジタル出力を、１フレーム分のビット
数で除算して平均値を算出する。11は演算器で、ある一
定値を平均化回路10の出力に加減乗除して、エッジ検出
のためのしきい値を演算している。12は比較器で、第３
のメモリ９の出力信号と演算器11のしきい値出力とを比
較し、その出力を用いてラインセンサ２のデジタル出力
と走査位置を対応させて、エッジ位置の検出を行ってい
る。13はマイクロコンピュータ（以下、ＣＰＵという）
で、比較器12の出力から被測定物１のエッジの位置を算
出している。14はデータバスである。
第４図は上述した第３図の構成によるエッジ検出の結果
を示すもので、ａは減算器６の出力で、バックグランド
信号を差し引いたラインセンサ２の出力である。ｂは演
算器11の出力のしきい値である。したがって、被測定物
１の検出したエッジ位置は、出力がしきい値ｂを超えた
ビット位置m1になる。
を示すもので、ａは減算器６の出力で、バックグランド
信号を差し引いたラインセンサ２の出力である。ｂは演
算器11の出力のしきい値である。したがって、被測定物
１の検出したエッジ位置は、出力がしきい値ｂを超えた
ビット位置m1になる。
（発明が解決しようとする問題点） しかしながら、従来の光学的エッジ検出装置では、一定
のしきい値を超えたか否かでエッジ位置を判断するた
め、被測定物１のエッジの断面が湾曲した球面のような
ものである場合には、検出したエッジ位置が正確さを欠
くという問題点を有していた。すなわち、第５図に示す
ように正しいエッジ位置がビット位置m3であるにもかか
わらず、エッジの断面が緩やかに変化するため、デジタ
ル出力が緩やかに増加し、しきい値ｂを超えるビット位
置m2をエッジ位置として検出することとなる。
のしきい値を超えたか否かでエッジ位置を判断するた
め、被測定物１のエッジの断面が湾曲した球面のような
ものである場合には、検出したエッジ位置が正確さを欠
くという問題点を有していた。すなわち、第５図に示す
ように正しいエッジ位置がビット位置m3であるにもかか
わらず、エッジの断面が緩やかに変化するため、デジタ
ル出力が緩やかに増加し、しきい値ｂを超えるビット位
置m2をエッジ位置として検出することとなる。
本発明は、このような従来装置の問題点を排除した優れ
た光学的エッジ位置検出装置の提供を目的としたもので
ある。
た光学的エッジ位置検出装置の提供を目的としたもので
ある。
（問題点を解決するための手段） 本発明は、上記の目的を達成するために、第３図の構成
に加え、微分器及び積分器を備えたものであり、この微
分器により、ラインセンサのデジタル出力の隣合うビッ
トの差分をとり、その差分の正負を判断し、この差分が
正の値をとるとき、一時的にそのビット位置Ｐを記憶
し、負の値をとるとき、積分器によりその差分値を積分
し、この積分値が一定の第１のしきい値に達したか否か
を判断し、第１のしきい値に達していない場合には、記
憶を解除し、第１のしきい値に達した場合には、さらに
ビット位置を変えて積分を行い、この積分値が第１のし
きい値より大きい第２のしきい値に達した場合に、ビッ
ト位置Ｐをエッジ位置と決定するものである。
に加え、微分器及び積分器を備えたものであり、この微
分器により、ラインセンサのデジタル出力の隣合うビッ
トの差分をとり、その差分の正負を判断し、この差分が
正の値をとるとき、一時的にそのビット位置Ｐを記憶
し、負の値をとるとき、積分器によりその差分値を積分
し、この積分値が一定の第１のしきい値に達したか否か
を判断し、第１のしきい値に達していない場合には、記
憶を解除し、第１のしきい値に達した場合には、さらに
ビット位置を変えて積分を行い、この積分値が第１のし
きい値より大きい第２のしきい値に達した場合に、ビッ
ト位置Ｐをエッジ位置と決定するものである。
（作用） 本発明によれば、隣合うビットのデジタル出力の差分を
とって、このデジタル出力が増加したと判断した場合に
は、これをエッジ位置として検出するものである。
とって、このデジタル出力が増加したと判断した場合に
は、これをエッジ位置として検出するものである。
（実施例） 以下、本発明の実施例を、図面を参照しながら、詳細に
説明する。
説明する。
第１図は本発明の一実施例の構成を示す図で、第３図の
参照符号と同一符号のものは同一部分を示している。
参照符号と同一符号のものは同一部分を示している。
１はエッジを検出しようとする被測定物で、光源から照
射された光を被測定物が反射すると、その反射光はＣＣ
Ｄなどのラインセンサ２によって感知，撮像されて、そ
の出力はＭＰＸ３によりマルチプレクスされた、Ｓ／Ｈ
回路４によってサンプルホールドされて、Ａ／Ｄ変換回
路５によりデジタル変換される。すなわち、被測定物１
のエッジの検出情報を含むラインセンサ２の出力は、デ
ジタル信号化されて、減算器６に印加されるとともに、
第１のメモリ７に記憶される。この第１のメモリ７は、
ラインセンサ２のデジタル出力を１フレームごとに記憶
する。減算器６においては、第２のメモリ８に予め記憶
されている被測定物１のバックグランド信号をＡ／Ｄ変
換回路５の出力から減算した上、被測定物１のみのエッ
ジ情報信号を出力して、第３のメモリ９に記憶させる。
15は微分器で、これにより第３のメモリ９の内容のデー
タがＣＰＵ13により制御されて、ラインセンサ２のデジ
タル出力の隣合うビットごとに差分が順次検出され、そ
の値は積分器16により積分された後、比較器17及び18に
よって、それぞれ第４のメモリ19及び第５のメモリ20の
値と比較される。この第４のメモリ19及び第５のメモリ
20には、エッジの判定のためのしきい値１及びそれより
高いしきい値２が記憶されており、データバス14，メモ
リ９の制御及びデータの演算などを行うＣＰＵ13によっ
て第２図で示すアルゴリズム制御を行い、エッジが検出
される。
射された光を被測定物が反射すると、その反射光はＣＣ
Ｄなどのラインセンサ２によって感知，撮像されて、そ
の出力はＭＰＸ３によりマルチプレクスされた、Ｓ／Ｈ
回路４によってサンプルホールドされて、Ａ／Ｄ変換回
路５によりデジタル変換される。すなわち、被測定物１
のエッジの検出情報を含むラインセンサ２の出力は、デ
ジタル信号化されて、減算器６に印加されるとともに、
第１のメモリ７に記憶される。この第１のメモリ７は、
ラインセンサ２のデジタル出力を１フレームごとに記憶
する。減算器６においては、第２のメモリ８に予め記憶
されている被測定物１のバックグランド信号をＡ／Ｄ変
換回路５の出力から減算した上、被測定物１のみのエッ
ジ情報信号を出力して、第３のメモリ９に記憶させる。
15は微分器で、これにより第３のメモリ９の内容のデー
タがＣＰＵ13により制御されて、ラインセンサ２のデジ
タル出力の隣合うビットごとに差分が順次検出され、そ
の値は積分器16により積分された後、比較器17及び18に
よって、それぞれ第４のメモリ19及び第５のメモリ20の
値と比較される。この第４のメモリ19及び第５のメモリ
20には、エッジの判定のためのしきい値１及びそれより
高いしきい値２が記憶されており、データバス14，メモ
リ９の制御及びデータの演算などを行うＣＰＵ13によっ
て第２図で示すアルゴリズム制御を行い、エッジが検出
される。
第２図は、第１図に示された本発明の実施例のエッジ検
出アルゴリズムを説明するフローチャートであり、ｉ
（但し、ｉは任意の正の整数、以下同じ）はラインセン
サ２のデジタル信号出力のビット位置、Diはラインセン
サ２のｉビット目の出力、Ｋは隣合うビット出力の差分
値、TH1及びTH2はそれぞれ第１及び第２のしきい値であ
り、Meはメモリを示している。
出アルゴリズムを説明するフローチャートであり、ｉ
（但し、ｉは任意の正の整数、以下同じ）はラインセン
サ２のデジタル信号出力のビット位置、Diはラインセン
サ２のｉビット目の出力、Ｋは隣合うビット出力の差分
値、TH1及びTH2はそれぞれ第１及び第２のしきい値であ
り、Meはメモリを示している。
第２図により、本実施例の動作について説明する。ま
ず、ラインセンサ２の端である１ビット目から、隣合う
ビット出力の差分値Ｋを、 Ｋ＝Di+1−Di により求め、差分値Ｋの正負について判断を行う。
ず、ラインセンサ２の端である１ビット目から、隣合う
ビット出力の差分値Ｋを、 Ｋ＝Di+1−Di により求め、差分値Ｋの正負について判断を行う。
ここで、差分値が正のときは、差分値Ｋを積分して、積
分値Ｓを Ｓ＝Ｓ＋Ｋ として求め、フラグＦｌの値が０か１かを判断する。フ
ラグＦｌの値が０のときは、ビット位置ｉをメモリMeに
記憶させ、フラグＦｌの値を１にして、ビット位置ｉを
１つ増加させる。一方、フラグＦｌの値が１のときは、
ビット位置を１つ増加させる。
分値Ｓを Ｓ＝Ｓ＋Ｋ として求め、フラグＦｌの値が０か１かを判断する。フ
ラグＦｌの値が０のときは、ビット位置ｉをメモリMeに
記憶させ、フラグＦｌの値を１にして、ビット位置ｉを
１つ増加させる。一方、フラグＦｌの値が１のときは、
ビット位置を１つ増加させる。
すなわち、隣合うビット出力が増加する場合に、そのビ
ット位置ｉを記憶することになる。
ット位置ｉを記憶することになる。
また、差分値が正でないときは、差分値Ｋを積分して積
分値Ｓを Ｓ＝Ｓ＋Ｋ として求め、積分値Ｓと第１のしきい値TH1との大小関
係を判断する。積分値Ｓが第１のしきい値TH1より小さ
い場合は、フラグＦｌを０にし、ビット位置ｉを１つ増
加させる。一方、積分値Ｓが第１のしきい値TH1より小
さくない場合は、ビット位置を１つ増加させる。
分値Ｓを Ｓ＝Ｓ＋Ｋ として求め、積分値Ｓと第１のしきい値TH1との大小関
係を判断する。積分値Ｓが第１のしきい値TH1より小さ
い場合は、フラグＦｌを０にし、ビット位置ｉを１つ増
加させる。一方、積分値Ｓが第１のしきい値TH1より小
さくない場合は、ビット位置を１つ増加させる。
すなわち、隣のビット出力が減少するか同じ場合であっ
て、積分値Ｓがしきい値TH1を超えないときには、フラ
グＦｌが０となり、それ以前に記憶したメモリが更新さ
れうる状態となり、隣合うビット出力が減少するか同じ
である場合であって、積分値Ｓがしきい値TH1を超えて
いるときには、そのままビット位置を更新する。
て、積分値Ｓがしきい値TH1を超えないときには、フラ
グＦｌが０となり、それ以前に記憶したメモリが更新さ
れうる状態となり、隣合うビット出力が減少するか同じ
である場合であって、積分値Ｓがしきい値TH1を超えて
いるときには、そのままビット位置を更新する。
以上の動作により、積分値Ｓがしきい値TH1より大きい
ときには、メモリMeに記憶されているビット位置が不変
であるが、しきい値TH1より小さいときは、メモリMeの
記憶は、差分値Ｋが正となるとき、新しいビット位置に
更新される。
ときには、メモリMeに記憶されているビット位置が不変
であるが、しきい値TH1より小さいときは、メモリMeの
記憶は、差分値Ｋが正となるとき、新しいビット位置に
更新される。
さらに、積分値Ｓがしきい値TH2より大か小かを判断
し、小であれば次のビット位置の差分値Ｋを求め、大で
あればメモリMeに記憶されているビット位置ｉをエッジ
位置として最終的に検出する。
し、小であれば次のビット位置の差分値Ｋを求め、大で
あればメモリMeに記憶されているビット位置ｉをエッジ
位置として最終的に検出する。
以上、本発明を説明したが、第２のフローチャートでは
ビット位置ｉを第１番目から開始して説明したが、これ
は、ラインセンサの最大のビット位置から逆方向に、同
様のエッジの検出をすればエッジの両端まで検出するこ
とができる。
ビット位置ｉを第１番目から開始して説明したが、これ
は、ラインセンサの最大のビット位置から逆方向に、同
様のエッジの検出をすればエッジの両端まで検出するこ
とができる。
（発明の効果） 以上説明したように、本発明によれば、ラインセンサ出
力に変化が現われた位置をエッジと判断するので、エッ
ジの断面が球状のように徐々に変化するときであって
も、エッジの位置を正確に検出でき、誤差がなくなる利
点がある。
力に変化が現われた位置をエッジと判断するので、エッ
ジの断面が球状のように徐々に変化するときであって
も、エッジの位置を正確に検出でき、誤差がなくなる利
点がある。
第１図は本発明の一実施例を示すエッジ位置検出装置の
ブロック図、第２図はエッジ検出アルゴリズムのフロー
チャート、第３図は従来のエッジ位置検出装置のブロッ
ク図、第４図及び第５図はラインセンサ出力と判定しき
い値の関係を示す図である。 １……被測定物、２……ラインセンサ、３……マルチプ
レクサ（ＭＰＸ）、４……サンプルホールド回路（Ｓ／
Ｈ回路）、５……アナログデジタル変換回路（Ａ／Ｄ変
換回路）、６……減算器、７，８，９，19，20……メモ
リ、13……マイクロコンピュータ（ＣＰＵ）、14……デ
ータバス、15……微分器、16……積分器、17，18……比
較器。
ブロック図、第２図はエッジ検出アルゴリズムのフロー
チャート、第３図は従来のエッジ位置検出装置のブロッ
ク図、第４図及び第５図はラインセンサ出力と判定しき
い値の関係を示す図である。 １……被測定物、２……ラインセンサ、３……マルチプ
レクサ（ＭＰＸ）、４……サンプルホールド回路（Ｓ／
Ｈ回路）、５……アナログデジタル変換回路（Ａ／Ｄ変
換回路）、６……減算器、７，８，９，19，20……メモ
リ、13……マイクロコンピュータ（ＣＰＵ）、14……デ
ータバス、15……微分器、16……積分器、17，18……比
較器。
Claims (1)
- 【請求項１】被測定物を走査するラインセンサと、 このラインセンサ上の隣接する各走査位置における出力
の差分を走査方向に沿って順次検出する微分器と、 この差分を積分する積分器と、 エッジと判断した走査位置を記憶する記憶手段とを備
え、 前記ラインセンサの一方の端から他方の端に向かって前
記被測定物を走査し、前記微分器による微分結果が正と
なる場合に、この走査位置を前記エッジとして前記記憶
手段に記憶し、一方、前記微分器による微分結果が負あ
るいは０となる場合に、前記積分器による積分結果が第
１のしきい値以上であれば、前記記憶内容を保持し、ま
た、前記積分器による積分結果が第１のしきい値以下で
あれば、微分結果が正となる新たな走査位置を改めて前
記記憶手段に記憶し、前記積分器による積分結果が前記
第１のしきい値よりも大きい第２のしきい値を超えると
き、前記記憶手段に記憶された走査位置を前記エッジと
することを特徴とするエッジ検出位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60158423A JPH0623643B2 (ja) | 1985-07-19 | 1985-07-19 | エツジ位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60158423A JPH0623643B2 (ja) | 1985-07-19 | 1985-07-19 | エツジ位置検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6221005A JPS6221005A (ja) | 1987-01-29 |
| JPH0623643B2 true JPH0623643B2 (ja) | 1994-03-30 |
Family
ID=15671433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60158423A Expired - Lifetime JPH0623643B2 (ja) | 1985-07-19 | 1985-07-19 | エツジ位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623643B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06201605A (ja) * | 1993-01-07 | 1994-07-22 | Kanebo Ltd | 外観検査装置 |
-
1985
- 1985-07-19 JP JP60158423A patent/JPH0623643B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6221005A (ja) | 1987-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4215220B2 (ja) | 表面検査方法及び表面検査装置 | |
| JPH0623643B2 (ja) | エツジ位置検出装置 | |
| JPH0674761A (ja) | 距離測定装置 | |
| US5834930A (en) | Device for sensing the period of a digitized signal including noise evaluation and averaging over a plurality of zero crossing | |
| JPH0623644B2 (ja) | エツジ位置検出装置 | |
| CN117953036B (zh) | 道路桥梁基础沉降位移监测系统及方法 | |
| JPS6230564B2 (ja) | ||
| JPH0810130B2 (ja) | 光切断線法による物体測定装置 | |
| JPS62218813A (ja) | 圧力検出装置 | |
| JP2944183B2 (ja) | 寸法測定装置 | |
| JP3142123B2 (ja) | データ入力方法及び装置 | |
| JPH0719284B2 (ja) | 異常検出装置 | |
| JP2002243501A (ja) | エンコーダ出力信号の自動調整装置 | |
| GB2143700A (en) | Object location | |
| JPS6132324Y2 (ja) | ||
| JP3069401B2 (ja) | 画像処理による真円度の検査方法 | |
| JPH0540060A (ja) | 配光特性測定装置 | |
| KR100187010B1 (ko) | Vcr 헤드의 자동 조정 방법 | |
| JP2970250B2 (ja) | 測距装置 | |
| JP2992649B2 (ja) | 変位測定装置 | |
| JPS61191906A (ja) | 自動膜厚測定装置 | |
| JPH052111B2 (ja) | ||
| JPS622690Y2 (ja) | ||
| JP2005114581A (ja) | 距離測定方法 | |
| JPH02300617A (ja) | 形状測定装置 |