JPH06236961A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06236961A JPH06236961A JP50A JP2266393A JPH06236961A JP H06236961 A JPH06236961 A JP H06236961A JP 50 A JP50 A JP 50A JP 2266393 A JP2266393 A JP 2266393A JP H06236961 A JPH06236961 A JP H06236961A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- capacitive element
- semiconductor device
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体素子を長期間にわたり誤動作することな
く安定に作動させることができる小型の半導体装置を提
供することにある。 【構成】内部に半導体素子3 を収容するための空所を有
する容器4 と、前記容器4 内に収容される半導体素子3
と、前記半導体素子3 の上面にヤング率が7000Kg/mm 2
以下のロウ材9 を介して取着され、半導体素子3 の電源
電極及び接地電極間に接続される容量素子8 とから成
る。
く安定に作動させることができる小型の半導体装置を提
供することにある。 【構成】内部に半導体素子3 を収容するための空所を有
する容器4 と、前記容器4 内に収容される半導体素子3
と、前記半導体素子3 の上面にヤング率が7000Kg/mm 2
以下のロウ材9 を介して取着され、半導体素子3 の電源
電極及び接地電極間に接続される容量素子8 とから成
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージ内に半導体素子を収容して成る半導体装置に関する
ものである。
ージ内に半導体素子を収容して成る半導体装置に関する
ものである。
【０００２】
【従来の技術】従来、コンピューター等の情報処理装置
には半導体素子収納用パッケージ内に半導体素子を気密
に収容して成る半導体装置が実装されている。
には半導体素子収納用パッケージ内に半導体素子を気密
に収容して成る半導体装置が実装されている。
【０００３】かかる従来のコンピューター等の情報処理
装置に実装される半導体装置は、まず酸化アルミニウム
質焼結体等の電気絶縁材料から成り、その上面に半導体
素子を収容するための凹部及び該凹部周辺から外周縁に
かけてモリブデン、マンガン、タングステン等の高融点
金属粉末から成るメタライズ配線層を有する絶縁基体
と、内部に収容する半導体素子を外部電気回路に電気的
に接続するために前記メタライズ配線層に銀ロウ等のロ
ウ材を介し取着された外部リード端子と、前記絶縁基体
の上面に接合取着され、絶縁基体の凹部を塞ぐ蓋体とか
ら成る半導体素子収納用パッケージを準備し、絶縁基体
の凹部底面に半導体素子をガラス、樹脂、ロウ材等の接
着剤を介して接着固定するとともに半導体素子の各電極
をメタライズ配線層にボンディングワイヤを介して電気
的に接続し、しかる後、絶縁基体上面に蓋体をガラス、
樹脂、ロウ材から成る封止材を介して接合させ、絶縁基
体と蓋体とから成る容器内部に半導体素子を気密に収容
することによって製品としての半導体装置となる。
装置に実装される半導体装置は、まず酸化アルミニウム
質焼結体等の電気絶縁材料から成り、その上面に半導体
素子を収容するための凹部及び該凹部周辺から外周縁に
かけてモリブデン、マンガン、タングステン等の高融点
金属粉末から成るメタライズ配線層を有する絶縁基体
と、内部に収容する半導体素子を外部電気回路に電気的
に接続するために前記メタライズ配線層に銀ロウ等のロ
ウ材を介し取着された外部リード端子と、前記絶縁基体
の上面に接合取着され、絶縁基体の凹部を塞ぐ蓋体とか
ら成る半導体素子収納用パッケージを準備し、絶縁基体
の凹部底面に半導体素子をガラス、樹脂、ロウ材等の接
着剤を介して接着固定するとともに半導体素子の各電極
をメタライズ配線層にボンディングワイヤを介して電気
的に接続し、しかる後、絶縁基体上面に蓋体をガラス、
樹脂、ロウ材から成る封止材を介して接合させ、絶縁基
体と蓋体とから成る容器内部に半導体素子を気密に収容
することによって製品としての半導体装置となる。
【０００４】また上記従来の半導体装置は通常、内部に
収容されている半導体素子が供給電源電圧の変動に起因
する悪影響を受けないようにするために半導体素子を収
容する半導体素子収納用パッケージの絶縁基体に容量素
子が付加されている。
収容されている半導体素子が供給電源電圧の変動に起因
する悪影響を受けないようにするために半導体素子を収
容する半導体素子収納用パッケージの絶縁基体に容量素
子が付加されている。
【０００５】尚、この半導体素子収納用パッケージへの
容量素子の付加は一般に絶縁基体内部に多層電極を配
し、多層電極間に絶縁基体材料を誘電体として一定の静
電容量を形成したり、絶縁基体にチタン酸バリウム磁器
から成る容量素子を取着したりすることによって行われ
ており、容量素子を半導体素子の電源電極と接地電極と
の間に接続することによって半導体素子に電源電圧変動
の影響が印加されないようにしている。
容量素子の付加は一般に絶縁基体内部に多層電極を配
し、多層電極間に絶縁基体材料を誘電体として一定の静
電容量を形成したり、絶縁基体にチタン酸バリウム磁器
から成る容量素子を取着したりすることによって行われ
ており、容量素子を半導体素子の電源電極と接地電極と
の間に接続することによって半導体素子に電源電圧変動
の影響が印加されないようにしている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置においては、容量素子の付加が半導体素
子を収容する半導体素子収納用パッケージの容器を構成
する絶縁基体の内部に多層電極を配することによって行
われている場合、絶縁基体は一般に酸化アルミニウム質
焼結体から成り、該酸化アルミニウム質焼結体は誘電率
が低いことから多層電極間に形成される静電容量も極め
て小さいものとなり、その結果、半導体素子への電源電
圧変動に起因する誤動作を完全に防止することができな
いという欠点を有していた。
来の半導体装置においては、容量素子の付加が半導体素
子を収容する半導体素子収納用パッケージの容器を構成
する絶縁基体の内部に多層電極を配することによって行
われている場合、絶縁基体は一般に酸化アルミニウム質
焼結体から成り、該酸化アルミニウム質焼結体は誘電率
が低いことから多層電極間に形成される静電容量も極め
て小さいものとなり、その結果、半導体素子への電源電
圧変動に起因する誤動作を完全に防止することができな
いという欠点を有していた。
【０００７】尚、この欠点を解消するために多層電極の
層数や対向面積を増大させ、多層電極間に形成される静
電容量を大きくすることも考えられるが、電極の層数や
面積を増大させると半導体素子収納用パッケージ自体の
形状が大きくなり、内部に半導体素子を収容し半導体装
置とすると該半導体装置が極めて大型なものとなる欠点
を誘発する。
層数や対向面積を増大させ、多層電極間に形成される静
電容量を大きくすることも考えられるが、電極の層数や
面積を増大させると半導体素子収納用パッケージ自体の
形状が大きくなり、内部に半導体素子を収容し半導体装
置とすると該半導体装置が極めて大型なものとなる欠点
を誘発する。
【０００８】また絶縁基体にチタン酸バリウム磁器から
成る容量素子を取着することによって半導体素子収納用
パッケージに容量素子を付加した場合、絶縁基体を形成
する酸化アルミニウム質焼結体と容量素子を形成するチ
タン酸バリウム磁器の各々の熱膨張係数が6.0 〜7.0 ×
10-6/ ℃及び11.0×10-6/ ℃であり、相違することから
絶縁基体に容量素子を取着する際、或いは内部に収容し
た半導体素子を作動させた際等において絶縁基体及び容
量素子に熱が印加されると容量素子は絶縁基体に比して
大きく膨張し、その結果、絶縁基体と容量素子の間に熱
膨張係数の相違に起因する応力が発生し、該応力によっ
て容量素子が絶縁基体から剥離したり、容量素子にクラ
ックや割れ等が発生したりするという欠点を有してい
た。
成る容量素子を取着することによって半導体素子収納用
パッケージに容量素子を付加した場合、絶縁基体を形成
する酸化アルミニウム質焼結体と容量素子を形成するチ
タン酸バリウム磁器の各々の熱膨張係数が6.0 〜7.0 ×
10-6/ ℃及び11.0×10-6/ ℃であり、相違することから
絶縁基体に容量素子を取着する際、或いは内部に収容し
た半導体素子を作動させた際等において絶縁基体及び容
量素子に熱が印加されると容量素子は絶縁基体に比して
大きく膨張し、その結果、絶縁基体と容量素子の間に熱
膨張係数の相違に起因する応力が発生し、該応力によっ
て容量素子が絶縁基体から剥離したり、容量素子にクラ
ックや割れ等が発生したりするという欠点を有してい
た。
【０００９】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子を長期間にわたり誤動作する
ことなく安定に作動させることができる小型の半導体装
置を提供することにある。
で、その目的は半導体素子を長期間にわたり誤動作する
ことなく安定に作動させることができる小型の半導体装
置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は内
部に半導体素子を収容するための空所を有する容器と、
前記容器内に収容される半導体素子と、前記半導体素子
の上面にヤング率が7000Kg/mm 2 以下のロウ材を介して
取着され、半導体素子の電源電極及び接地電極間に接続
される容量素子とから成ることを特徴とするものであ
る。
部に半導体素子を収容するための空所を有する容器と、
前記容器内に収容される半導体素子と、前記半導体素子
の上面にヤング率が7000Kg/mm 2 以下のロウ材を介して
取着され、半導体素子の電源電極及び接地電極間に接続
される容量素子とから成ることを特徴とするものであ
る。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体装置の一実施例を示し、1 は
電気絶縁材料から成る絶縁基体、2 は同じく電気絶縁材
料から成る蓋体である。この絶縁基体1 と蓋体2 とで半
導体素子3 を収容する容器4 が構成される。
る。図1 は本発明の半導体装置の一実施例を示し、1 は
電気絶縁材料から成る絶縁基体、2 は同じく電気絶縁材
料から成る蓋体である。この絶縁基体1 と蓋体2 とで半
導体素子3 を収容する容器4 が構成される。
【００１２】前記絶縁基体1 は酸化アルミニウム質焼結
体から成り、その上面の略中央部に半導体素子3 を収容
する空所を形成するための凹部1aが設けてあり、該凹部
1a底面には半導体素子3 がガラス、樹脂、ロウ材等の接
着剤を介して接着固定されている。
体から成り、その上面の略中央部に半導体素子3 を収容
する空所を形成するための凹部1aが設けてあり、該凹部
1a底面には半導体素子3 がガラス、樹脂、ロウ材等の接
着剤を介して接着固定されている。
【００１３】尚、前記酸化アルミニウム質焼結体から成
る絶縁基体1 は例えば、酸化アルミニウム(Al 2 O 3 )
、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO)
等の原料粉末に適当な有機溶剤、溶媒を添加混合して
泥漿状となすとともにこれを従来周知のドクターブレー
ド法やカレンダーロール法等を採用することによってセ
ラミックグリーンシート( セラミック生シート) を得、
しかる後、前記セラミックグリーンシートに適当な打ち
抜き加工を施すとともに複数枚積層し、高温で焼成する
ことによって製作される。
る絶縁基体1 は例えば、酸化アルミニウム(Al 2 O 3 )
、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO)
等の原料粉末に適当な有機溶剤、溶媒を添加混合して
泥漿状となすとともにこれを従来周知のドクターブレー
ド法やカレンダーロール法等を採用することによってセ
ラミックグリーンシート( セラミック生シート) を得、
しかる後、前記セラミックグリーンシートに適当な打ち
抜き加工を施すとともに複数枚積層し、高温で焼成する
ことによって製作される。
【００１４】また前記絶縁基体1 は凹部1a周辺から外周
縁にかけて導出する複数個のメタライズ配線層5 が被着
されており、該メタライズ配線層5 の凹部1a周辺部には
半導体素子3 の各電極がボンディングワイヤ6 を介して
電気的に接続され、また外周縁に導出させた部位には外
部電気回路に直接接続される外部リード端子7 が銀ロウ
等のロウ材を介しロウ付けされている。
縁にかけて導出する複数個のメタライズ配線層5 が被着
されており、該メタライズ配線層5 の凹部1a周辺部には
半導体素子3 の各電極がボンディングワイヤ6 を介して
電気的に接続され、また外周縁に導出させた部位には外
部電気回路に直接接続される外部リード端子7 が銀ロウ
等のロウ材を介しロウ付けされている。
【００１５】前記メタライズ配線層5 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、タ
ングステン等の高融点金属粉末に適当な有機溶剤、溶媒
を添加混合して得た金属ペーストを絶縁基体1 となるセ
ラミックグリーンシートに予め従来周知のスクリーン印
刷法により所定パターンに印刷塗布しておくことによっ
て絶縁基体1 の凹部1a周辺から外周縁にかけて被着形成
される。
モリブデン、マンガン等の高融点金属粉末から成り、タ
ングステン等の高融点金属粉末に適当な有機溶剤、溶媒
を添加混合して得た金属ペーストを絶縁基体1 となるセ
ラミックグリーンシートに予め従来周知のスクリーン印
刷法により所定パターンに印刷塗布しておくことによっ
て絶縁基体1 の凹部1a周辺から外周縁にかけて被着形成
される。
【００１６】尚、前記メタライズ配線層5 はその露出す
る表面にニッケル、金等の耐蝕性に優れ、且つロウ材と
濡れ性の良い金属をメッキ法等により1.0 乃至20.0μm
の厚みに層着させておくと、メタライズ配線層5 の酸化
腐食を有効に防止することができるとともにメタライズ
配線層5 へのボンディングワイヤ6 の接合及びメタライ
ズ配線層5 への外部リード端子7 のロウ付けが極めて強
固となる。従って、メタライズ配線層5 の酸化腐食を防
止し、且つメタライズ配線層5 にボンディングワイヤ6
及び外部リード端子7 を強固に接合させるにはメタライ
ズ配線層5 の露出表面にニッケル、金等を1.0 乃至20.0
μm の厚みに層着させておくことが好ましい。
る表面にニッケル、金等の耐蝕性に優れ、且つロウ材と
濡れ性の良い金属をメッキ法等により1.0 乃至20.0μm
の厚みに層着させておくと、メタライズ配線層5 の酸化
腐食を有効に防止することができるとともにメタライズ
配線層5 へのボンディングワイヤ6 の接合及びメタライ
ズ配線層5 への外部リード端子7 のロウ付けが極めて強
固となる。従って、メタライズ配線層5 の酸化腐食を防
止し、且つメタライズ配線層5 にボンディングワイヤ6
及び外部リード端子7 を強固に接合させるにはメタライ
ズ配線層5 の露出表面にニッケル、金等を1.0 乃至20.0
μm の厚みに層着させておくことが好ましい。
【００１７】また前記メタライズ配線層5 にはその一端
に外部リード端子7 が銀ロウ等のロウ材を介してロウ付
け取着されており、該外部リード端子7 は内部に収容す
る半導体素子3 を外部電気回路に接続する作用を為し、
外部リード端子7 を外部電気回路に接続させることによ
って内部に収容する半導体素子3 はメタライズ配線層5
及び外部リード端子7 を介し外部電気回路と電気的に接
続されることとなる。
に外部リード端子7 が銀ロウ等のロウ材を介してロウ付
け取着されており、該外部リード端子7 は内部に収容す
る半導体素子3 を外部電気回路に接続する作用を為し、
外部リード端子7 を外部電気回路に接続させることによ
って内部に収容する半導体素子3 はメタライズ配線層5
及び外部リード端子7 を介し外部電気回路と電気的に接
続されることとなる。
【００１８】前記外部リード端子7 はコバール金属( 鉄
ーニッケルーコバルト合金) や42アロイ( 鉄ーニッケル
合金) 等の金属材料から成り、例えばコバール金属等の
インゴット( 塊) に圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を施すことによって所定の板状に形
成される。
ーニッケルーコバルト合金) や42アロイ( 鉄ーニッケル
合金) 等の金属材料から成り、例えばコバール金属等の
インゴット( 塊) に圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を施すことによって所定の板状に形
成される。
【００１９】尚、前記外部リード端子7 はその表面にニ
ッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性の良
い金属をメッキ法等により1.0 乃至20.0μm の厚みに層
着させておくと、外部リード端子7 の酸化腐食を有効に
防止することができるとともに外部リード端子7 の外部
電気回路への接続が確実、強固となる。従って、前記外
部リード端子7 は酸化腐食等を有効に防止するために表
面にニッケル、金等を1.0 乃至20.0μm の厚みに層着さ
せておくことが好ましい。
ッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性の良
い金属をメッキ法等により1.0 乃至20.0μm の厚みに層
着させておくと、外部リード端子7 の酸化腐食を有効に
防止することができるとともに外部リード端子7 の外部
電気回路への接続が確実、強固となる。従って、前記外
部リード端子7 は酸化腐食等を有効に防止するために表
面にニッケル、金等を1.0 乃至20.0μm の厚みに層着さ
せておくことが好ましい。
【００２０】また一方、前記絶縁基体1 の凹部1aに接着
固定されている半導体素子3 の上面には更に容量素子8
が、該容量素子8 の電極を半導体素子3 の電源電極及び
接地電極に電気的に接続されるようにしてロウ材9 を介
し直接取着されている。
固定されている半導体素子3 の上面には更に容量素子8
が、該容量素子8 の電極を半導体素子3 の電源電極及び
接地電極に電気的に接続されるようにしてロウ材9 を介
し直接取着されている。
【００２１】前記容量素子8 はチタン酸バリウム磁器の
内部に複数個の対向電極を配した構造を有しており、該
容量素子8 は半導体素子3 に供給される電源電圧の変動
を平滑化して半導体素子3 の誤動作を有効に防止する作
用を為す。尚、この場合、容量素子8 は半導体素子3 の
電源電極及び接地電極に直接、取着されるため半導体素
子3 への電源電圧変動に起因する悪影響の印加は容量素
子8 によって有効に阻止され、その結果、半導体素子3
は電源電圧の変動に左右されることなく常に正常に作動
することが可能となる。
内部に複数個の対向電極を配した構造を有しており、該
容量素子8 は半導体素子3 に供給される電源電圧の変動
を平滑化して半導体素子3 の誤動作を有効に防止する作
用を為す。尚、この場合、容量素子8 は半導体素子3 の
電源電極及び接地電極に直接、取着されるため半導体素
子3 への電源電圧変動に起因する悪影響の印加は容量素
子8 によって有効に阻止され、その結果、半導体素子3
は電源電圧の変動に左右されることなく常に正常に作動
することが可能となる。
【００２２】また前記容量素子8 はチタン酸バリウム磁
器内に複数個の対向電極を配した構造を有しており、該
チタン酸バリウム磁器は誘電率が高いため容量素子8 は
小型にして、且つ大きな静電容量を持つものとなり、そ
の結果、容量素子8 で半導体素子3 の電源電圧変動に伴
う誤動作を有効に防止することができるとともに半導体
素子3 上に容量素子8 を取着させても半導体装置の形状
を特別大きなものとすることはなくなる。
器内に複数個の対向電極を配した構造を有しており、該
チタン酸バリウム磁器は誘電率が高いため容量素子8 は
小型にして、且つ大きな静電容量を持つものとなり、そ
の結果、容量素子8 で半導体素子3 の電源電圧変動に伴
う誤動作を有効に防止することができるとともに半導体
素子3 上に容量素子8 を取着させても半導体装置の形状
を特別大きなものとすることはなくなる。
【００２３】更に前記容量素子8 の半導体素子3 への取
着は、まず容量素子8 の電極を下面に導出させるととも
に該下面電極にヤング率が7000Kg/mm 2 以下のロウ材9
から成るバンプ、例えば半田バンプを取着させ、次に前
記容量素子8 のその下面の半田バンプが半導体素子3 の
上面に導出させた電源電極及び接地電極上に当接するよ
うに載置位置合わせし、最後にこれを加熱し、半田バン
プを加熱溶融させ、容量素子の電極と半導体素子3 の電
源電極及び接地電極の各々を半田を介し接合させること
によって行われる。この場合、半導体素子3 を構成する
シリコンの熱膨張係数は3.0 〜3.5 ×10-6/ ℃であり、
容量素子8 のチタン酸バリウム磁器の熱膨張係数( 11.0
×10-6/ ℃) と大きく相違することから半導体素子3 に
容量素子8 をロウ材9 を介して取着させる際、或いは半
導体素子3 を作動させた際等において半導体素子3 と容
量素子8 の取着部に両者の熱膨張係数の相違に起因する
大きな熱応力が発生するものの該熱応力は両者を接合取
着するロウ材9(半田等) がヤング率が7000Kg/mm 2 以下
とした軟質なものであるためロウ材9 を変形させること
によって良好に吸収され、その結果、半導体素子3 に容
量素子8 が容量素子8 等にクラックや割れ等を発生する
ことなく強固に取着される。
着は、まず容量素子8 の電極を下面に導出させるととも
に該下面電極にヤング率が7000Kg/mm 2 以下のロウ材9
から成るバンプ、例えば半田バンプを取着させ、次に前
記容量素子8 のその下面の半田バンプが半導体素子3 の
上面に導出させた電源電極及び接地電極上に当接するよ
うに載置位置合わせし、最後にこれを加熱し、半田バン
プを加熱溶融させ、容量素子の電極と半導体素子3 の電
源電極及び接地電極の各々を半田を介し接合させること
によって行われる。この場合、半導体素子3 を構成する
シリコンの熱膨張係数は3.0 〜3.5 ×10-6/ ℃であり、
容量素子8 のチタン酸バリウム磁器の熱膨張係数( 11.0
×10-6/ ℃) と大きく相違することから半導体素子3 に
容量素子8 をロウ材9 を介して取着させる際、或いは半
導体素子3 を作動させた際等において半導体素子3 と容
量素子8 の取着部に両者の熱膨張係数の相違に起因する
大きな熱応力が発生するものの該熱応力は両者を接合取
着するロウ材9(半田等) がヤング率が7000Kg/mm 2 以下
とした軟質なものであるためロウ材9 を変形させること
によって良好に吸収され、その結果、半導体素子3 に容
量素子8 が容量素子8 等にクラックや割れ等を発生する
ことなく強固に取着される。
【００２４】尚、前記半導体素子3 上に容量素子8 を取
着するロウ材9 はそのヤング率が7000Kg/mm 2 を越える
と半導体素子3 に容量素子8 を取着させる際等において
半導体素子3 と容量素子8 との間に大きな熱応力が発生
した場合、該熱応力をロウ材9 が良好に吸収せず、その
結果、半導体素子3 や容量素子8 にクラックや割れ等を
発生してしまう。従って、前記ロウ材9 のヤング率が70
00Kg/mm 2 以下の軟質なものに特定される。
着するロウ材9 はそのヤング率が7000Kg/mm 2 を越える
と半導体素子3 に容量素子8 を取着させる際等において
半導体素子3 と容量素子8 との間に大きな熱応力が発生
した場合、該熱応力をロウ材9 が良好に吸収せず、その
結果、半導体素子3 や容量素子8 にクラックや割れ等を
発生してしまう。従って、前記ロウ材9 のヤング率が70
00Kg/mm 2 以下の軟質なものに特定される。
【００２５】また前記半導体素子3 及び容量素子8 が収
容された絶縁基体1 はその上面に蓋体2 がガラス、樹
脂、ロウ材等から成る封止材を介して接合取着され、蓋
体2 によって絶縁基体1 の凹部1aを塞ぎ、絶縁基体1 と
蓋体2 とから成る容器4 内部に半導体素子3 及び容量素
子8 を気密に収容することによって製品としての半導体
装置となる。
容された絶縁基体1 はその上面に蓋体2 がガラス、樹
脂、ロウ材等から成る封止材を介して接合取着され、蓋
体2 によって絶縁基体1 の凹部1aを塞ぎ、絶縁基体1 と
蓋体2 とから成る容器4 内部に半導体素子3 及び容量素
子8 を気密に収容することによって製品としての半導体
装置となる。
【００２６】前記蓋体2 は絶縁基体1 とともに半導体素
子3 及び容量素子8 を気密に収容する作用を為し、酸化
アルミニウム質焼結体等の無機物やコバール金属( 鉄ー
ニッケルーコバルト合金) 等の金属材料により形成され
ている。
子3 及び容量素子8 を気密に収容する作用を為し、酸化
アルミニウム質焼結体等の無機物やコバール金属( 鉄ー
ニッケルーコバルト合金) 等の金属材料により形成され
ている。
【００２７】また前記蓋体2 は例えば酸化アルミニウム
質焼結体から成る場合、酸化アルミニウム(Al 2 O 3 )
、シリカ(SiO 2 )、カルシア(CaO) 、マグネシア(MgO)
等に適当な有機溶剤、溶媒を添加混合して原料粉末を
調整し、次に前記原料粉末を所定の金型内に充填すると
ともに一定圧力で押圧して生成形体を得、最後に前記生
成形体を約1600℃の温度で焼成することによって製作さ
れる。
質焼結体から成る場合、酸化アルミニウム(Al 2 O 3 )
、シリカ(SiO 2 )、カルシア(CaO) 、マグネシア(MgO)
等に適当な有機溶剤、溶媒を添加混合して原料粉末を
調整し、次に前記原料粉末を所定の金型内に充填すると
ともに一定圧力で押圧して生成形体を得、最後に前記生
成形体を約1600℃の温度で焼成することによって製作さ
れる。
【００２８】かくして本発明の半導体装置は外部リード
端子7 を外部電気回路に半田等のロウ材を介して接続
し、半導体素子3 の各電極を外部電気回路に電気的に接
続することによってコンピューター等の情報処理装置に
実装されることとなる。
端子7 を外部電気回路に半田等のロウ材を介して接続
し、半導体素子3 の各電極を外部電気回路に電気的に接
続することによってコンピューター等の情報処理装置に
実装されることとなる。
【００２９】尚、本発明の半導体装置は上述の実施例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能である。
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能である。
【００３０】
【発明の効果】本発明の半導体装置によれば、半導体素
子の上面に容量素子を直接取着したことから半導体素子
への電源電圧変動に起因する悪影響の印加は容量素子に
よって有効に阻止され、その結果、半導体素子は電源電
圧の変動に左右されることなく常に正常に作動すること
が可能となる。
子の上面に容量素子を直接取着したことから半導体素子
への電源電圧変動に起因する悪影響の印加は容量素子に
よって有効に阻止され、その結果、半導体素子は電源電
圧の変動に左右されることなく常に正常に作動すること
が可能となる。
【００３１】また本発明の半導体装置によれば、半導体
素子の上面に容量素子をヤング率が7000Kg/mm 2 以下の
ロウ材を介して取着したことから半導体素子に容量素子
を取着する際、或いは半導体素子を作動させた際等にお
いて半導体素子及び容量素子に熱が印加され、両者間に
両者の熱膨張係数の相違に起因する大きな熱応力が発生
したとしてもその応力はロウ材を変形させることによっ
て良好に吸収され、その結果、半導体素子に容量素子を
両者にクラックや割れ等を発生することなく強固に取着
することが可能となる。
素子の上面に容量素子をヤング率が7000Kg/mm 2 以下の
ロウ材を介して取着したことから半導体素子に容量素子
を取着する際、或いは半導体素子を作動させた際等にお
いて半導体素子及び容量素子に熱が印加され、両者間に
両者の熱膨張係数の相違に起因する大きな熱応力が発生
したとしてもその応力はロウ材を変形させることによっ
て良好に吸収され、その結果、半導体素子に容量素子を
両者にクラックや割れ等を発生することなく強固に取着
することが可能となる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
１・・・・絶縁基体 ２・・・・蓋体 ３・・・・半導体素子 ４・・・・容器 ５・・・・メタライズ配線層 ７・・・・外部リード端子 ８・・・・容量素子 ９・・・・ロウ材
Claims (1)
- 【請求項１】内部に半導体素子を収容するための空所を
有する容器と、前記容器内に収容される半導体素子と、
前記半導体素子の上面にヤング率が7000Kg/mm 2以下の
ロウ材を介して取着され、半導体素子の電源電極及び接
地電極間に接続される容量素子とから成る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06236961A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06236961A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236961A true JPH06236961A (ja) | 1994-08-23 |
Family
ID=12089095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06236961A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236961A (ja) |
-
1993
- 1993-02-10 JP JP50A patent/JPH06236961A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098217A (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JPH03196664A (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2018137534A (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP3025379B2 (ja) | 積層コンデンサの製造方法 | |
| JPH06236938A (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2878046B2 (ja) | 電子部品収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0810952Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06244294A (ja) | 電子部品収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2931468B2 (ja) | 電子部品収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ |