JPH06236962A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06236962A JPH06236962A JP5022654A JP2265493A JPH06236962A JP H06236962 A JPH06236962 A JP H06236962A JP 5022654 A JP5022654 A JP 5022654A JP 2265493 A JP2265493 A JP 2265493A JP H06236962 A JPH06236962 A JP H06236962A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- dielectric constant
- lower electrodes
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置におけるキャパシタ部
の形成に関するもので、パターニングが困難な高誘電率
のキャパシタ絶縁膜を除去する工程を施すことなく、か
つ、キャパシタ素子間の容量の低減を図ることを目的と
する。 【構成】 本発明は、前記キャパシタ部の下部電極２４
間のみに、低誘電率の絶縁膜（実施例ではＳｉＯ2 ）１
４ａ（下部電極２４の側壁）または１４ｂ（下部電極２
４間の溝全部を埋める）を設けるようにしたものであ
る。
の形成に関するもので、パターニングが困難な高誘電率
のキャパシタ絶縁膜を除去する工程を施すことなく、か
つ、キャパシタ素子間の容量の低減を図ることを目的と
する。 【構成】 本発明は、前記キャパシタ部の下部電極２４
間のみに、低誘電率の絶縁膜（実施例ではＳｉＯ2 ）１
４ａ（下部電極２４の側壁）または１４ｂ（下部電極２
４間の溝全部を埋める）を設けるようにしたものであ
る。
Description
【０００１】
【産業上の利用分野】この発明は、キャパシタ素子を有
する半導体装置における、主としてそのキャパシタ素子
の部分の構造と製造方法に関するものである。
する半導体装置における、主としてそのキャパシタ素子
の部分の構造と製造方法に関するものである。
【０００２】
【従来の技術】半導体装置におけるキャパシタ素子の従
来の製造方法と構造を図２に示し、以下に説明する。図
２の（ａ）ないし（ｃ）は第１の例の製造方法と構造で
あり、同図（ｄ）（ｅ）は第２の例である。なお、製造
方法については、キャパシタ素子形成工程以前と以後の
工程は省略してある。
来の製造方法と構造を図２に示し、以下に説明する。図
２の（ａ）ないし（ｃ）は第１の例の製造方法と構造で
あり、同図（ｄ）（ｅ）は第２の例である。なお、製造
方法については、キャパシタ素子形成工程以前と以後の
工程は省略してある。
【０００３】第１の例は、まず、図２（ａ）に示すよう
に、半導体基板（以下、単に基板と称す）２１上に絶縁
膜２２を公知の技術（例えば熱酸化法やＣＶＤ（化学的
気相成長）法）で形成し、基板２１との接続を行なうた
めにコンタクトホール２３をホトリソ（ホトリソグラフ
ィ）、エッチング技術で形成する。この図の例では、基
板２１に形成した不純物拡散層（トランジスタのソー
ス、ドレインとなる層であり、一般にイオン注入法（以
下インプラと称す）で形成する）２０とコンタクトをと
るよう前記コンタクトホール２３を形成している。
に、半導体基板（以下、単に基板と称す）２１上に絶縁
膜２２を公知の技術（例えば熱酸化法やＣＶＤ（化学的
気相成長）法）で形成し、基板２１との接続を行なうた
めにコンタクトホール２３をホトリソ（ホトリソグラフ
ィ）、エッチング技術で形成する。この図の例では、基
板２１に形成した不純物拡散層（トランジスタのソー
ス、ドレインとなる層であり、一般にイオン注入法（以
下インプラと称す）で形成する）２０とコンタクトをと
るよう前記コンタクトホール２３を形成している。
【０００４】次いで、図２（ｂ）のように前記コンタク
トホール２３に、ポリシリコン（ＰｏｌｙＳｉ）あるい
はＷ（タングステン）を、ＣＶＤ法などにより選択成長
あるいは全面成膜し、その後のエッチバックによって埋
め込む（２３ａ）。続いて、その上の所定領域にキャパ
シタの下部電極（ストレージノード）２４として、ポリ
シリコンあるいは白金などで同図に示すように複数形成
する。形成法はＣＶＤ法やスパッタ法などによる。
トホール２３に、ポリシリコン（ＰｏｌｙＳｉ）あるい
はＷ（タングステン）を、ＣＶＤ法などにより選択成長
あるいは全面成膜し、その後のエッチバックによって埋
め込む（２３ａ）。続いて、その上の所定領域にキャパ
シタの下部電極（ストレージノード）２４として、ポリ
シリコンあるいは白金などで同図に示すように複数形成
する。形成法はＣＶＤ法やスパッタ法などによる。
【０００５】次いで、図２（ｃ）のように、前記構造の
上に、キャパシタ絶縁膜２５としてＰＺＴ（ＰｂＺｒＴ
ｉＯ3 ）などの強誘電体材料（誘電率１０００程度）あ
るいはＴａＯ，ＢＳＴ（ＢａＳｒＴｉＯ3 ）などの高誘
電率の材料で形成する。本例ではＰＺＴを使用してい
る。その後、その上にキャパシタの上部電極（セルプレ
ート）２６を前記下部電極２４と同様の材料と製法で形
成し、図２（ｃ）のようなキャパシタ構造を得る。
上に、キャパシタ絶縁膜２５としてＰＺＴ（ＰｂＺｒＴ
ｉＯ3 ）などの強誘電体材料（誘電率１０００程度）あ
るいはＴａＯ，ＢＳＴ（ＢａＳｒＴｉＯ3 ）などの高誘
電率の材料で形成する。本例ではＰＺＴを使用してい
る。その後、その上にキャパシタの上部電極（セルプレ
ート）２６を前記下部電極２４と同様の材料と製法で形
成し、図２（ｃ）のようなキャパシタ構造を得る。
【０００６】第２の従来例を図２（ｄ）（ｅ）に示す。
この例は、公開技報９２−５１１７号に開示されている
ものであり、前記第１の従来例で問題となるキャパシタ
素子間の容量を低減するために、キャパシタ素子間に低
誘電率の絶縁膜（酸化膜ＳｉＯ2 など）２７を形成した
ものである。
この例は、公開技報９２−５１１７号に開示されている
ものであり、前記第１の従来例で問題となるキャパシタ
素子間の容量を低減するために、キャパシタ素子間に低
誘電率の絶縁膜（酸化膜ＳｉＯ2 など）２７を形成した
ものである。
【０００７】形成方法としては、第１の例における工程
の図２（ｃ）までの形成、即ち、キャパシタ絶縁膜２５
を全面に形成した後、図２（ｄ）に示すように、そのキ
ャパシタ絶縁膜２５を下部電極２４上の所定領域にのみ
残して、それ以外の部分は除去する。形成法は言うまで
もなく、ホトリソ、エッチング技術による。
の図２（ｃ）までの形成、即ち、キャパシタ絶縁膜２５
を全面に形成した後、図２（ｄ）に示すように、そのキ
ャパシタ絶縁膜２５を下部電極２４上の所定領域にのみ
残して、それ以外の部分は除去する。形成法は言うまで
もなく、ホトリソ、エッチング技術による。
【０００８】次いで、図２（ｅ）のように、前記除去し
た部分に低誘電率膜例えばＳｉＯ2（誘電率は約４）膜
などを形成し、その後に上部電極２６を形成し、キャパ
シタ素子間に低誘電率の絶縁膜２７のあるキャパシタ構
造を得る。
た部分に低誘電率膜例えばＳｉＯ2（誘電率は約４）膜
などを形成し、その後に上部電極２６を形成し、キャパ
シタ素子間に低誘電率の絶縁膜２７のあるキャパシタ構
造を得る。
【０００９】
【発明が解決しようとする課題】しかしながら、前述し
たキャパシタ素子の構成では以下に述べるような問題が
ある。
たキャパシタ素子の構成では以下に述べるような問題が
ある。
【００１０】即ち、第１の従来例では、ほぼ全面にキャ
パシタ絶縁膜があるため、前述したようにキャパシタ素
子間の容量が大きくなり、誤動作の原因となる。
パシタ絶縁膜があるため、前述したようにキャパシタ素
子間の容量が大きくなり、誤動作の原因となる。
【００１１】また、第２の従来例では、キャパシタ素子
間の容量は低減されるものの、製造においてキャパシタ
絶縁膜をパターニングする必要があり、このパターニン
グでＢａ，Ｓｒ，Ｐｂ，Ｚｒ，Ｔｉなどを含む誘電体材
料では除去することは難しいという問題がある。
間の容量は低減されるものの、製造においてキャパシタ
絶縁膜をパターニングする必要があり、このパターニン
グでＢａ，Ｓｒ，Ｐｂ，Ｚｒ，Ｔｉなどを含む誘電体材
料では除去することは難しいという問題がある。
【００１２】この発明は、以上述べた問題を除去するた
め、下部電極間のみに低誘電率の絶縁膜を設けるように
することにより、パターニングの困難なキャパシタ絶縁
膜の除去を行なうことなく、かつ、キャパシタ素子間容
量を低減した良好な特性を有する半導体装置を提供する
ことを目的とする。
め、下部電極間のみに低誘電率の絶縁膜を設けるように
することにより、パターニングの困難なキャパシタ絶縁
膜の除去を行なうことなく、かつ、キャパシタ素子間容
量を低減した良好な特性を有する半導体装置を提供する
ことを目的とする。
【００１３】
【課題を解決するための手段】本発明は前記目的を達成
するために、キャパシタ素子間において、下部電極間の
みに、低誘電率の絶縁膜（実施例ではＳｉＯ2 ）を設け
るようにしたものである。
するために、キャパシタ素子間において、下部電極間の
みに、低誘電率の絶縁膜（実施例ではＳｉＯ2 ）を設け
るようにしたものである。
【００１４】
【作用】本発明は、前述したように、キャパシタ部の下
部電極間のみに低誘電率の絶縁膜を設けるようにしたの
で、パターニングの困難な高誘電率のキャパシタ絶縁膜
除去を行なうことなく、かつ、キャパシタ素子間の容量
を低減でき、製造が容易で信頼性の高い半導体装置を実
現できる。
部電極間のみに低誘電率の絶縁膜を設けるようにしたの
で、パターニングの困難な高誘電率のキャパシタ絶縁膜
除去を行なうことなく、かつ、キャパシタ素子間の容量
を低減でき、製造が容易で信頼性の高い半導体装置を実
現できる。
【００１５】
【実施例】図１に本発明の実施例の製造工程を示し、以
下に説明するが、同図（ａ）ないし（ｄ）は第１の実施
例および同図（ｅ）に示す第２の実施例の製造工程の一
部を含むものである。なお、従来例と同様、キャパシタ
部形成以前の工程は省略してあり、また、同じ構成部分
には同じ符号を付してある。
下に説明するが、同図（ａ）ないし（ｄ）は第１の実施
例および同図（ｅ）に示す第２の実施例の製造工程の一
部を含むものである。なお、従来例と同様、キャパシタ
部形成以前の工程は省略してあり、また、同じ構成部分
には同じ符号を付してある。
【００１６】第１の実施例は、まず、図１（ａ）に示す
ように、従来同様、半導体基板２１上に絶縁膜２２を形
成し、所定領域に基板２１との接続を行なうためのコン
タクトホール２３ａを形成し、そのホール２３ａをＷあ
るいはＰｏｌｙＳｉで埋め込む。その後、その上の所定
部分にキャパシタの下部電極２４を複数形成する。ここ
までは、従来例図２の（ｂ）までの工程と同じであり、
下部電極２４は２個を例として図示してある。つまり、
キャパシタ部２個を例示したものである。
ように、従来同様、半導体基板２１上に絶縁膜２２を形
成し、所定領域に基板２１との接続を行なうためのコン
タクトホール２３ａを形成し、そのホール２３ａをＷあ
るいはＰｏｌｙＳｉで埋め込む。その後、その上の所定
部分にキャパシタの下部電極２４を複数形成する。ここ
までは、従来例図２の（ｂ）までの工程と同じであり、
下部電極２４は２個を例として図示してある。つまり、
キャパシタ部２個を例示したものである。
【００１７】この後、図１（ｂ）に示すように、全面に
５〜３０ｎｍ程度の薄い低誘電率の絶縁膜例えばシリコ
ン酸化膜（ＳｉＯ2 ）（誘電率約４）１４を公知のＣＶ
Ｄ法などステップカバレージのよい方法により形成す
る。勿論、熱酸化法などによる酸化によってもできる。
５〜３０ｎｍ程度の薄い低誘電率の絶縁膜例えばシリコ
ン酸化膜（ＳｉＯ2 ）（誘電率約４）１４を公知のＣＶ
Ｄ法などステップカバレージのよい方法により形成す
る。勿論、熱酸化法などによる酸化によってもできる。
【００１８】次いで、図１（ｃ）のように、異方性エッ
チングにより、平坦部（下部電極２４上および該下部電
極２４間の基板２１上）の前記絶縁膜１４を除去し、下
部電極２４の側壁のみに該絶縁膜１４を残す（１４ａと
表示）。即ち、下部電極２４のいわばサイドウォールと
して形成する。
チングにより、平坦部（下部電極２４上および該下部電
極２４間の基板２１上）の前記絶縁膜１４を除去し、下
部電極２４の側壁のみに該絶縁膜１４を残す（１４ａと
表示）。即ち、下部電極２４のいわばサイドウォールと
して形成する。
【００１９】次いで、その上に従来同様、ＰＺＴなどの
高誘電率の膜２５を形成し、その上に上部電極２６を形
成し、図１（ｄ）のように、下部電極２４の側壁に低誘
電率の絶縁膜１４ａがあるキャパシタ構造を得る。
高誘電率の膜２５を形成し、その上に上部電極２６を形
成し、図１（ｄ）のように、下部電極２４の側壁に低誘
電率の絶縁膜１４ａがあるキャパシタ構造を得る。
【００２０】第２の実施例は、構造としては図１（ｅ）
に示すように、低誘電率の絶縁膜１４ｂが下部電極２４
間のいわば溝全部に埋め込むように設けられたものであ
る。
に示すように、低誘電率の絶縁膜１４ｂが下部電極２４
間のいわば溝全部に埋め込むように設けられたものであ
る。
【００２１】その形成方法としては、図１（ｂ）の工程
において、低誘電率の絶縁膜（第１の実施例同様、例え
ばＳｉＯ2 ）１４を、下部電極２４間の溝を埋め込むよ
うに全面に第１の実施例よりも厚く形成し、その後、全
面エッチバックすることにより、図１（ｅ）に示すよう
な下部電極２４間の溝が完全に前記絶縁膜１４で埋め込
まれた構造（１４ｂと表示）となる。この後は、第１の
実施例同様、その上にキャパシタ絶縁膜２５、上部電極
２６を形成して、図１（ｅ）のような下部電極２４間が
前記絶縁膜１４ｂで埋まったキャパシタ構造を得る。
において、低誘電率の絶縁膜（第１の実施例同様、例え
ばＳｉＯ2 ）１４を、下部電極２４間の溝を埋め込むよ
うに全面に第１の実施例よりも厚く形成し、その後、全
面エッチバックすることにより、図１（ｅ）に示すよう
な下部電極２４間の溝が完全に前記絶縁膜１４で埋め込
まれた構造（１４ｂと表示）となる。この後は、第１の
実施例同様、その上にキャパシタ絶縁膜２５、上部電極
２６を形成して、図１（ｅ）のような下部電極２４間が
前記絶縁膜１４ｂで埋まったキャパシタ構造を得る。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
半導体装置におけるキャパシタ部の形成として、下部電
極間のみに低誘電率の絶縁膜を形成するようにしたの
で、パターニングの困難な高誘電率のキャパシタ絶縁膜
を除去する工程が必要でなく、かつ、キャパシタ素子間
の容量を低減することができ、製造が容易で信頼性の高
いキャパシタ素子を有する半導体装置を実現できる。
半導体装置におけるキャパシタ部の形成として、下部電
極間のみに低誘電率の絶縁膜を形成するようにしたの
で、パターニングの困難な高誘電率のキャパシタ絶縁膜
を除去する工程が必要でなく、かつ、キャパシタ素子間
の容量を低減することができ、製造が容易で信頼性の高
いキャパシタ素子を有する半導体装置を実現できる。
【図１】本発明の実施例
【図２】従来例
１４ 低誘電率絶縁膜 ２１ 半導体基板 ２２ 絶縁膜 ２３ａ コンタクトホール ２４ 下部電極 ２５ キャパシタ絶縁膜 ２６ 上部電極
Claims (3)
- 【請求項１】 キャパシタ絶縁膜を上部電極と下部電極
とで挟間してなるキャパシタ素子を有する半導体装置の
該キャパシタ素子部の構造として、複数の前記下部電極
の間に前記キャパシタ絶縁膜に比べ低誘電率の絶縁膜を
設けたことを特徴とする半導体装置。 - 【請求項２】 前記下部電極の側壁に前記低誘電率の絶
縁膜をサイドウォール的に設けたことを特徴とする請求
項１記載の半導体装置。 - 【請求項３】（ａ）半導体基板上に、キャパシタの下部
電極を複数形成する工程、 （ｂ）前記下部電極間に、低誘電率の絶縁膜を形成する
工程、 （ｃ）前記下部電極および絶縁膜の上に、ＰＺＴやＴａ
Ｏ等の前記絶縁膜に比べ高誘電率のキャパシタ絶縁膜を
形成し、その上にキャパシタ上部電極を形成する工程、
以上の工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022654A JPH06236962A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022654A JPH06236962A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236962A true JPH06236962A (ja) | 1994-08-23 |
Family
ID=12088834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5022654A Pending JPH06236962A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236962A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093575A (en) * | 1996-09-04 | 2000-07-25 | Nippon Steel Corporation | Semiconductor device and production method of a semiconductor device having a capacitor |
-
1993
- 1993-02-10 JP JP5022654A patent/JPH06236962A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093575A (en) * | 1996-09-04 | 2000-07-25 | Nippon Steel Corporation | Semiconductor device and production method of a semiconductor device having a capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541812B2 (en) | Capacitor and method for forming the same | |
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| JPH08330543A (ja) | 半導体素子のキャパシター製造方法 | |
| JP3250257B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11345944A (ja) | Ｄｒａｍセルキャパシタ及びその製造方法 | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| KR100301369B1 (ko) | 반도체메모리장치의커패시터제조방법 | |
| US5104821A (en) | Method for fabricating stacked capacitors in a DRAM cell | |
| JPH09237879A (ja) | 半導体装置のキャパシタ製造方法 | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| JP2000091540A (ja) | キャパシタの製造方法及びその構造 | |
| JPH0629463A (ja) | 半導体素子の製造方法 | |
| US5849617A (en) | Method for fabricating a nested capacitor | |
| US6525363B1 (en) | Integrated circuit configuration with at least one capacitor and method for producing the same | |
| JPH06236962A (ja) | 半導体装置およびその製造方法 | |
| JP3085831B2 (ja) | 半導体装置の製造方法 | |
| JP3685997B2 (ja) | 集積回路装置に適した凹部を備えた基板及びその製造方法 | |
| US6303491B1 (en) | Method for fabricating self-aligned contact hole | |
| KR0179556B1 (ko) | 반도체소자의캐패시터및그제조방법 | |
| JP3303852B2 (ja) | 半導体装置およびその製造方法 | |
| JP2956234B2 (ja) | 半導体メモリ装置とその製造方法 | |
| JPH09172149A (ja) | 半導体装置及びその製造方法 | |
| KR0183728B1 (ko) | 반도체장치의 캐패시터 및 그 제조방법 | |
| US6133091A (en) | Method of fabricating a lower electrode of capacitor |