JPH06237281A - キャリアリーク調整回路 - Google Patents
キャリアリーク調整回路Info
- Publication number
- JPH06237281A JPH06237281A JP5021547A JP2154793A JPH06237281A JP H06237281 A JPH06237281 A JP H06237281A JP 5021547 A JP5021547 A JP 5021547A JP 2154793 A JP2154793 A JP 2154793A JP H06237281 A JPH06237281 A JP H06237281A
- Authority
- JP
- Japan
- Prior art keywords
- output
- carrier leak
- digital data
- converter
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 直交変調器に実データを入力せずに調整が出
来る簡単なキャリアリーク調整回路を実現する。 【構成】 I ，Q チャネルのベースバンドの所定ビット
数の入力データD1,D2を、正負のアナログ信号に変換す
る D/A変換器11,21と、変換信号を所定レベルに増幅す
るベースバンド増幅器12,22と、増幅出力の占有帯域制
限の為のロールオフ濾波器13,23と、無変調のキャリア
信号を発生するローカル発振器3と、その出力信号とロ
ールオフ濾波器の各出力とを乗算し振幅変調するミキサ
14,24と、その各出力を合成して出力を得るハイブリッ
ド４とからなるキャリアのリークを最小に調整する回路
において、 D/A変換器の前段に、外部からの切換信号C
により、入力データのそのままか、又は中心値に最も近
いデータかを選択して出力するメモリROM1,2を具え、通
常はデータのそのままを出力し、メンテナンス時には、
中心値に最も近いデータを出力するように構成する。
来る簡単なキャリアリーク調整回路を実現する。 【構成】 I ，Q チャネルのベースバンドの所定ビット
数の入力データD1,D2を、正負のアナログ信号に変換す
る D/A変換器11,21と、変換信号を所定レベルに増幅す
るベースバンド増幅器12,22と、増幅出力の占有帯域制
限の為のロールオフ濾波器13,23と、無変調のキャリア
信号を発生するローカル発振器3と、その出力信号とロ
ールオフ濾波器の各出力とを乗算し振幅変調するミキサ
14,24と、その各出力を合成して出力を得るハイブリッ
ド４とからなるキャリアのリークを最小に調整する回路
において、 D/A変換器の前段に、外部からの切換信号C
により、入力データのそのままか、又は中心値に最も近
いデータかを選択して出力するメモリROM1,2を具え、通
常はデータのそのままを出力し、メンテナンス時には、
中心値に最も近いデータを出力するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル多重無線の
振幅変調の一種のＡＳＫ方式又はＱＡＭ方式の直交変調
器のメンテナンス時に、所謂キャリアリークを少なく調
整するキャリアリーク調整回路の構成法に関する。
振幅変調の一種のＡＳＫ方式又はＱＡＭ方式の直交変調
器のメンテナンス時に、所謂キャリアリークを少なく調
整するキャリアリーク調整回路の構成法に関する。
【０００２】
【従来の技術】図５に従来のＱＡＭ（直交振幅変調）方
式の直交変調器の回路構成を示す。入力のＩチャネルと
Q チャネルの２系列のベースバンドのディジタルデータ
を、夫々、正負のアナログ信号に変換する D/A変換器1
1,21 と、変換された各アナログ信号を所定レベルに夫
々増幅するオペアンプのベースバンド増幅器12,22 と、
各々の出力の占有帯域制限の為の高域カットのロールオ
フ濾波器13,23 と、無変調のキャリア信号を発生するロ
ーカル発振器3 と、該ローカル発振器の出力のキャリア
信号と前記ロールオフ濾波器13,23 の各出力とを乗算し
振幅変調するミキサ14,24 と、該ミキサ14,24 の各出力
を互に直交する位相(90 ゜位相差)で合成して,ＱＡＭ変
調波出力を得るハイブリッド4 とから構成されている。
そして其のＱＡＭ変調波出力のＩチャネル成分とQ チャ
ネル成分の直交度(90 ゜)の外れを来たす所謂キャリア
リークの根本原因は、 D/A変換器11, 21の各アナログ出
力の有するDC成分である。キャリアリークは、其のDC分
の度合いが大きいと、受信側のＱＡＭ復調器のキャリア
再生回路のＰＬＬの引き込み特性が悪くなることもあっ
て、ディジタル多重無線の変復調特性に悪影響が生じる
ことがある。従来は、直交変調器のメンテナンス時にキ
ャリアリークを少なくする為に、上記ベースバンド増幅
器12,22 の各オペアンプの負入力側- の所謂オフセット
電圧を調節することで、 D/A変換器11,21 の各出力のDC
分を吸収し、キャリアリークを軽減していた。
式の直交変調器の回路構成を示す。入力のＩチャネルと
Q チャネルの２系列のベースバンドのディジタルデータ
を、夫々、正負のアナログ信号に変換する D/A変換器1
1,21 と、変換された各アナログ信号を所定レベルに夫
々増幅するオペアンプのベースバンド増幅器12,22 と、
各々の出力の占有帯域制限の為の高域カットのロールオ
フ濾波器13,23 と、無変調のキャリア信号を発生するロ
ーカル発振器3 と、該ローカル発振器の出力のキャリア
信号と前記ロールオフ濾波器13,23 の各出力とを乗算し
振幅変調するミキサ14,24 と、該ミキサ14,24 の各出力
を互に直交する位相(90 ゜位相差)で合成して,ＱＡＭ変
調波出力を得るハイブリッド4 とから構成されている。
そして其のＱＡＭ変調波出力のＩチャネル成分とQ チャ
ネル成分の直交度(90 ゜)の外れを来たす所謂キャリア
リークの根本原因は、 D/A変換器11, 21の各アナログ出
力の有するDC成分である。キャリアリークは、其のDC分
の度合いが大きいと、受信側のＱＡＭ復調器のキャリア
再生回路のＰＬＬの引き込み特性が悪くなることもあっ
て、ディジタル多重無線の変復調特性に悪影響が生じる
ことがある。従来は、直交変調器のメンテナンス時にキ
ャリアリークを少なくする為に、上記ベースバンド増幅
器12,22 の各オペアンプの負入力側- の所謂オフセット
電圧を調節することで、 D/A変換器11,21 の各出力のDC
分を吸収し、キャリアリークを軽減していた。
【０００３】
【発明が解決しようとする課題】然しながら、上記の従
来のキャリアリーク軽減方法では、ベースバンド増幅器
12,22 の各オペアンプの調節が可成りの微調整となり、
簡単にはキャリアリークを軽減することが出来ない。ま
た、各変調器単体の試験調整時にキャリアリークを最小
に調整したとしても、該変調器を実際に送信装置に実装
し使用する時には、部品の温度特性等もあって、キャリ
アリークが大きくなっていることがある。それで従来の
キャリアリークの調整は、直交変調器に実際のディジタ
ルデータを入力し変調して被変調波を出力させ、その被
変調波出力を所謂スペクトラムアナライザー等を用いて
観測しながら、ベースバンド増幅器12,22 の各オペアン
プを調節する方法であった。つまり、被変調波出力を時
間的に掃引して帯状となっている状態で観測していた。
本発明の目的は、直交変調器のメンテナンス時に、該変
調器に実際のディジタルデータを入力せずともキャリア
リークの調整が出来る簡単なキャリアリーク調整回路を
実現することにある。
来のキャリアリーク軽減方法では、ベースバンド増幅器
12,22 の各オペアンプの調節が可成りの微調整となり、
簡単にはキャリアリークを軽減することが出来ない。ま
た、各変調器単体の試験調整時にキャリアリークを最小
に調整したとしても、該変調器を実際に送信装置に実装
し使用する時には、部品の温度特性等もあって、キャリ
アリークが大きくなっていることがある。それで従来の
キャリアリークの調整は、直交変調器に実際のディジタ
ルデータを入力し変調して被変調波を出力させ、その被
変調波出力を所謂スペクトラムアナライザー等を用いて
観測しながら、ベースバンド増幅器12,22 の各オペアン
プを調節する方法であった。つまり、被変調波出力を時
間的に掃引して帯状となっている状態で観測していた。
本発明の目的は、直交変調器のメンテナンス時に、該変
調器に実際のディジタルデータを入力せずともキャリア
リークの調整が出来る簡単なキャリアリーク調整回路を
実現することにある。
【０００４】
【課題を解決するための手段】この目的達成のための本
発明の基本構成は次の考え方に基づく。変調器に実際の
変化するディジタルデータを入力せず、正負のアナログ
信号を出力する D/A変換器11,21 の入力のディジタルデ
ータとして常に正負の境界の中心値の一定データを与え
て被変調波出力を観測すると、ローカル発振器3 の出力
のキャリア信号のみの一波が観測される。ここで D/A変
換器11,21 の入力の中心値とは、入力が例えば８bit の
ディジタルデータならば、十進数 0〜255 の中心値127.
5 に最も近い値128の 10000000 か 127の 01111111 の
何れかのディジタル信号であることに着目する。それ
で、 D/A変換器11,21 の前段に、外部からの切換信号C
により、入力の所定ビット数の各データD1,D2そのまま
か又は該入力のデータD1,D2の中心値に最も近いデータ
かを選択して出力するメモリROM 1,2 を具え、通常時に
は、該ROM 1,2 から該入力の各ディジタルデータ D1,D2
のそのままを出力し、メンテナンス時には、該入力のデ
ィジタルデータ D1,D2の中心値に最も近いディジタルデ
ータを出力するように構成する。
発明の基本構成は次の考え方に基づく。変調器に実際の
変化するディジタルデータを入力せず、正負のアナログ
信号を出力する D/A変換器11,21 の入力のディジタルデ
ータとして常に正負の境界の中心値の一定データを与え
て被変調波出力を観測すると、ローカル発振器3 の出力
のキャリア信号のみの一波が観測される。ここで D/A変
換器11,21 の入力の中心値とは、入力が例えば８bit の
ディジタルデータならば、十進数 0〜255 の中心値127.
5 に最も近い値128の 10000000 か 127の 01111111 の
何れかのディジタル信号であることに着目する。それ
で、 D/A変換器11,21 の前段に、外部からの切換信号C
により、入力の所定ビット数の各データD1,D2そのまま
か又は該入力のデータD1,D2の中心値に最も近いデータ
かを選択して出力するメモリROM 1,2 を具え、通常時に
は、該ROM 1,2 から該入力の各ディジタルデータ D1,D2
のそのままを出力し、メンテナンス時には、該入力のデ
ィジタルデータ D1,D2の中心値に最も近いディジタルデ
ータを出力するように構成する。
【０００５】
【作用】本発明では、 D/A変換器11,21の入力に、此の
入力データの中心値の、例えば入力データが８bit なら
ば０〜255 の中心値127.5 に最も近い値の８bit の 100
00000 か又は 01111111 のディジタルデータを入力する
ことで、D/A変換器11, 21は、最小のDC分のみのアナロ
グ信号を出力することとなり、このDC分の出力が変調器
出力として観測される。即ち、この時の変調器出力がそ
のままキャリアリークとなるから、逆に此のDC分が変調
器出力として観測される様に、ベースバンド増幅器12,2
2 の各オペアンプを調節する方法でキャリアリークの調
整を行うことで、直交変調器のキャリアリークが最少の
状態となる。
入力データの中心値の、例えば入力データが８bit なら
ば０〜255 の中心値127.5 に最も近い値の８bit の 100
00000 か又は 01111111 のディジタルデータを入力する
ことで、D/A変換器11, 21は、最小のDC分のみのアナロ
グ信号を出力することとなり、このDC分の出力が変調器
出力として観測される。即ち、この時の変調器出力がそ
のままキャリアリークとなるから、逆に此のDC分が変調
器出力として観測される様に、ベースバンド増幅器12,2
2 の各オペアンプを調節する方法でキャリアリークの調
整を行うことで、直交変調器のキャリアリークが最少の
状態となる。
【０００６】
【実施例】図１の原理図はそのまま本発明の第１実施例
の回路構成を示す。この実施例を図４の従来例と比べる
と、I チャネルと Qチャネルの各 D/A変換器11,21 の前
段にフリップフロップFFのROM 1, ROM 2が設けられてい
る。各ROM 1, ROM 2は、外部からの切換信号Cにより、
通常時とメンテナンス時とで個別に其の出力が切り換え
られ、通常時には,入力の各ディジタルデータD1,D2をそ
のまま D/A変換器11,21 へ出力し、メンテナンス時に
は,各入力データD1,D2の如何に拘らず D/A変換器11,21
への出力データは、該 D/A変換器11,21 の所定の範囲の
中心値, 若し入力範囲が８bit の 0〜255 の範囲なら
ば、其の中心値127.5に最も近い値128の10000000か 127
の 01111111 の各８bit データを常に出力するようにし
て置く。実際のキャリアリークの調整法としては、外部
からの切換信号Cによるメンテナンス時に、この時の変
調波出力を例えばパワーメータ等で測定しながら、ベー
スバンド増幅器12,22 の各オペアンプのオフセット電圧
を調節し、パワーメータが最小を示すオフセット電圧値
に調整する。この簡単な方法で変調器出力のキャリアリ
ークを最小とする調整が出来ることになる。しかし、図
２の第１実施例の方法では、D/A変換器11,21 の出力の
アナログ信号にDC分が含まれることになる。入力データ
D1,D2が例えば８bit の場合は、その入力範囲 0〜255
の本当の中心値127.5 は、 128の 10000000 と 127の 0
1111111 の中間にあるので、 D/A変換器11,21 の出力か
ら 128−127.5 = 127.5 −127= 0.5に相当するDC分を無
くすことは出来ない。そこで、 D/A変換器11,21 の出力
のDC分を擬似的に無くす為に、図３の第２実施例の方法
の如く、各ROM 1,ROM 2 から各 D/A変換器11,21 へ、12
8の 10000000 と 127の 01111111 の二つの８bitデータ
を交互に周期的に入力してやる。そうすれば、各 D/A変
換器11,21 の出力信号は、擬似的に正弦波となり DC 分
は観測されなくなる。この第２実施例の方法によりキャ
リアリーク調整を行うと、前記の第１実施例の方法より
も更に正確に調整することが出来る。また、第３実施例
として、上記の第１実施例又は第２実施例の構成にて、
電源投入時あるいは切換信号C によるメンテナンス時
に、ベースバンド増幅器12,22 の各利得を制御すること
で、直交変調器の出力のキャリアリークを最小とする調
整を自動的に行うことが出来る。
の回路構成を示す。この実施例を図４の従来例と比べる
と、I チャネルと Qチャネルの各 D/A変換器11,21 の前
段にフリップフロップFFのROM 1, ROM 2が設けられてい
る。各ROM 1, ROM 2は、外部からの切換信号Cにより、
通常時とメンテナンス時とで個別に其の出力が切り換え
られ、通常時には,入力の各ディジタルデータD1,D2をそ
のまま D/A変換器11,21 へ出力し、メンテナンス時に
は,各入力データD1,D2の如何に拘らず D/A変換器11,21
への出力データは、該 D/A変換器11,21 の所定の範囲の
中心値, 若し入力範囲が８bit の 0〜255 の範囲なら
ば、其の中心値127.5に最も近い値128の10000000か 127
の 01111111 の各８bit データを常に出力するようにし
て置く。実際のキャリアリークの調整法としては、外部
からの切換信号Cによるメンテナンス時に、この時の変
調波出力を例えばパワーメータ等で測定しながら、ベー
スバンド増幅器12,22 の各オペアンプのオフセット電圧
を調節し、パワーメータが最小を示すオフセット電圧値
に調整する。この簡単な方法で変調器出力のキャリアリ
ークを最小とする調整が出来ることになる。しかし、図
２の第１実施例の方法では、D/A変換器11,21 の出力の
アナログ信号にDC分が含まれることになる。入力データ
D1,D2が例えば８bit の場合は、その入力範囲 0〜255
の本当の中心値127.5 は、 128の 10000000 と 127の 0
1111111 の中間にあるので、 D/A変換器11,21 の出力か
ら 128−127.5 = 127.5 −127= 0.5に相当するDC分を無
くすことは出来ない。そこで、 D/A変換器11,21 の出力
のDC分を擬似的に無くす為に、図３の第２実施例の方法
の如く、各ROM 1,ROM 2 から各 D/A変換器11,21 へ、12
8の 10000000 と 127の 01111111 の二つの８bitデータ
を交互に周期的に入力してやる。そうすれば、各 D/A変
換器11,21 の出力信号は、擬似的に正弦波となり DC 分
は観測されなくなる。この第２実施例の方法によりキャ
リアリーク調整を行うと、前記の第１実施例の方法より
も更に正確に調整することが出来る。また、第３実施例
として、上記の第１実施例又は第２実施例の構成にて、
電源投入時あるいは切換信号C によるメンテナンス時
に、ベースバンド増幅器12,22 の各利得を制御すること
で、直交変調器の出力のキャリアリークを最小とする調
整を自動的に行うことが出来る。
【０００７】
【発明の効果】以上説明した如く、本発明によれば、直
交変調器で生じるキャリアリークの度合いを容易に最小
に抑えられる。また、電源投入時やメンテナンス時に自
動的にキャリアリークの調整を行なえる効果が得られ
る。
交変調器で生じるキャリアリークの度合いを容易に最小
に抑えられる。また、電源投入時やメンテナンス時に自
動的にキャリアリークの調整を行なえる効果が得られ
る。
【図１】 本発明の請求項１のキャリアリーク調整回路
の基本構成を示す原理図
の基本構成を示す原理図
【図２】 本発明の請求項１の実施例の動作を説明する
為の D/A変換器の入力の８bit のディジタルデータと十
進数の対応を示す図
為の D/A変換器の入力の８bit のディジタルデータと十
進数の対応を示す図
【図３】 本発明の請求項２に対応する実施例の回路構
成図
成図
【図４】 本発明の請求項３に対応する実施例の回路構
成図
成図
【図５】 従来のＱＡＭ方式の直交変調器の構成図
1,2 はＩチャネルとＱチャネルの所定ビット数で一定範
囲の入力データD1,D2を記憶する各フリップフロップFF
から成るメモリROM であり、外部からの切換信号C によ
り、通常時は入力の各データD1,D2そのままを, メンテ
ナンス時はそのデータD1,D2の中心値に最も近い値のデ
ィジタルデータを切換えて出力するもの。11,21 は ROM
1,ROM 2からの各出力データD1,D2を正負のアナログ信
号に変換するD/A変換器、12,22 はベースバンド増幅
器、13,23 はロールオフ濾波器、14, 24は振幅変調用の
乗算器、3 はローカル発振器、4 は直交位相で合成して
直交変調波出力を得るハイブリッドである。
囲の入力データD1,D2を記憶する各フリップフロップFF
から成るメモリROM であり、外部からの切換信号C によ
り、通常時は入力の各データD1,D2そのままを, メンテ
ナンス時はそのデータD1,D2の中心値に最も近い値のデ
ィジタルデータを切換えて出力するもの。11,21 は ROM
1,ROM 2からの各出力データD1,D2を正負のアナログ信
号に変換するD/A変換器、12,22 はベースバンド増幅
器、13,23 はロールオフ濾波器、14, 24は振幅変調用の
乗算器、3 はローカル発振器、4 は直交位相で合成して
直交変調波出力を得るハイブリッドである。
Claims (3)
- 【請求項１】 入力のＩチャネルとQ チャネルの２系列
のベースバンドの所定ビット数のディジタルデータ(D1,
D2)を、夫々正負のアナログ信号に変換するD/A変換器(1
1,21)と、変換された各アナログ信号を所定レベルに夫
々増幅するオペアンプのベースバンド増幅器(12,22)
と、各々の増幅出力の占有帯域制限の為の高域カットの
ロールオフ濾波器(13,23)と、無線周波数の無変調のキ
ャリア信号を発生すローカル発振器(3)と、該ローカル
発振器の出力のキャリア信号と前記ロールオフ濾波器(1
3,23)の各出力とを乗算し振幅変調するミキサ(14,24)
と、該ミキサ14,24 の各出力を互に直交する位相で合成
して直交変調波出力を得るハイブリッド(4)とからなる
直交変調器のキャリアのリークを最小に調整するキャリ
アリーク調整回路において、該 D/A変換器(11,21) の前
段に、外部からの切換信号(C) により、入力の所定ビッ
ト数の各ディジタルデータ(D1,D2) のそのままか又は該
入力のディジタルデータ(D1,D2) の中心値に最も近いデ
ィジタルデータかを選択して出力するメモリROM(1,2)を
具え、通常時には、該ROM(1,2)から該入力の各ディジタ
ルデータ(D1,D2) のそのままを該 D/A変換器(11,21)へ
出力し、メンテナンス時には、該入力のディジタルデー
タ(D1,D2) の中心値に最も近いディジタルデータを該 D
/A変換器へ出力することを特徴としたキャリアリーク調
整回路。 - 【請求項２】 前記外部からの切換信号(C) により定め
られる直交変調器のメンテナンス時に、該メモリROM(1,
2)から該入力のディジタルデータ(D1,D2) の中心値に最
も近い二つのディジタルデータを交互に周期的に該 D/A
変換器(11,21)へ出力して該直交変調波出力のDC分を無
くすることを特徴とした請求項１記載のキャリアリーク
調整回路。 - 【請求項３】 前記外部からの切換信号(C) による直交
変調器のメンテナンス又は電源投入の時のみ、電源電圧
を整流した出力により、該ベースバンド増幅器(12,22)
の利得を制御することにより、自動的に前記キャリアリ
ーク調整を開始することを特徴とした請求項１記載のキ
ャリアリーク調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021547A JPH06237281A (ja) | 1993-02-10 | 1993-02-10 | キャリアリーク調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021547A JPH06237281A (ja) | 1993-02-10 | 1993-02-10 | キャリアリーク調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06237281A true JPH06237281A (ja) | 1994-08-23 |
Family
ID=12058018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5021547A Withdrawn JPH06237281A (ja) | 1993-02-10 | 1993-02-10 | キャリアリーク調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06237281A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148020A (ja) * | 2008-12-22 | 2010-07-01 | Fujitsu Ltd | 無線送信機、キャリアリーク制御方法 |
-
1993
- 1993-02-10 JP JP5021547A patent/JPH06237281A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148020A (ja) * | 2008-12-22 | 2010-07-01 | Fujitsu Ltd | 無線送信機、キャリアリーク制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7072626B2 (en) | Polar modulation transmitter | |
| US8626082B2 (en) | Polar feedback receiver for modulator | |
| EP0782789B1 (en) | Efficient linear power amplification | |
| JP2000286915A (ja) | 信号変調回路及び信号変調方法 | |
| US6993091B2 (en) | Correction of DC-offset of I/Q modulator | |
| US7409004B2 (en) | Hybrid polar modulator differential phase Cartesian feedback correction circuit for power amplifier linearization | |
| US7817970B2 (en) | Transmitting/receiving device having a polar modulator with variable predistortion | |
| EP3716560B1 (en) | Processing transmission signals in radio transmitter | |
| US7035341B2 (en) | Quadrature gain and phase imbalance correction in a receiver | |
| US8867596B2 (en) | Methods and apparatuses of calibrating I/Q mismatch in communication circuit | |
| US6798844B2 (en) | Correction of phase and amplitude imbalance of I/Q modulator | |
| JP2001230695A (ja) | 無線機及びそれに使用する周波数変換方法 | |
| CN114374399B (zh) | 高精度iq失衡矫正系统 | |
| JPH06303045A (ja) | 負帰還増幅器 | |
| JP4584336B2 (ja) | Ｆｍ変調を用いたポーラ変調装置および方法 | |
| JPH06237281A (ja) | キャリアリーク調整回路 | |
| JP4214635B2 (ja) | ディジタル無線装置 | |
| US20040066857A1 (en) | Reducing I/Q imbalance through image rejection | |
| JP2005304007A (ja) | 位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
| GB2334187A (en) | Quadrature modulator with automatic compensation | |
| JPH0583308A (ja) | デイジタル変調信号発生器 | |
| JP2000115264A (ja) | ディジタル変調装置 | |
| JPH1127332A (ja) | 直交振幅歪み補正回路 | |
| JPH04275745A (ja) | 直交変調回路 | |
| JPH1013283A (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |