JPH06237481A - 入力バッファ形スイッチ装置 - Google Patents
入力バッファ形スイッチ装置Info
- Publication number
- JPH06237481A JPH06237481A JP2393793A JP2393793A JPH06237481A JP H06237481 A JPH06237481 A JP H06237481A JP 2393793 A JP2393793 A JP 2393793A JP 2393793 A JP2393793 A JP 2393793A JP H06237481 A JPH06237481 A JP H06237481A
- Authority
- JP
- Japan
- Prior art keywords
- input
- packet
- output
- input buffer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 167
- 230000005540 biological transmission Effects 0.000 claims description 10
- 239000000725 suspension Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ATMセル流の遅延や、ATMセル流量の揺
らぎを僅かなものに軽減する。 【構成】 0系SW31から1系SW32に切り替える
場合に、制御部30はセレクタ39、40を0系から1
系側に切り替えさせ、同時に1系の各入力バッファ3
6、37を読出し停止させる。0系に残っているセルは
出力インタフェース部41、42で多重化されて出力さ
れる。0系の入力バッファ33、34のいずれかが空に
なると、対応する1系の入力バッファ36又は37を読
出し停止を解除する。出力インタフェース部41、42
は、0系からのセルと1系からのセルとの多重化を2倍
速(2×f1)のクロックCK2で行い、バッファ4
4、46にCK2で格納し、読み出すときには入力セル
の伝送速度(f1)で読出してセルを出力する。
らぎを僅かなものに軽減する。 【構成】 0系SW31から1系SW32に切り替える
場合に、制御部30はセレクタ39、40を0系から1
系側に切り替えさせ、同時に1系の各入力バッファ3
6、37を読出し停止させる。0系に残っているセルは
出力インタフェース部41、42で多重化されて出力さ
れる。0系の入力バッファ33、34のいずれかが空に
なると、対応する1系の入力バッファ36又は37を読
出し停止を解除する。出力インタフェース部41、42
は、0系からのセルと1系からのセルとの多重化を2倍
速(2×f1)のクロックCK2で行い、バッファ4
4、46にCK2で格納し、読み出すときには入力セル
の伝送速度(f1)で読出してセルを出力する。
Description
【0001】
【産業上の利用分野】この発明は入力バッファ形スイッ
チ装置に関し、例えば、装置内部にATMスイッチが冗
長的に構成されている場合の、ATMスイッチの切り替
えに適用し得るものである。
チ装置に関し、例えば、装置内部にATMスイッチが冗
長的に構成されている場合の、ATMスイッチの切り替
えに適用し得るものである。
【0002】
【従来の技術】近年、ATM通信の実現のためにいろい
ろな技術開発が行われている。例えば、ATM交換機に
使用されている通常のATMスイッチは、内部又は出力
部におけるセルの衝突を避けるためのバッファが必要と
されるため、スイッチング部とバッファとによって、一
つのスイッチが構成されている。
ろな技術開発が行われている。例えば、ATM交換機に
使用されている通常のATMスイッチは、内部又は出力
部におけるセルの衝突を避けるためのバッファが必要と
されるため、スイッチング部とバッファとによって、一
つのスイッチが構成されている。
【0003】このバッファの配置箇所としては、スイッ
チング部の入力側に設けるタイプと出力側に設けるタイ
プとがある。
チング部の入力側に設けるタイプと出力側に設けるタイ
プとがある。
【0004】そして、スイッチング部の入力側に設け
る、入力バッファ形スイッチの無瞬断切替方式として、
図2に示す様な構成の切替方式が一例として挙げられ
る。
る、入力バッファ形スイッチの無瞬断切替方式として、
図2に示す様な構成の切替方式が一例として挙げられ
る。
【0005】この図2において、系は0系と1系とから
構成されている。そして、0系を現用系とし、1系を予
備系とする。切替動作の説明として、0系の現用系から
1系の予備系に切り替えるときの動作を一例として説明
する。
構成されている。そして、0系を現用系とし、1系を予
備系とする。切替動作の説明として、0系の現用系から
1系の予備系に切り替えるときの動作を一例として説明
する。
【0006】切り替え前の現用系(0系)においては、
入力セレクタ3及び入力セレクタ4は、0系側に接続さ
れている。そして、切替用バッファ1、2は、セルの書
き込みと同時にセルの読み出しを行うことが可能である
ので、入力ポート50又は51に到着したセルは、直ち
に0系スイッチ(SW)5に与えられ、内部のスイッチ
(SW)部8でスイッチングされ、出力セレクタ13又
は14を通じて出力ポート52又は53から出力され
る。
入力セレクタ3及び入力セレクタ4は、0系側に接続さ
れている。そして、切替用バッファ1、2は、セルの書
き込みと同時にセルの読み出しを行うことが可能である
ので、入力ポート50又は51に到着したセルは、直ち
に0系スイッチ(SW)5に与えられ、内部のスイッチ
(SW)部8でスイッチングされ、出力セレクタ13又
は14を通じて出力ポート52又は53から出力され
る。
【0007】そして、系に対する切替要求が要請(発
生)されると、このときに0系の入力バッファ6、7に
蓄積されているセルが全て出力されるまで、切替用バッ
ファ1、2の読出しが停止される。そして、以後入力ポ
ート50、51に到着したセルは切替用バッファ1、2
に格納されて、読出し待ち状態にされる。
生)されると、このときに0系の入力バッファ6、7に
蓄積されているセルが全て出力されるまで、切替用バッ
ファ1、2の読出しが停止される。そして、以後入力ポ
ート50、51に到着したセルは切替用バッファ1、2
に格納されて、読出し待ち状態にされる。
【0008】そして、系の切替発生によって、0系スイ
ッチ(SW)部5の入力バッファ6及び7の内部にセル
が存在しなくなると、初めて入力セレクタ3及び4を0
系(現用系)側から1系(予備系)側に切り替える。そ
して、入力セレクタ3及び4が1系側に切り替えられる
ことによって、入力セルは切替用バッファ1及び2から
の読出しを行うことができ、1系(予備系)への切替が
完了することになる。
ッチ(SW)部5の入力バッファ6及び7の内部にセル
が存在しなくなると、初めて入力セレクタ3及び4を0
系(現用系)側から1系(予備系)側に切り替える。そ
して、入力セレクタ3及び4が1系側に切り替えられる
ことによって、入力セルは切替用バッファ1及び2から
の読出しを行うことができ、1系(予備系)への切替が
完了することになる。
【0009】上述の様な切替動作によって、セルの重複
や欠落を起こすことなく切替を行うことができた。
や欠落を起こすことなく切替を行うことができた。
【0010】
【発明が解決しようとする課題】しかしながら、上述の
図2の構成による系の切替動作による場合においては、
0系を現用系として運用している場合に、全ての入力バ
ッファ6、7においてセルが存在しない、空の状態にな
って初めてスイッチ(SW)部5又は9の単位で一括し
て切り替えを行うことができるので、切り替えを行うと
きに、先に入力バッファ6又は7が空になった時点か
ら、後に入力バッファ7又は6が空になるまでの遅延時
間があるという問題がある。
図2の構成による系の切替動作による場合においては、
0系を現用系として運用している場合に、全ての入力バ
ッファ6、7においてセルが存在しない、空の状態にな
って初めてスイッチ(SW)部5又は9の単位で一括し
て切り替えを行うことができるので、切り替えを行うと
きに、先に入力バッファ6又は7が空になった時点か
ら、後に入力バッファ7又は6が空になるまでの遅延時
間があるという問題がある。
【0011】即ち、系の切替命令発生時における現用系
(0系)スイッチ(SW)部5の入力バッファ6、7の
内部状態は、各入力ポートのトラフィック特性に依存し
て異なるため、切替命令発生からそれぞれの入力バッフ
ァ6、7が空きになるまでに要する時間は、各入力バッ
ファによって異なることが普通である。
(0系)スイッチ(SW)部5の入力バッファ6、7の
内部状態は、各入力ポートのトラフィック特性に依存し
て異なるため、切替命令発生からそれぞれの入力バッフ
ァ6、7が空きになるまでに要する時間は、各入力バッ
ファによって異なることが普通である。
【0012】例えば、図3の説明図において、時刻t1
で入力バッファ6が先に空になり、この後の時刻t2に
入力バッファ7が空になったとすると、入力ポート50
から出力ポート52又は53に流れるATMセル流に
は、図3(b)に示す様に(t2−t1)時間分の遅延
が発生することになる。このことが意味することは、入
力ポート50から出力ポート52又は53に流れるAT
Mセル流に注目した場合に、切替命令が発生された後
に、入力バッファ6が空になってから、他方の入力バッ
ファ7が空になるまでの間(t2−t1の間)は、出力
ポート52又は53から出力されるATMセル流が中断
されることを意味する。
で入力バッファ6が先に空になり、この後の時刻t2に
入力バッファ7が空になったとすると、入力ポート50
から出力ポート52又は53に流れるATMセル流に
は、図3(b)に示す様に(t2−t1)時間分の遅延
が発生することになる。このことが意味することは、入
力ポート50から出力ポート52又は53に流れるAT
Mセル流に注目した場合に、切替命令が発生された後
に、入力バッファ6が空になってから、他方の入力バッ
ファ7が空になるまでの間(t2−t1の間)は、出力
ポート52又は53から出力されるATMセル流が中断
されることを意味する。
【0013】この様な切替による遅延がない理想的な場
合には、図3(a)に示す様に中断なく一様に出力され
る。
合には、図3(a)に示す様に中断なく一様に出力され
る。
【0014】以上の様な問題を解決する手段として、上
述の様な切り替えによる遅延を一時的なものとして抑制
する、つまり、遅延をある時間内に収束させるために、
切替用バッファ1、2からのセルの読出速度を書込速度
よりも速く行うことで解決することが考えられる。これ
はある時間内に切替用バッファ1、2を空き状態にさせ
ることを意味する。しかしながら、この様なことを行う
ことによって、出力ポート52又は53から出力される
ATMセル流量に揺らぎが発生することが予想される。
尚、このATMセル流量の揺らぎとは、セル間隔が短く
なったり(詰まったり)、長くなったりすることであ
る。
述の様な切り替えによる遅延を一時的なものとして抑制
する、つまり、遅延をある時間内に収束させるために、
切替用バッファ1、2からのセルの読出速度を書込速度
よりも速く行うことで解決することが考えられる。これ
はある時間内に切替用バッファ1、2を空き状態にさせ
ることを意味する。しかしながら、この様なことを行う
ことによって、出力ポート52又は53から出力される
ATMセル流量に揺らぎが発生することが予想される。
尚、このATMセル流量の揺らぎとは、セル間隔が短く
なったり(詰まったり)、長くなったりすることであ
る。
【0015】従って、以上の構成による系の切替方式に
おいて、切り替えによって生じる、ATMセル流の遅延
や、ATMセル流量の揺らぎは、最終的にはATM通信
品質の劣化や、ATM通信ネットワークのトラフィック
制御などを困難なものにさせることなどが予想される。
おいて、切り替えによって生じる、ATMセル流の遅延
や、ATMセル流量の揺らぎは、最終的にはATM通信
品質の劣化や、ATM通信ネットワークのトラフィック
制御などを困難なものにさせることなどが予想される。
【0016】よって、系の切り替えに伴うATMセル流
の遅延や、ATMセル流量の揺らぎが生じ得ない切替を
行う装置が要請されている。この様な問題はパケットの
スイッチングを行う装置においても同様に要請されてい
る。
の遅延や、ATMセル流量の揺らぎが生じ得ない切替を
行う装置が要請されている。この様な問題はパケットの
スイッチングを行う装置においても同様に要請されてい
る。
【0017】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、例えば、ATMセ
ル流の遅延や、ATMセル流量の揺らぎを僅かなものに
軽減することに適用し得る入力バッファ形スイッチ装置
を提供することである。
のであり、その目的とするところは、例えば、ATMセ
ル流の遅延や、ATMセル流量の揺らぎを僅かなものに
軽減することに適用し得る入力バッファ形スイッチ装置
を提供することである。
【0018】
【課題を解決するための手段】この発明は、以上の目的
を達成するために、複数(N)の入力バッファを備え、
これらの入力バッファに並行して入力パケット(例え
ば、固定長パケットのセルや、可変長パケットなど)が
与えられると、各入力バッファに格納し、格納パケット
の方路情報に応じてスイッチングされ、上記方路情報に
応じた各出力線から出力する入力バッファ形スイッチ部
(例えば、入力バッファ形ATMスイッチなど)が冗長
的に複数備えられていて、上記入力バッファ形スイッチ
部のいずれか一つを運用系として動作させ、残りの入力
バッファ形スイッチ部のいずれか一つを予備系として待
機させ、上記運用系に対して複数(N)の入力線から並
行してパケットが与えられ、上記運用系から予備系に対
する系の切替要求が与えられると、上記複数(N)の入
力線を予備系に切り替えて接続し、予備系を動作させて
入力パケットのスイッチングを行う入力バッファ形スイ
ッチ装置において、以下の特徴的な構成で実現した。
を達成するために、複数(N)の入力バッファを備え、
これらの入力バッファに並行して入力パケット(例え
ば、固定長パケットのセルや、可変長パケットなど)が
与えられると、各入力バッファに格納し、格納パケット
の方路情報に応じてスイッチングされ、上記方路情報に
応じた各出力線から出力する入力バッファ形スイッチ部
(例えば、入力バッファ形ATMスイッチなど)が冗長
的に複数備えられていて、上記入力バッファ形スイッチ
部のいずれか一つを運用系として動作させ、残りの入力
バッファ形スイッチ部のいずれか一つを予備系として待
機させ、上記運用系に対して複数(N)の入力線から並
行してパケットが与えられ、上記運用系から予備系に対
する系の切替要求が与えられると、上記複数(N)の入
力線を予備系に切り替えて接続し、予備系を動作させて
入力パケットのスイッチングを行う入力バッファ形スイ
ッチ装置において、以下の特徴的な構成で実現した。
【0019】つまり、上記運用系の各入力バッファ内部
のパケットの存在の有無を検出する検出手段と、上記予
備系の各入力バッファのパケットの読出しを制御する読
出制御手段と、上記運用系の各出力線からの各出力パケ
ットと、上記運用系の各出力線に対応する上記予備系の
各出力線からの各出力パケットとの多重化を、上記入力
パケットの伝送速度よりも速い速度の第1のクロックを
用いて行い、この第1のクロックで多重化パケットをバ
ッファに格納し、多重化パケットを読み出すときには、
上記入力パケットの伝送速度と同じ速度で読み出す複数
(N)の出力手段とを備へる。
のパケットの存在の有無を検出する検出手段と、上記予
備系の各入力バッファのパケットの読出しを制御する読
出制御手段と、上記運用系の各出力線からの各出力パケ
ットと、上記運用系の各出力線に対応する上記予備系の
各出力線からの各出力パケットとの多重化を、上記入力
パケットの伝送速度よりも速い速度の第1のクロックを
用いて行い、この第1のクロックで多重化パケットをバ
ッファに格納し、多重化パケットを読み出すときには、
上記入力パケットの伝送速度と同じ速度で読み出す複数
(N)の出力手段とを備へる。
【0020】そして、上記運用系から予備系に対する系
の切替要求が与えられると、上記複数(N)の入力線を
予備系に切り替えて接続すると共に、予備系の各バッフ
ァのパケットの読出しを上記読出制御手段によって停止
させ、上記運用系に残っているパケットをいずれかの出
力線から対応する各出力手段に与え、運用系の各入力バ
ッファでパケット無し状態が上記検出手段によって検出
されると、上記運用系のパケット無しの入力バッファと
対応する予備系の入力バッファのパケットの読出し停止
を解除し、上記予備系からの出力パケットと上記運用系
に残っていたパケットとの多重化を対応する上記各出力
手段で行い各パケットを出力することを特徴とする。
の切替要求が与えられると、上記複数(N)の入力線を
予備系に切り替えて接続すると共に、予備系の各バッフ
ァのパケットの読出しを上記読出制御手段によって停止
させ、上記運用系に残っているパケットをいずれかの出
力線から対応する各出力手段に与え、運用系の各入力バ
ッファでパケット無し状態が上記検出手段によって検出
されると、上記運用系のパケット無しの入力バッファと
対応する予備系の入力バッファのパケットの読出し停止
を解除し、上記予備系からの出力パケットと上記運用系
に残っていたパケットとの多重化を対応する上記各出力
手段で行い各パケットを出力することを特徴とする。
【0021】また、上記複数(N)の入力線が上記運用
系から上記予備系に切り替えて接続された後において、
上記運用系のすべての入力バッファがパケット無しの状
態になった場合に、上記各出力手段は、予備系の各出力
線から供給される各パケットだけを対応する上記各バッ
ファに上記入力パケットの伝送速度と同じ速度の第2の
クロックを用いて格納することであってもよい。
系から上記予備系に切り替えて接続された後において、
上記運用系のすべての入力バッファがパケット無しの状
態になった場合に、上記各出力手段は、予備系の各出力
線から供給される各パケットだけを対応する上記各バッ
ファに上記入力パケットの伝送速度と同じ速度の第2の
クロックを用いて格納することであってもよい。
【0022】また、入力バッファ形スイッチ装置内に、
入力バッファ形スイッチ部を3以上備えられていて、い
ずれを運用系にしても良いし、予備系もいずれの入力バ
ッファ形スイッチ部を使用してもよい。
入力バッファ形スイッチ部を3以上備えられていて、い
ずれを運用系にしても良いし、予備系もいずれの入力バ
ッファ形スイッチ部を使用してもよい。
【0023】
【作用】この発明によれば、複数(N)の入力線が運用
系から予備系に切り替えて接続された後には、入力パケ
ットは予備系に与えられる。そして、運用系には入力パ
ケットは与えられないが、切り替える前までのパケット
が各入力バッファに残されていることがあるので、この
残されているパケットが運用系から無くなるまでは、予
備系の各入力バッファに格納されるパケットの読出しを
停止させる。
系から予備系に切り替えて接続された後には、入力パケ
ットは予備系に与えられる。そして、運用系には入力パ
ケットは与えられないが、切り替える前までのパケット
が各入力バッファに残されていることがあるので、この
残されているパケットが運用系から無くなるまでは、予
備系の各入力バッファに格納されるパケットの読出しを
停止させる。
【0024】そして、運用系の入力バッファのいずれか
が空になると、この運用系の入力バッファに対応する予
備系の入力バッファの読出し停止を解除する。例えば、
入力線1に対応する運用系の入力バッファと、入力線1
に対応する予備系の入力バッファとが対応する。そし
て、この解除によって、予備系の出力線(例えば、S
2)からは入力パケットを出力し、例えば、出力線S2
に対応する出力手段に供給する。このときに運用系内の
他の入力バッファからのパケットも同じ出力手段に供給
されても速い速度の第1のクロックで2方路からのパケ
ットの多重化を行うことができる。
が空になると、この運用系の入力バッファに対応する予
備系の入力バッファの読出し停止を解除する。例えば、
入力線1に対応する運用系の入力バッファと、入力線1
に対応する予備系の入力バッファとが対応する。そし
て、この解除によって、予備系の出力線(例えば、S
2)からは入力パケットを出力し、例えば、出力線S2
に対応する出力手段に供給する。このときに運用系内の
他の入力バッファからのパケットも同じ出力手段に供給
されても速い速度の第1のクロックで2方路からのパケ
ットの多重化を行うことができる。
【0025】この多重化によって得られる多重化パケッ
トは第1のクロックを用いてバッファに格納し、読み出
すときに入力パケットの伝送速度と同じ速度で読み出す
ことによって、入力パケット伝送速度と同じ伝送速度で
パケットを出力することができる。
トは第1のクロックを用いてバッファに格納し、読み出
すときに入力パケットの伝送速度と同じ速度で読み出す
ことによって、入力パケット伝送速度と同じ伝送速度で
パケットを出力することができる。
【0026】そして、その後も運用系の入力バッファが
空になると、対応する予備系の入力バッファの読出し停
止を解除する。この様にして運用系の全ての入力バッフ
ァが空になるまで、各出力手段は、運用系と予備系から
の両方路からのパケットを多重化して、バッファから読
み出すことができるので、運用系から予備系への切り替
えのときの従来のようなパケット間隔の遅延を最小化
し、パケット間隔の揺らぎも最小にさせることができ
る。
空になると、対応する予備系の入力バッファの読出し停
止を解除する。この様にして運用系の全ての入力バッフ
ァが空になるまで、各出力手段は、運用系と予備系から
の両方路からのパケットを多重化して、バッファから読
み出すことができるので、運用系から予備系への切り替
えのときの従来のようなパケット間隔の遅延を最小化
し、パケット間隔の揺らぎも最小にさせることができ
る。
【0027】また、運用系から予備系に切り替えて接続
された後において、運用系のすべての入力バッファがパ
ケット無しの状態になった場合は、各出力手段は、予備
系の各出力線から供給される各パケットだけを対応する
各バッファに入力パケットの伝送速度と同じ速度の第2
のクロックを用いて格納することによって、多重化動作
を行うこと無く、上述と同様にパケット間隔の遅延を最
小化し、パケット間隔の揺らぎも最小にさせることがで
きる。
された後において、運用系のすべての入力バッファがパ
ケット無しの状態になった場合は、各出力手段は、予備
系の各出力線から供給される各パケットだけを対応する
各バッファに入力パケットの伝送速度と同じ速度の第2
のクロックを用いて格納することによって、多重化動作
を行うこと無く、上述と同様にパケット間隔の遅延を最
小化し、パケット間隔の揺らぎも最小にさせることがで
きる。
【0028】また、運用系の入力バッファ形スイッチ部
Aから予備系の入力バッファ形スイッチ部Bに切り替え
られた後は、入力バッファ形スイッチ部Bを運用系とし
て上述と同様に動作させ、入力バッファ形スイッチ部A
を予備系として動作させることもできるので、BからA
への系の切替時も上述と同様な作用を得ることができ
る。
Aから予備系の入力バッファ形スイッチ部Bに切り替え
られた後は、入力バッファ形スイッチ部Bを運用系とし
て上述と同様に動作させ、入力バッファ形スイッチ部A
を予備系として動作させることもできるので、BからA
への系の切替時も上述と同様な作用を得ることができ
る。
【0029】
【実施例】次にこの発明を入力バッファ形ATMスイッ
チ装置に適用した場合の好適な一実施例を図面を用いて
説明する。
チ装置に適用した場合の好適な一実施例を図面を用いて
説明する。
【0030】図1はこの一実施例の入力バッファ形AT
Mスイッチ装置の機能ブロック図である。この図1にお
いて、この入力バッファ形ATMスイッチ装置は、セル
が供給される入力ポート61、62が備え、セルの出力
を行う出力ポート63、64が備えられている。入力セ
ル及び出力セルの伝送速度は例えば、伝送形式がSTM
−4の場合は600Mbps程度である。
Mスイッチ装置の機能ブロック図である。この図1にお
いて、この入力バッファ形ATMスイッチ装置は、セル
が供給される入力ポート61、62が備え、セルの出力
を行う出力ポート63、64が備えられている。入力セ
ル及び出力セルの伝送速度は例えば、伝送形式がSTM
−4の場合は600Mbps程度である。
【0031】そして、上記入出力の間には、0系スイッ
チ(SW)31(現用系、運用系)と、1系スイッチ
(SW)32(予備系)と、入力側に備えられているセ
レクタ39、40と、出力側に新規に備えられている出
力インタフェース部41、42と、各構成部の制御を行
う制御部30とが介在している。
チ(SW)31(現用系、運用系)と、1系スイッチ
(SW)32(予備系)と、入力側に備えられているセ
レクタ39、40と、出力側に新規に備えられている出
力インタフェース部41、42と、各構成部の制御を行
う制御部30とが介在している。
【0032】しかも、0系スイッチ(SW)31及び1
系スイッチ(SW)32は、従来の構成と同じ様に構成
される。つまり、現用系(運用系)である0系スイッチ
(SW)31は、入力バッファ33、34と、スイッチ
ング(SWG)部35とから構成される。更に、予備系
である1系スイッチ(SW)32は、入力バッファ3
6、37と、スイッチング(SWG)部38とから構成
される。
系スイッチ(SW)32は、従来の構成と同じ様に構成
される。つまり、現用系(運用系)である0系スイッチ
(SW)31は、入力バッファ33、34と、スイッチ
ング(SWG)部35とから構成される。更に、予備系
である1系スイッチ(SW)32は、入力バッファ3
6、37と、スイッチング(SWG)部38とから構成
される。
【0033】更にまた、新規に設けた出力インタフェー
ス部41は、多重化器43とバッファ44とから構成さ
れる。同様に新規に設けた出力インタフェース部42も
多重化器45と、バッファ46とから構成される。
ス部41は、多重化器43とバッファ44とから構成さ
れる。同様に新規に設けた出力インタフェース部42も
多重化器45と、バッファ46とから構成される。
【0034】0系スイッチ(SW)31、1系スイッチ
(SW)32に備えられている、入力バッファ33〜3
4、36〜37は、いずれも同じ容量のバッファであっ
て、例えば、50セル分〜100セル分程度のセルを格
納するバッファである。尚、1セルを53バイトとする
と、約2650バイト(=53バイト×50セル)〜5
300バイト(=100セル×53バイト)程度のバッ
ファである。
(SW)32に備えられている、入力バッファ33〜3
4、36〜37は、いずれも同じ容量のバッファであっ
て、例えば、50セル分〜100セル分程度のセルを格
納するバッファである。尚、1セルを53バイトとする
と、約2650バイト(=53バイト×50セル)〜5
300バイト(=100セル×53バイト)程度のバッ
ファである。
【0035】そして、これらの入力バッファ33〜3
4、36〜37には、速度f1の基本クロックCK1が
供給され、与えられるセルの書込みや、格納されている
セルの読出しに使用される。
4、36〜37には、速度f1の基本クロックCK1が
供給され、与えられるセルの書込みや、格納されている
セルの読出しに使用される。
【0036】また、新規に設けられている出力インタフ
ェース部41、42のバッファ44とバッファ46とは
同じ容量のバッファであって、20〜30セル分以上の
容量を備える。即ち、約1060バイト(=20セル×
53バイト)〜1590バイト(=30セル×53バイ
ト)程度である。
ェース部41、42のバッファ44とバッファ46とは
同じ容量のバッファであって、20〜30セル分以上の
容量を備える。即ち、約1060バイト(=20セル×
53バイト)〜1590バイト(=30セル×53バイ
ト)程度である。
【0037】そして、出力インタフェース部41、42
の機能と動作をこの図1及び図4を用いて説明する。こ
の出力インタフェース部41及び42は単体機能として
は同じ機能を有する。
の機能と動作をこの図1及び図4を用いて説明する。こ
の出力インタフェース部41及び42は単体機能として
は同じ機能を有する。
【0038】簡単のために一方の、出力インタフェース
部41を代表としてこの機能と動作を説明する。基本的
には0系スイッチ31からのセル信号S1と1系スイッ
チ32からのセル信号S2とを多重化して多重化信号S
5を得る。この多重化セル信号S5はバッファ44に格
納される。格納された多重化セル信号はこのバッファ4
4から読み出されてセル信号S7として出力ポート63
から出力される。
部41を代表としてこの機能と動作を説明する。基本的
には0系スイッチ31からのセル信号S1と1系スイッ
チ32からのセル信号S2とを多重化して多重化信号S
5を得る。この多重化セル信号S5はバッファ44に格
納される。格納された多重化セル信号はこのバッファ4
4から読み出されてセル信号S7として出力ポート63
から出力される。
【0039】更に、具体的にこの出力インタフェース部
41の実現のための動作を説明する。多重化器43は実
際には高速動作を必要とするためプログラミング処理で
行うことよりも高速論理ゲート回路などで実現されるこ
とが望ましい。バッファ44についても同様である。
41の実現のための動作を説明する。多重化器43は実
際には高速動作を必要とするためプログラミング処理で
行うことよりも高速論理ゲート回路などで実現されるこ
とが望ましい。バッファ44についても同様である。
【0040】そして、多重化器43には、基本クロック
CK1(図4(a))と、この基本クロックCK1(f
1周波数、例えば、600MHz)の2倍の周波数(2
×f1)のクロックCK2(図4(d))とが制御部3
0から供給される。バッファ44にも同様にクロックC
K1(図4(a))とクロックCK2(図4(d))と
が供給される。そして、クロックCK2から、与えられ
たセル信号を多重化器43に読込む又は、多重化器43
からセルを書出すためのクロックCK21及びCK22
とを生成する。
CK1(図4(a))と、この基本クロックCK1(f
1周波数、例えば、600MHz)の2倍の周波数(2
×f1)のクロックCK2(図4(d))とが制御部3
0から供給される。バッファ44にも同様にクロックC
K1(図4(a))とクロックCK2(図4(d))と
が供給される。そして、クロックCK2から、与えられ
たセル信号を多重化器43に読込む又は、多重化器43
からセルを書出すためのクロックCK21及びCK22
とを生成する。
【0041】そして、セル信号S1(0系)とセル信号
S2(1系)とが同じタイミングで多重化器43に供給
された場合の動作を説明する。セル信号S1がタイミン
グA(図4(b))で供給され、セル信号S2がタイミ
ングB(図4(c))で供給されと、セルAに対して
は、クロックCK2から生成されたクロックCK21の
立ち下がりタイミングe1(図4(e))でセルA(図
4(b))のデータを読み取る。そして、クロックCK
22の立ち下がりタインミングf1(図4(f))でセ
ルB(図4(c))のデータを読み取る。
S2(1系)とが同じタイミングで多重化器43に供給
された場合の動作を説明する。セル信号S1がタイミン
グA(図4(b))で供給され、セル信号S2がタイミ
ングB(図4(c))で供給されと、セルAに対して
は、クロックCK2から生成されたクロックCK21の
立ち下がりタイミングe1(図4(e))でセルA(図
4(b))のデータを読み取る。そして、クロックCK
22の立ち下がりタインミングf1(図4(f))でセ
ルB(図4(c))のデータを読み取る。
【0042】タイミングe1で読み取られたセルAのデ
ータは、クロックCK21の立ち上がりタイミングe2
でセルAを書き出してセルA*を信号S5として出力
し、バッファ44にクロックCK2で書き込む。書き込
まれたセルA*はバッファ44から読み出すときには、
クロックCK1の速度で読出し出力セルA(図4(h)
のS7)を得る。
ータは、クロックCK21の立ち上がりタイミングe2
でセルAを書き出してセルA*を信号S5として出力
し、バッファ44にクロックCK2で書き込む。書き込
まれたセルA*はバッファ44から読み出すときには、
クロックCK1の速度で読出し出力セルA(図4(h)
のS7)を得る。
【0043】また、タイミングf1(図4(f))で読
み取られたセルBのデータは、クロックCK22の立ち
上がりタイミングf2でセルBを書き出してセルB*を
信号S5として出力し、バッファ44にクロックCK2
で書き込む。書き込まれたセルB*はバッファ44から
読み出すときには、クロックCK1の速度で読出し出力
セルB(図4(h)のS7)を得る。
み取られたセルBのデータは、クロックCK22の立ち
上がりタイミングf2でセルBを書き出してセルB*を
信号S5として出力し、バッファ44にクロックCK2
で書き込む。書き込まれたセルB*はバッファ44から
読み出すときには、クロックCK1の速度で読出し出力
セルB(図4(h)のS7)を得る。
【0044】上述と同様にセルCとセルDが同じ時刻に
多重化器43に与えられる場合も、クロックCK21の
立ち下がりタイミングe3でセルCを読み取る。また、
セルDもクロックCK22の立ち下がりタイミングf3
で読み取り、上述と同様な手順でセルCとセルDの多重
化とバッファ44からの出力とを行う。
多重化器43に与えられる場合も、クロックCK21の
立ち下がりタイミングe3でセルCを読み取る。また、
セルDもクロックCK22の立ち下がりタイミングf3
で読み取り、上述と同様な手順でセルCとセルDの多重
化とバッファ44からの出力とを行う。
【0045】次に制御部30の機能を説明する。制御部
30は入力側のセレクタ39、40に対してセレクタ切
替指示信号を供給して、セレクタ39、40に対して0
系又は1系への切り替えを行わせる。尚、セレクタ3
9、40の0系から1系への切替動作、1系から0系へ
の切替動作は連動して行われる。
30は入力側のセレクタ39、40に対してセレクタ切
替指示信号を供給して、セレクタ39、40に対して0
系又は1系への切り替えを行わせる。尚、セレクタ3
9、40の0系から1系への切替動作、1系から0系へ
の切替動作は連動して行われる。
【0046】更に、制御部30は、入力バッファ33〜
34、36〜37のそれぞれに対して読出制御信号を供
給する。
34、36〜37のそれぞれに対して読出制御信号を供
給する。
【0047】次に図1の入力バッファ形ATMスイッチ
装置の動作を説明する。この図1において、一例とし
て、0系スイッチ31を現用系(運用系)とし、1系ス
イッチ32として、各バッファにはセルが無い状態とし
て動作を開始するものとする。切替前の動作 まず、切替前においては、セレクタ39、40は制御部
30からのセレクタ切替指示信号によって、0系側に切
り替えられ、入力バッファ33、34は制御部30から
の読出制御信号によって読出し可能に制御されている。
この様な状態において、入力ポート61に与えられたセ
ルはセレクタ39を通じて入力バッファ33に格納され
る。一方、入力ポート62に与えられたセルもセレクタ
40を通じて入力バッファ34に格納される。
装置の動作を説明する。この図1において、一例とし
て、0系スイッチ31を現用系(運用系)とし、1系ス
イッチ32として、各バッファにはセルが無い状態とし
て動作を開始するものとする。切替前の動作 まず、切替前においては、セレクタ39、40は制御部
30からのセレクタ切替指示信号によって、0系側に切
り替えられ、入力バッファ33、34は制御部30から
の読出制御信号によって読出し可能に制御されている。
この様な状態において、入力ポート61に与えられたセ
ルはセレクタ39を通じて入力バッファ33に格納され
る。一方、入力ポート62に与えられたセルもセレクタ
40を通じて入力バッファ34に格納される。
【0048】入力バッファ33、34に格納された、セ
ルは読出すことができ、読出したセルはスイッチング
(SWG)部35に供給され、ここで、セルに設定され
てヘッダの方路情報に従い、スイッチング(SWG)部
35の2つの出線のいずれかからそれぞれのセルが出力
される。例えば、出線S1から出力されたセルは、出力
インタフェース部41の多重化器43で2倍速クロック
CK2で多重化され、バッファ44に2倍速クロックC
K2で格納される。バッファ44に格納されたセルは、
読み出す場合は、元の速度のクロックCK1で読み出
す。そして、出力ポート63から読み出す。
ルは読出すことができ、読出したセルはスイッチング
(SWG)部35に供給され、ここで、セルに設定され
てヘッダの方路情報に従い、スイッチング(SWG)部
35の2つの出線のいずれかからそれぞれのセルが出力
される。例えば、出線S1から出力されたセルは、出力
インタフェース部41の多重化器43で2倍速クロック
CK2で多重化され、バッファ44に2倍速クロックC
K2で格納される。バッファ44に格納されたセルは、
読み出す場合は、元の速度のクロックCK1で読み出
す。そして、出力ポート63から読み出す。
【0049】一方、0系スイッチ31の出線S3から出
力されたセルは、出力インタフェース部42の多重化器
45で2倍速クロックCK2で多重化され、バッファ4
6に2倍速クロックCK2で格納される。バッファ46
に格納されたセルは、読み出す場合は、元の速度のクロ
ックCK1で読み出す。そして、出力ポート64から読
み出す。
力されたセルは、出力インタフェース部42の多重化器
45で2倍速クロックCK2で多重化され、バッファ4
6に2倍速クロックCK2で格納される。バッファ46
に格納されたセルは、読み出す場合は、元の速度のクロ
ックCK1で読み出す。そして、出力ポート64から読
み出す。
【0050】切替時の動作 制御部30が外部などから系切替命令を受信すると、制
御部30はセレクタ39、40に対して系の切り替えの
ためのセレクタ切替指示信号を供給する。このセレクタ
切替指示信号によってセレクタ39、40は、0系から
1系へ切り替えを行う。
御部30はセレクタ39、40に対して系の切り替えの
ためのセレクタ切替指示信号を供給する。このセレクタ
切替指示信号によってセレクタ39、40は、0系から
1系へ切り替えを行う。
【0051】同時に制御部30は1系スイッチ32の入
力バッファ36、37に対してセルの読出しの停止を行
うための読出制御信号を供給する。この読出制御信号の
供給によって入力バッファ36、37は、それまでのセ
ルの読出し可能状態から読出し停止状態にされる。しか
しながら、読出しが停止されても、入力バッファ36、
37にセルが供給されると書き込みを行い格納する。
力バッファ36、37に対してセルの読出しの停止を行
うための読出制御信号を供給する。この読出制御信号の
供給によって入力バッファ36、37は、それまでのセ
ルの読出し可能状態から読出し停止状態にされる。しか
しながら、読出しが停止されても、入力バッファ36、
37にセルが供給されると書き込みを行い格納する。
【0052】そして、制御部30からセレクタ切替指示
信号が出力されても、0系スイッチ(SW)31の入力
バッファ33、34の読出し可能状態にされているの
で、セルが残されている限りセルの出力を行う。そし
て、入力バッファ33、34のどうちらか一方が先に空
きになる。これは、セレクタ切替指示信号が出力された
時点のバッファ33、34の内部状態に依存するため、
通常は同一時刻に空きにならない。
信号が出力されても、0系スイッチ(SW)31の入力
バッファ33、34の読出し可能状態にされているの
で、セルが残されている限りセルの出力を行う。そし
て、入力バッファ33、34のどうちらか一方が先に空
きになる。これは、セレクタ切替指示信号が出力された
時点のバッファ33、34の内部状態に依存するため、
通常は同一時刻に空きにならない。
【0053】入力バッファ33が先に空になる場合の動作 そこで、この一例においては、0系スイッチ(SW)3
1の入力バッファ33、が先に空になることとして説明
する。そして、入力バッファ33が空になると、バッフ
ァ空検出信号を制御部30に供給する。そして、制御部
30は1系(予備系)スイッチ(SW)32の入力バッ
ファ36の読出し停止解除を行わせる読出制御信号を入
力バッファ36に供給する。これによって入力バッファ
36は、いままで格納していたセルを読出し、スイッチ
ング(SWG)部38に供給する。
1の入力バッファ33、が先に空になることとして説明
する。そして、入力バッファ33が空になると、バッフ
ァ空検出信号を制御部30に供給する。そして、制御部
30は1系(予備系)スイッチ(SW)32の入力バッ
ファ36の読出し停止解除を行わせる読出制御信号を入
力バッファ36に供給する。これによって入力バッファ
36は、いままで格納していたセルを読出し、スイッチ
ング(SWG)部38に供給する。
【0054】この様にしてスイッチング(SWG)部3
8は1系スイッチ(SW)32の入力バッファ36から
供給されたセルの方路情報に応じてスイッチングを行っ
て出線S2又はS4から出力する。この出力の内、出線
S2から出力されたセルは多重化器43に供給される。
このときに、0系スイッチ(SW)31の入力バッファ
34に残っていたセルがスイッチング(SWG)部35
の出線S1から出力され、多重化器43に供給される
と、出線S2からのセルと出線S1とのセルとを同時に
多重化を行う。
8は1系スイッチ(SW)32の入力バッファ36から
供給されたセルの方路情報に応じてスイッチングを行っ
て出線S2又はS4から出力する。この出力の内、出線
S2から出力されたセルは多重化器43に供給される。
このときに、0系スイッチ(SW)31の入力バッファ
34に残っていたセルがスイッチング(SWG)部35
の出線S1から出力され、多重化器43に供給される
と、出線S2からのセルと出線S1とのセルとを同時に
多重化を行う。
【0055】この多重化器43は2倍速(周波数2×f
1)のクロックCK2を用いて2つの方路からのセルの
多重化を行い、多重化セル信号をバッファ44にクロッ
クCK2で書き込む。そして、読み出すときには元の速
度(周波数f1)のCK1で読み出し、多重化されたセ
ルを出力ポート63から出力する。
1)のクロックCK2を用いて2つの方路からのセルの
多重化を行い、多重化セル信号をバッファ44にクロッ
クCK2で書き込む。そして、読み出すときには元の速
度(周波数f1)のCK1で読み出し、多重化されたセ
ルを出力ポート63から出力する。
【0056】また、1系スイッチ(SW)38の出線S
4から出力されたセルは多重化器45に供給されると共
に、同時に0系のスイッチング(SWG)部38の出線
S3から出力されたセルも多重化器45に供給される。
この多重化器45は2倍速(周波数2×f1)のクロッ
クCK2で多重化を行い、多重化セル信号をバッファ4
6にクロックCK2で書き込む。そして、読み出すとき
には元の速度(周波数f1)のCK1で読み出し、多重
化されたセルを出力ポート64から出力する。
4から出力されたセルは多重化器45に供給されると共
に、同時に0系のスイッチング(SWG)部38の出線
S3から出力されたセルも多重化器45に供給される。
この多重化器45は2倍速(周波数2×f1)のクロッ
クCK2で多重化を行い、多重化セル信号をバッファ4
6にクロックCK2で書き込む。そして、読み出すとき
には元の速度(周波数f1)のCK1で読み出し、多重
化されたセルを出力ポート64から出力する。
【0057】入力バッファ34が後に空になった場合の動作 次に0系スイッチ(SW)31の入力バッファ34内の
セルが全て読み出されたと、空バッファ検出信号によっ
て制御部30で検出されると、次に制御部30は1系ス
イッチ(SW)32の入力バッファ37の読出し停止を
解除させる読出制御信号を入力バッファ37に供給す
る。
セルが全て読み出されたと、空バッファ検出信号によっ
て制御部30で検出されると、次に制御部30は1系ス
イッチ(SW)32の入力バッファ37の読出し停止を
解除させる読出制御信号を入力バッファ37に供給す
る。
【0058】この読出制御信号によって入力バッファ3
7は、それまで格納していたセルを読出し始める。入力
バッファ37から読み出されたセルは、スイッチング
(SWG)部38に供給され、ここで、方路情報に応じ
てスイッチングされ、出線S2又はS4から出力され
る。出線S2から出力されたセルは多重化器43に供給
される。尚、このときには多重化器43に、もはや0系
スイッチ(SW)31からセルは供給されない。そし
て、出線S2からのセルをクロックCK2で多重化を行
い、多重化セル信号はバッファ44にクロックCK2で
書き込み、読み出すときにはクロックCK1で読み出
す。
7は、それまで格納していたセルを読出し始める。入力
バッファ37から読み出されたセルは、スイッチング
(SWG)部38に供給され、ここで、方路情報に応じ
てスイッチングされ、出線S2又はS4から出力され
る。出線S2から出力されたセルは多重化器43に供給
される。尚、このときには多重化器43に、もはや0系
スイッチ(SW)31からセルは供給されない。そし
て、出線S2からのセルをクロックCK2で多重化を行
い、多重化セル信号はバッファ44にクロックCK2で
書き込み、読み出すときにはクロックCK1で読み出
す。
【0059】また、1系スイッチ(SW)32の出線S
4から出力されたセルは、出力インタフェース部42の
多重化器45に与えられる。尚、このときには多重化器
45に、もはや0系スイッチ(SW)31からセルは供
給されない。そして、出線S4からのセルをクロックC
K2で多重化を行い、多重化セル信号はバッファ46に
クロックCK2で書き込み、読み出すときにはクロック
CK1で読み出す。
4から出力されたセルは、出力インタフェース部42の
多重化器45に与えられる。尚、このときには多重化器
45に、もはや0系スイッチ(SW)31からセルは供
給されない。そして、出線S4からのセルをクロックC
K2で多重化を行い、多重化セル信号はバッファ46に
クロックCK2で書き込み、読み出すときにはクロック
CK1で読み出す。
【0060】以上の結果、0系(現用系、運用系)スイ
ッチ(SW)31から1系(予備系)スイッチ32への
切替が完了する。
ッチ(SW)31から1系(予備系)スイッチ32への
切替が完了する。
【0061】尚、0系(現用系、運用系)スイッチ(S
W)31の入力バッファ33、34が同時にセルが無い
状態になったと制御部30で検出された場合は、この検
出と同時に制御部30は1系(予備系)スイッチ(S
W)32の入力バッファ36、37に対してセルの読出
しをさせる読出制御信号を与えることによって実現する
ことができる。
W)31の入力バッファ33、34が同時にセルが無い
状態になったと制御部30で検出された場合は、この検
出と同時に制御部30は1系(予備系)スイッチ(S
W)32の入力バッファ36、37に対してセルの読出
しをさせる読出制御信号を与えることによって実現する
ことができる。
【0062】以上の一実施例の入力バッファ形ATMス
イッチ装置によれば、制御部30から0系スイッチ(S
W)31から1系スイッチ(SW)32に切り替えるた
めのセレクタ切替指示信号がセレクタ39、40に与え
られて、入力ポート61、62からのセルが1系スイッ
チ(SW)32に供給されるようになった場合に、0系
スイッチ(SW)31の入力バッファ33、34には切
替後のある時間はセルが残存するため、0系スイッチ
(SW)31からもセルが出力される。
イッチ装置によれば、制御部30から0系スイッチ(S
W)31から1系スイッチ(SW)32に切り替えるた
めのセレクタ切替指示信号がセレクタ39、40に与え
られて、入力ポート61、62からのセルが1系スイッ
チ(SW)32に供給されるようになった場合に、0系
スイッチ(SW)31の入力バッファ33、34には切
替後のある時間はセルが残存するため、0系スイッチ
(SW)31からもセルが出力される。
【0063】この様な場合に、1系スイッチ(SW)3
2からのセルと、残存して0系スイッチ(SW)31か
ら出力されるセルとが同時に出力されると多重化器43
及び45において両方のセルを2倍速のクロックCK2
で多重化し、多重化セル信号はバッファ44及び46へ
クロックCK2で書き込み、読み出すときには元の速度
のクロックCK1で読み出すことによって、出力ポート
63及び64から出力されるセル流の速度に遅延や、セ
ル流の揺らぎを極僅かなものにすることができる。即
ち、系の切り替えによる入力セル流に与える影響を最小
限にさせることができる。
2からのセルと、残存して0系スイッチ(SW)31か
ら出力されるセルとが同時に出力されると多重化器43
及び45において両方のセルを2倍速のクロックCK2
で多重化し、多重化セル信号はバッファ44及び46へ
クロックCK2で書き込み、読み出すときには元の速度
のクロックCK1で読み出すことによって、出力ポート
63及び64から出力されるセル流の速度に遅延や、セ
ル流の揺らぎを極僅かなものにすることができる。即
ち、系の切り替えによる入力セル流に与える影響を最小
限にさせることができる。
【0064】尚、以上の一実施例においては、スイッチ
ング(SW)部31、32による2重冗長としている
が、この様な2重冗長構成に限るものではなく、3重以
上の冗長構成においても適用することができる。
ング(SW)部31、32による2重冗長としている
が、この様な2重冗長構成に限るものではなく、3重以
上の冗長構成においても適用することができる。
【0065】また、以上の一実施例においては、入力ポ
ートが2個のものについて一例を示したが、これに限定
するものではなく、実際には数十ポート程度で実現され
るものであって、更に多くの入力ポート数であっても適
用することができる。また、出力ポートも上述と同様に
入力ポートの数に従うものであるので、いくつにしても
よい。
ートが2個のものについて一例を示したが、これに限定
するものではなく、実際には数十ポート程度で実現され
るものであって、更に多くの入力ポート数であっても適
用することができる。また、出力ポートも上述と同様に
入力ポートの数に従うものであるので、いくつにしても
よい。
【0066】更に、以上の一実施例においては、0系ス
イッチング(SW)部31を現用系(運用系)とし、1
系スイッチング(SW)部32を予備系として、0系か
ら1系への切替動作を説明したが、逆に1系から0系へ
の切替動作にあっても、上述と同様な効果を得ることが
できる。
イッチング(SW)部31を現用系(運用系)とし、1
系スイッチング(SW)部32を予備系として、0系か
ら1系への切替動作を説明したが、逆に1系から0系へ
の切替動作にあっても、上述と同様な効果を得ることが
できる。
【0067】更にまた、図4の出力インタフェース部4
1、42の動作タイミングチャートは一例であって、他
の動作タイミングでセルの多重化及びバッファへのセル
の格納・読出しを行うことであってもよい。そして、こ
の出力インタフェース部41、42は、高速動作を要求
されるため、ハードウエアを回路を実現する上でも高速
スイッチングを行い得るデバイスで実現することが望ま
しい。
1、42の動作タイミングチャートは一例であって、他
の動作タイミングでセルの多重化及びバッファへのセル
の格納・読出しを行うことであってもよい。そして、こ
の出力インタフェース部41、42は、高速動作を要求
されるため、ハードウエアを回路を実現する上でも高速
スイッチングを行い得るデバイスで実現することが望ま
しい。
【0068】また、以上の一実施例においては、0系ス
イッチ(SW)31から1系スイッチ(SW)32へ切
り替た後、しかも、0系スイッチ(SW)31の入力バ
ッファ33、34の両方にセルが無い状態においても、
多重化器43は出線S1(0系)と出線S2(1系)か
らの両方路からのセルの多重化を行い得る様に構成して
いる。また、一方の多重化器45も出線S3(0系)と
出線S4(1系)からの両方路からのセルの多重化を行
い得る様に構成しているが、この様な構成に限るもので
はなく、他の構成として、例えば、0系スイッチ(S
W)31の2個の入力バッファ33、34の両方が空に
なった場合は、1系スイッチ(SW)32の出線S2か
らのセルを多重化器43で多重化せず、そのままバッフ
ァ44にクロックCK1書き込み、そして、クロックC
K1で読み出す構成としてもよい。更に、以上の一実施
例においては、入力バッファ形ATMスイッチ装置に適
用する場合の一実施例を説明したが、他に例えば入力バ
ッファ形パケットスイッチ装置に適用することもでき
る。
イッチ(SW)31から1系スイッチ(SW)32へ切
り替た後、しかも、0系スイッチ(SW)31の入力バ
ッファ33、34の両方にセルが無い状態においても、
多重化器43は出線S1(0系)と出線S2(1系)か
らの両方路からのセルの多重化を行い得る様に構成して
いる。また、一方の多重化器45も出線S3(0系)と
出線S4(1系)からの両方路からのセルの多重化を行
い得る様に構成しているが、この様な構成に限るもので
はなく、他の構成として、例えば、0系スイッチ(S
W)31の2個の入力バッファ33、34の両方が空に
なった場合は、1系スイッチ(SW)32の出線S2か
らのセルを多重化器43で多重化せず、そのままバッフ
ァ44にクロックCK1書き込み、そして、クロックC
K1で読み出す構成としてもよい。更に、以上の一実施
例においては、入力バッファ形ATMスイッチ装置に適
用する場合の一実施例を説明したが、他に例えば入力バ
ッファ形パケットスイッチ装置に適用することもでき
る。
【0069】
【発明の効果】以上述べた様にこの発明の入力バッファ
形スイッチ装置は、検出手段と、読出制御手段と、複数
(N)の出力手段とを備え、運用系から予備系に対する
系の切替要求が与えられると、複数(N)の入力線を予
備系に切り替えて接続すると共に、予備系の各バッファ
のパケットの読出しを読出制御手段によって停止させ、
運用系に残っているパケットをいずれかの出力線から対
応する各出力手段に与え、運用系の各入力バッファでパ
ケット無し状態が検出手段によって検出されると、運用
系のパケット無しの入力バッファと対応する予備系の入
力バッファのパケットの読出し停止を解除し、予備系か
らの出力パケットと運用系に残っていたパケットとの多
重化を対応する各出力手段で行い各パケットを出力する
ことができるので、系の切り替えのときの従来の様なパ
ケット間隔やセル間隔などの遅延を最小化し、しかもパ
ケット間隔やセル間隔などの揺らぎも最小にさせること
ができる。
形スイッチ装置は、検出手段と、読出制御手段と、複数
(N)の出力手段とを備え、運用系から予備系に対する
系の切替要求が与えられると、複数(N)の入力線を予
備系に切り替えて接続すると共に、予備系の各バッファ
のパケットの読出しを読出制御手段によって停止させ、
運用系に残っているパケットをいずれかの出力線から対
応する各出力手段に与え、運用系の各入力バッファでパ
ケット無し状態が検出手段によって検出されると、運用
系のパケット無しの入力バッファと対応する予備系の入
力バッファのパケットの読出し停止を解除し、予備系か
らの出力パケットと運用系に残っていたパケットとの多
重化を対応する各出力手段で行い各パケットを出力する
ことができるので、系の切り替えのときの従来の様なパ
ケット間隔やセル間隔などの遅延を最小化し、しかもパ
ケット間隔やセル間隔などの揺らぎも最小にさせること
ができる。
【図1】この発明の一実施例の入力バッファ形ATMス
イッチ装置の機能ブロック図である。
イッチ装置の機能ブロック図である。
【図2】従来例の入力バッファ形ATMスイッチ装置の
機能ブロック図である。
機能ブロック図である。
【図3】従来例の入力バッファ形ATMスイッチ装置の
課題を説明するための説明図である。
課題を説明するための説明図である。
【図4】一実施例の出力インタフェース部の動作タイミ
ングチャートである。
ングチャートである。
30…制御部、31…0系スイッチ(SW)、32…1
系スイッチ、33、34、36、37…入力バッファ、
35、38…スイッチング(SWG)部、39、40…
セレクタ、41、42…出力インタフェース部、43、
45…多重化器、44、46…バッファ、61、62…
入力ポート、63、64…出力ポート。
系スイッチ、33、34、36、37…入力バッファ、
35、38…スイッチング(SWG)部、39、40…
セレクタ、41、42…出力インタフェース部、43、
45…多重化器、44、46…バッファ、61、62…
入力ポート、63、64…出力ポート。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 9076−5K H04Q 11/04 M
Claims (2)
- 【請求項1】 複数(N)の入力バッファを備え、これ
らの入力バッファに並行して入力パケットが与えられる
と、各入力バッファに格納し、格納パケットの方路情報
に応じてスイッチングされ、上記方路情報に応じた各出
力線から出力する入力バッファ形スイッチ部が冗長的に
複数備えられていて、上記入力バッファ形スイッチ部の
いずれか一つを運用系として動作させ、残りの入力バッ
ファ形スイッチ部のいずれか一つを予備系として待機さ
せ、上記運用系に対して複数(N)の入力線から並行し
てパケットが与えられ、上記運用系から予備系に対する
系の切替要求が与えられると、上記複数(N)の入力線
を予備系に切り替えて接続し、予備系を動作させて入力
パケットのスイッチングを行う入力バッファ形スイッチ
装置において、 上記運用系の各入力バッファ内部のパケットの存在の有
無を検出する検出手段と、 上記予備系の各入力バッファのパケットの読出しを制御
する読出制御手段と、 上記運用系の各出力線からの各出力パケットと、上記運
用系の各出力線に対応する上記予備系の各出力線からの
各出力パケットとの多重化を、上記入力パケットの伝送
速度よりも速い速度の第1のクロックを用いて行い、こ
の第1のクロックで多重化パケットをバッファに格納
し、多重化パケットを読み出すときには、上記入力パケ
ットの伝送速度と同じ速度で読み出す複数(N)の出力
手段とを備へ、 上記運用系から予備系に対する系の切替要求が与えられ
ると、上記複数(N)の入力線を予備系に切り替えて接
続すると共に、予備系の各バッファのパケットの読出し
を上記読出制御手段によって停止させ、上記運用系に残
っているパケットをいずれかの出力線から対応する各出
力手段に与え、運用系の各入力バッファでパケット無し
状態が上記検出手段によって検出されると、上記運用系
のパケット無しの入力バッファと対応する予備系の入力
バッファのパケットの読出し停止を解除し、上記予備系
からの出力パケットと上記運用系に残っていたパケット
との多重化を対応する上記各出力手段で行い各パケット
を出力することを特徴とする入力バッファ形スイッチ装
置。 - 【請求項2】 上記複数(N)の入力線が上記運用系か
ら上記予備系に切り替えて接続された後において、上記
運用系のすべての入力バッファがパケット無しの状態に
なった場合に、上記各出力手段は、予備系の各出力線か
ら供給される各パケットだけを対応する上記各バッファ
に上記入力パケットの伝送速度と同じ速度の第2のクロ
ックを用いて格納することを特徴とする請求項1に記載
の入力バッファ形スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2393793A JPH06237481A (ja) | 1993-02-12 | 1993-02-12 | 入力バッファ形スイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2393793A JPH06237481A (ja) | 1993-02-12 | 1993-02-12 | 入力バッファ形スイッチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06237481A true JPH06237481A (ja) | 1994-08-23 |
Family
ID=12124449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2393793A Pending JPH06237481A (ja) | 1993-02-12 | 1993-02-12 | 入力バッファ形スイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06237481A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339586B1 (en) | 1997-09-19 | 2002-01-15 | Nec Corporation | Internet protocol switch having input cell buffers |
-
1993
- 1993-02-12 JP JP2393793A patent/JPH06237481A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339586B1 (en) | 1997-09-19 | 2002-01-15 | Nec Corporation | Internet protocol switch having input cell buffers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848400B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| JP2907886B2 (ja) | スイッチングシステム | |
| JPH03149936A (ja) | 通信切替素子 | |
| JPH05130134A (ja) | Atm交換における系切替方式 | |
| JPH03139044A (ja) | Atmシステム用スイッチ回路網およびスイッチ―回路網モジュール | |
| JP5115066B2 (ja) | パケット伝送方法及び装置 | |
| US5414696A (en) | Cell exchanging apparatus | |
| JPH07143126A (ja) | 同期発生決定システム | |
| KR100382746B1 (ko) | 스위칭장치 | |
| JP2901578B2 (ja) | Atmリンク切換方式 | |
| JPH04276943A (ja) | スイッチングシステム | |
| JP2628701B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| EP0504710B1 (en) | Cross-point type switch using common memories | |
| JP2947628B2 (ja) | スイッチ制御装置 | |
| JP2770909B2 (ja) | Atm交換機におけるセル順序保存制御装置 | |
| JPH06284453A (ja) | Atmセルスイッチ | |
| JP2802400B2 (ja) | 回線切換方式 | |
| JPH0936868A (ja) | Atmスイッチのアドレス生成回路 | |
| JP3024630B2 (ja) | 通話路系切換装置 | |
| JPH04252631A (ja) | システム多重化データ通信システムの同期化方法及び該方法によるシステム多重化データ通信システム | |
| JP2857446B2 (ja) | Atm交換機 | |
| JP3045144B2 (ja) | Atm交換機 | |
| JPH02179141A (ja) | スイッチ制御方式 | |
| JP3310495B2 (ja) | 無瞬断バーチャルパス切替えシステム | |
| JP2965385B2 (ja) | マルチバスにおけるデータセルの転送方式 |