JPH0624235B2 - イメ−ジセンサチツプ - Google Patents
イメ−ジセンサチツプInfo
- Publication number
- JPH0624235B2 JPH0624235B2 JP59170911A JP17091184A JPH0624235B2 JP H0624235 B2 JPH0624235 B2 JP H0624235B2 JP 59170911 A JP59170911 A JP 59170911A JP 17091184 A JP17091184 A JP 17091184A JP H0624235 B2 JPH0624235 B2 JP H0624235B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- line
- output signal
- image sensor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は近年大型化を続ける密着型イメージセンサ装置
に用いられるイメージセンサチップに関する。
に用いられるイメージセンサチップに関する。
第１図に半導体基板上に構成した従来のＭＯＳ形イメー
ジセンサの回路図を示す。１はシフトレジスタであり、
２のＭＯＳスイッチ素子を順次オンオフ制御して、３の
光電変換素子の信号電荷を取り出す。４は出力信号線で
あり、５は負荷抵抗、６は光電変換素子へのバイアス電
源である。従来のイメージセンサチップの基準電位は半
導体基板上から与えられており充分低インピーダンスで
ある。また、イメージセンサチップの長さもせいぜい数
十ミリメートル止まりなので、４の出力信号線のライン
抵抗もそれほど問題とならず、読出経路に起因する、出
力信号のバラツキはほとんどなかった。
ジセンサの回路図を示す。１はシフトレジスタであり、
２のＭＯＳスイッチ素子を順次オンオフ制御して、３の
光電変換素子の信号電荷を取り出す。４は出力信号線で
あり、５は負荷抵抗、６は光電変換素子へのバイアス電
源である。従来のイメージセンサチップの基準電位は半
導体基板上から与えられており充分低インピーダンスで
ある。また、イメージセンサチップの長さもせいぜい数
十ミリメートル止まりなので、４の出力信号線のライン
抵抗もそれほど問題とならず、読出経路に起因する、出
力信号のバラツキはほとんどなかった。
ところが近年密着型イメージセンサ装置の開発が盛んに
なるにつれイメージセンサチップが大型化し、イメージ
センサチップ内の出力信号線のライン抵抗に起因する出
力信号のバラツキが大きくなり、装置の性能が低下もし
くは、バラツキの補正のために装置の信号処理が複雑化
し、装置のコスト上昇につながるという問題があった。
なるにつれイメージセンサチップが大型化し、イメージ
センサチップ内の出力信号線のライン抵抗に起因する出
力信号のバラツキが大きくなり、装置の性能が低下もし
くは、バラツキの補正のために装置の信号処理が複雑化
し、装置のコスト上昇につながるという問題があった。
本発明の目的は、イメージセンサチップ内の素子及び配
線レイアウトを工夫することにより、信号読出経路の相
異に起因する、出力信号のバラツキを減少させようとい
うものである。
線レイアウトを工夫することにより、信号読出経路の相
異に起因する、出力信号のバラツキを減少させようとい
うものである。
かかる目的の達成のため、本発明は、半導体もしくは絶
縁性の基板の一表面に配列された一列以上の光電変換素
子配列と、該光電変換素子配列の配列方向に沿って設け
られ、前記光電変換素子配列からの信号電荷を信号読み
出し手段に伝えるための出力信号ラインと、前記配列方
向に沿って設けられ、バイアスを前記光電変換素子配列
に与えるためのバイアスラインを備えるイメージセンサ
チップにおいて、該バイアスラインの前記配列方向の一
端部領域バイアス電源端子を配置し、該出力信号ライン
の前記配列方向の他端部領域に前記信号読み出し手段に
前記信号電荷を伝える信号端子を配置し、前記バイアス
電源端子と前記各光電変換素子との間の前記バイアスラ
インの抵抗値と前記各光電変換素子と前記信号端子との
間の前記出力信号ラインの抵抗値の合成抵抗値が前記各
光電変換素子どうしで等しくなるように、前記バイアス
ライン及び前記出力信号ラインの単位長さあたりの抵抗
値を等しくし、且つ前記各光電変換素子を前記バイアス
ラインと前記出力信号ラインの間に電気的に接続してな
ることを特徴とする。
縁性の基板の一表面に配列された一列以上の光電変換素
子配列と、該光電変換素子配列の配列方向に沿って設け
られ、前記光電変換素子配列からの信号電荷を信号読み
出し手段に伝えるための出力信号ラインと、前記配列方
向に沿って設けられ、バイアスを前記光電変換素子配列
に与えるためのバイアスラインを備えるイメージセンサ
チップにおいて、該バイアスラインの前記配列方向の一
端部領域バイアス電源端子を配置し、該出力信号ライン
の前記配列方向の他端部領域に前記信号読み出し手段に
前記信号電荷を伝える信号端子を配置し、前記バイアス
電源端子と前記各光電変換素子との間の前記バイアスラ
インの抵抗値と前記各光電変換素子と前記信号端子との
間の前記出力信号ラインの抵抗値の合成抵抗値が前記各
光電変換素子どうしで等しくなるように、前記バイアス
ライン及び前記出力信号ラインの単位長さあたりの抵抗
値を等しくし、且つ前記各光電変換素子を前記バイアス
ラインと前記出力信号ラインの間に電気的に接続してな
ることを特徴とする。
本発明は、絶縁基板上に薄膜技術をもって構成したイメ
ージセンサチップを例として説明する。
ージセンサチップを例として説明する。
第２図は本発明のイメージセンサの回路例である。１２
の帰還抵抗と１１の差動増幅器から成るプリアンプと６
のバイアス電源は外付としてある。１０はバイアス電源
端子、９は出力信号端子、１３はプリアンプ出力端子、
８はバイアス電源ライン、７は出力信号ラインである。
イメージセンサチップ内の素子及び配線レイアウトはこ
の回路図に順じたものとする。プリアンプの入力インピ
ーダンスはきわめて低い。（基準電位に対して）なぜな
ら帰還抵抗により負帰還がほどこされているからであ
る。２のＭＯＳスイッチ素子がオンすると６のバイアス
電源、８のバイアス電源ライン、２のスイッチ素子、３
の光電変換素子、７の出力信号ライン、プリアンプの経
路で信号電流が流れる。本発明においては、８のバイア
ス電源ライン及び７の出力信号ラインの単位長さあたり
の抵抗を等しくすることにより、どの光電変換素子を選
択してもバイアス電源からプリアンプまでのラインまで
の抵抗が等しくなり、出力信号のバラツキの原因となら
ないようにしている。第３図はイメージセンサのレイア
ウト図である。１４はイメージセンサチップであり、１
０のバイアス電源端子、８のバイアス電源ライン、９の
出力信号端子、７の出力信号ラインのみに注目したレイ
アウト図である。もし８のバイアス電源ラインと７の出
力信号ラインの配線材料が異なるのであれば、材料の比
抵抗に応じて配線幅を変えて、単位長さあたりの抵抗を
等しくする必要がある。
の帰還抵抗と１１の差動増幅器から成るプリアンプと６
のバイアス電源は外付としてある。１０はバイアス電源
端子、９は出力信号端子、１３はプリアンプ出力端子、
８はバイアス電源ライン、７は出力信号ラインである。
イメージセンサチップ内の素子及び配線レイアウトはこ
の回路図に順じたものとする。プリアンプの入力インピ
ーダンスはきわめて低い。（基準電位に対して）なぜな
ら帰還抵抗により負帰還がほどこされているからであ
る。２のＭＯＳスイッチ素子がオンすると６のバイアス
電源、８のバイアス電源ライン、２のスイッチ素子、３
の光電変換素子、７の出力信号ライン、プリアンプの経
路で信号電流が流れる。本発明においては、８のバイア
ス電源ライン及び７の出力信号ラインの単位長さあたり
の抵抗を等しくすることにより、どの光電変換素子を選
択してもバイアス電源からプリアンプまでのラインまで
の抵抗が等しくなり、出力信号のバラツキの原因となら
ないようにしている。第３図はイメージセンサのレイア
ウト図である。１４はイメージセンサチップであり、１
０のバイアス電源端子、８のバイアス電源ライン、９の
出力信号端子、７の出力信号ラインのみに注目したレイ
アウト図である。もし８のバイアス電源ラインと７の出
力信号ラインの配線材料が異なるのであれば、材料の比
抵抗に応じて配線幅を変えて、単位長さあたりの抵抗を
等しくする必要がある。
第４図は別の実施例について示した回路図である。１５
はブロッキングダイオード、１６，１７はＰｃｈ，Ｎｃ
ｈＭＯＳトランジスタ、１８はオフバイアスラインであ
る。イメージセンサチップ内において通常は１７のＰｃ
ｈＭＯＳトランジスタがオン状態となるように１のシフ
トレジスタに制御され、１５のブロツキングダイオード
は逆バイアスとなるので３の光電変換素子は光蓄積状態
となる。ある光電変換素子から信号を読み出す方法は、
１７のＰｃｈＭＯＳトランジスタをオフ、１６なＮｃｈ
ＭＯＳトランジスタをオンに１のシフトレジスタにより
制御し、６のバイアス電源を１６のＮｃｈＭＯＳトラン
ジスタ、１５のブロッキングダイオードを経て３の光電
変換素子に印加する。ブロッキングダイオードに順方向
電圧を与える電源ラインを第４図に示すように独立した
別ラインで構成し、前記本発明の概要に記したイメージ
センサ内チップレイアウトを行なうことにより、ブロッ
キングダイオードを用いてもマトリクスを組んだイメー
ジセンサチップにも応用できる。
はブロッキングダイオード、１６，１７はＰｃｈ，Ｎｃ
ｈＭＯＳトランジスタ、１８はオフバイアスラインであ
る。イメージセンサチップ内において通常は１７のＰｃ
ｈＭＯＳトランジスタがオン状態となるように１のシフ
トレジスタに制御され、１５のブロツキングダイオード
は逆バイアスとなるので３の光電変換素子は光蓄積状態
となる。ある光電変換素子から信号を読み出す方法は、
１７のＰｃｈＭＯＳトランジスタをオフ、１６なＮｃｈ
ＭＯＳトランジスタをオンに１のシフトレジスタにより
制御し、６のバイアス電源を１６のＮｃｈＭＯＳトラン
ジスタ、１５のブロッキングダイオードを経て３の光電
変換素子に印加する。ブロッキングダイオードに順方向
電圧を与える電源ラインを第４図に示すように独立した
別ラインで構成し、前記本発明の概要に記したイメージ
センサ内チップレイアウトを行なうことにより、ブロッ
キングダイオードを用いてもマトリクスを組んだイメー
ジセンサチップにも応用できる。
以上述べてきたように本発明は、バイアス電源端子と各
光電変換素子の間のバイアスラインの抵抗値と各光電変
換素子と信号素子との間の出力信号ラインの抵抗値の合
成抵抗値が各光電変換素子どうしで等しくなるように、
バイアス信号ラインと出力信号ラインの単位長さあたり
の抵抗値を等しくし、各光電変換素子をバイアスライン
と出力ラインの間に電気的に接続するので、どの光電変
換素子を選択してもバイアス電源端子が信号端子までの
ラインの合成抵抗値が等しくなり、応答速度や信号の電
圧の強さが一定となり、出力信号のバラツキがなくなる
という効果を有する。
光電変換素子の間のバイアスラインの抵抗値と各光電変
換素子と信号素子との間の出力信号ラインの抵抗値の合
成抵抗値が各光電変換素子どうしで等しくなるように、
バイアス信号ラインと出力信号ラインの単位長さあたり
の抵抗値を等しくし、各光電変換素子をバイアスライン
と出力ラインの間に電気的に接続するので、どの光電変
換素子を選択してもバイアス電源端子が信号端子までの
ラインの合成抵抗値が等しくなり、応答速度や信号の電
圧の強さが一定となり、出力信号のバラツキがなくなる
という効果を有する。
さらに、各光電変換素子をバイアス信号にラインと出力
信号ラインの間のどこに配置してもバイアス電源端子か
ら信号端子までのラインの合成抵抗値は等しくなる。
信号ラインの間のどこに配置してもバイアス電源端子か
ら信号端子までのラインの合成抵抗値は等しくなる。
したがって、抵抗値のバラツキによる、応答性速度や電
圧の強さのバラツキを考慮せずに、各光電変換素子を等
間隔に配列することができるので、被撮像像増のイメー
ジを忠実に読みとることができるという効果を有する。
これにより、イメージセンサチップを大型化した場合に
さけることができない、出力信号の補正がより容易とな
り、密着性イメージセンサ装置の高性能化及び、低価格
化にもたらす効果は大きい。
圧の強さのバラツキを考慮せずに、各光電変換素子を等
間隔に配列することができるので、被撮像像増のイメー
ジを忠実に読みとることができるという効果を有する。
これにより、イメージセンサチップを大型化した場合に
さけることができない、出力信号の補正がより容易とな
り、密着性イメージセンサ装置の高性能化及び、低価格
化にもたらす効果は大きい。
さらに本発明は、各種方式のイメージセンサチップに応
用可能なものである。
用可能なものである。
第１図は従来のＭＯＳ型イメージセンサの回路図であ
る。 第２図は本発明のイメージセンサチップの回路図例であ
る。 第３図は本発明のイメージセンサチップのレイアウト図
である。 第４図は本発明のイメージセンサチップの他の回路図例
である。 １……シフトレジスタ ２……ＭＯＳスイッチ素子 ３……光電変換素子 ４……出力信号線 ５……負荷抵抗 ６……バイアス電源 ７……出力信号ライン ８……バイアス電源ライン ９……出力信号端子 １０……バイアス電源端子 １１……差動増幅器 １２……帰還抵抗 １３……プリアンプ出力端子 １４……イメージセンサチップ １５……ブロッキングダイオード １６……ＰｃｈＭＯＳトランジスタ １７……ＮｃｈＭＯＳトランジスタ １８……オフバイアスライン
る。 第２図は本発明のイメージセンサチップの回路図例であ
る。 第３図は本発明のイメージセンサチップのレイアウト図
である。 第４図は本発明のイメージセンサチップの他の回路図例
である。 １……シフトレジスタ ２……ＭＯＳスイッチ素子 ３……光電変換素子 ４……出力信号線 ５……負荷抵抗 ６……バイアス電源 ７……出力信号ライン ８……バイアス電源ライン ９……出力信号端子 １０……バイアス電源端子 １１……差動増幅器 １２……帰還抵抗 １３……プリアンプ出力端子 １４……イメージセンサチップ １５……ブロッキングダイオード １６……ＰｃｈＭＯＳトランジスタ １７……ＮｃｈＭＯＳトランジスタ １８……オフバイアスライン
Claims (1)
- 【請求項１】半導体もしくは絶縁性の基板の一表面に配
列された一列以上の光電変換素子配列と、該光電変換素
子配列の配列方向に沿って設けられ、前記光電変換素子
配列からの信号電荷を信号読み出し手段に伝えるための
出力信号ラインと、前記配列方向に沿って設けられ、バ
イアスを前記光電変換素子配列に与えるためのバイアス
ラインを備えるイメージセンサチップにおいて、該バイ
アスラインの前記配列方向の一端部領域にバイアス電源
端子を配置し、該出力信号ラインの前記配列方向の他端
部領域に前記信号読み出し手段に前記信号電荷を伝える
信号端子を配置し、前記バイアス電源端子と前記各光電
変換素子との間の前記バイアスラインの抵抗値と前記各
光電変換素子と前記信号端子との間の前記出力信号ライ
ンの抵抗値の合成抵抗値が前記各光電変換素子どうしで
等しくなるように、前記バイアスライン及び前記出力信
号ラインの単位長さあたりの抵抗値を等しくし、且つ前
記各光電変換素子を前記バイアスラインと前記出力信号
ラインの間に電気的に接続してなることを特徴とするイ
メージセンサチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170911A JPH0624235B2 (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサチツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170911A JPH0624235B2 (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサチツプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148971A JPS6148971A (ja) | 1986-03-10 |
| JPH0624235B2 true JPH0624235B2 (ja) | 1994-03-30 |
Family
ID=15913622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170911A Expired - Lifetime JPH0624235B2 (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサチツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624235B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9365090B2 (en) | 2004-05-10 | 2016-06-14 | Gentherm Incorporated | Climate control system for vehicles using thermoelectric devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189278A (ja) * | 1988-01-23 | 1989-07-28 | Sony Corp | イメージセンサ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051274B2 (ja) * | 1982-09-29 | 1985-11-13 | 株式会社東芝 | イメ−ジセンサ |
| JPS5986379A (ja) * | 1982-11-08 | 1984-05-18 | Toshiba Corp | 光電変換装置 |
-
1984
- 1984-08-16 JP JP59170911A patent/JPH0624235B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9365090B2 (en) | 2004-05-10 | 2016-06-14 | Gentherm Incorporated | Climate control system for vehicles using thermoelectric devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6148971A (ja) | 1986-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3770968A (en) | Field effect transistor detector amplifier cell and circuit for low level light signals | |
| EP0102218B1 (en) | Sense amplifier circuit for semiconductor memory | |
| US7574909B2 (en) | Thermal flow sensor having an amplifier section for adjusting the temperature of the heating element | |
| GB2244404A (en) | Precision terminator circuit | |
| US5323278A (en) | Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications | |
| US3760200A (en) | Semiconductor integrated circuit | |
| US4205556A (en) | Circuitry for strain sensitive apparatus | |
| US4763007A (en) | Image sensor driving circuit | |
| US3882409A (en) | Differential amplifier circuit | |
| US4459488A (en) | Photoelectric converting apparatus for delivering a compensated signal | |
| JPS5851324B2 (ja) | テイコウソクテイカイロハイチ | |
| JPH0624235B2 (ja) | イメ−ジセンサチツプ | |
| US4625128A (en) | Integrated circuit temperature sensor | |
| JP2528091B2 (ja) | 集積回路 | |
| US4451835A (en) | Thermal recording device | |
| US5572255A (en) | Image reading apparatus and method for driving appropriate photoelectric energy converting elements when first and second driving voltages are applied simultaneously | |
| US5682120A (en) | Differential amplifier circuit using lateral-type bipolar transistors with back gates | |
| US5638026A (en) | High input impedance circuit and semiconductor integrated device provided therewith | |
| JP3670139B2 (ja) | 半導体記憶装置 | |
| US6169430B1 (en) | CMOS imager column buffer gain compensation circuit | |
| JP3214580B2 (ja) | 差動増幅器 | |
| JPH05308466A (ja) | イメージセンサ | |
| JP2757450B2 (ja) | 電荷転送装置 | |
| JPH0463565B2 (ja) | ||
| JPH0436575B2 (ja) |